JPS60164861A - デ−タ転送処理方法 - Google Patents
デ−タ転送処理方法Info
- Publication number
- JPS60164861A JPS60164861A JP2148284A JP2148284A JPS60164861A JP S60164861 A JPS60164861 A JP S60164861A JP 2148284 A JP2148284 A JP 2148284A JP 2148284 A JP2148284 A JP 2148284A JP S60164861 A JPS60164861 A JP S60164861A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing circuit
- transfer
- private processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Character Discrimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は、例えばパイプライン処理を実行する文字認識
装置等において、複数連なった専用処理回路間でのデー
タ転送に用いられるデータ転送処理方法に関する。
装置等において、複数連なった専用処理回路間でのデー
タ転送に用いられるデータ転送処理方法に関する。
〈発明の背景〉
一般に文字認識装置は、第１図に示す如く、未知文字１
の読取り信号をデジタル信号に変・換するＡ／Ｄ変換器
２、デジタル信号のノイズ除去、２値化処理等を行って
文字パターンを得る前処理回路３、文字パターンより未
知文字の特徴を抽出する特徴抽出回路４、抽出した文字
特徴を辞書６中の標準パターンと照合する辞書照合回路
５等より構成されている。これら各専用処理回路におい
ては、第２図に示す如く、パイプ、ライン処理が実行さ
れ、これにより文字認識処理の高速化がはかれている。
の読取り信号をデジタル信号に変・換するＡ／Ｄ変換器
２、デジタル信号のノイズ除去、２値化処理等を行って
文字パターンを得る前処理回路３、文字パターンより未
知文字の特徴を抽出する特徴抽出回路４、抽出した文字
特徴を辞書６中の標準パターンと照合する辞書照合回路
５等より構成されている。これら各専用処理回路におい
ては、第２図に示す如く、パイプ、ライン処理が実行さ
れ、これにより文字認識処理の高速化がはかれている。
図示例の場合、各専用処理回路において各被処理文字「
Ａ」「ＢＪｒＣＪ・・・・・・が並行処理されると共に
、然るべき時間タイミング’１ ＋ 【２ ＋ ’３＋
・山・・で処理済のデータが次段の専用処理回路へ同時
転送（以下、これを「パイプライン転送」という）され
る。
Ａ」「ＢＪｒＣＪ・・・・・・が並行処理されると共に
、然るべき時間タイミング’１ ＋ 【２ ＋ ’３＋
・山・・で処理済のデータが次段の専用処理回路へ同時
転送（以下、これを「パイプライン転送」という）され
る。
ところが従来は、この種の転送を高速で実施する簡易な
回路が存在せず、これを実現するには装置が高価となる
等の不利があった。
回路が存在せず、これを実現するには装置が高価となる
等の不利があった。
〈発明の目的〉
本発明は、簡易な回路構成をもって、各専用処理回路が
処理したデータを高速に次段の専用処理回路へパイプラ
イン転送する安価なデータ転送処理方法を提供すること
を目的とする。
処理したデータを高速に次段の専用処理回路へパイプラ
イン転送する安価なデータ転送処理方法を提供すること
を目的とする。
〈発明の構成および効果〉
」二記目的を達成するため、本発明では、複数連なった
専用処理回路間に１本のデータ線と２本の制御線とを設
け、各専用処理回路間において、データ転送の開始を通
知する信号と、データの転送および格納の各動作タイミ
ングを与える信号とをやり、取りすることによって、処
理済データを同一タイミングにて後段の専用処理回路へ
パイプライン転送することとした。
専用処理回路間に１本のデータ線と２本の制御線とを設
け、各専用処理回路間において、データ転送の開始を通
知する信号と、データの転送および格納の各動作タイミ
ングを与える信号とをやり、取りすることによって、処
理済データを同一タイミングにて後段の専用処理回路へ
パイプライン転送することとした。
本発明によれば、少ない制御線をもってパイプライン転
送を実現でき、文字認識装置等における処理の高速化、
装置の低価格化に貢献する等、発明目的を達成した顕著
な効果を奏する。
送を実現でき、文字認識装置等における処理の高速化、
装置の低価格化に貢献する等、発明目的を達成した顕著
な効果を奏する。
〈実施例の説明〉
第３図は、各専用処理回路が有するデータ転送処理回路
の構成例を示す。図中、ラッチ回路７は５ＹＮＣ信号に
より前段専用処理回路からの転送データを取り入れて保
持する。この転送データはＲＡＭ８に格納され、このＲ
ＡＭＨのアドレスはアドレスレジスタ９によって指示さ
れる。また他のＲＡＭｌ０は後段の専用処理回路への転
送データを格納し、このＲＡＭＩＱのアドレスはアドレ
スレジスタ１１により指示される。
の構成例を示す。図中、ラッチ回路７は５ＹＮＣ信号に
より前段専用処理回路からの転送データを取り入れて保
持する。この転送データはＲＡＭ８に格納され、このＲ
ＡＭＨのアドレスはアドレスレジスタ９によって指示さ
れる。また他のＲＡＭｌ０は後段の専用処理回路への転
送データを格納し、このＲＡＭＩＱのアドレスはアドレ
スレジスタ１１により指示される。
尚バッファゲート１２は後段への転送データを出力し、
またバスドライバ／レシーバ１３はデータ線とＲＡＭ３
、］Ｑとの間のデータの出入れを制御する。
またバスドライバ／レシーバ１３はデータ線とＲＡＭ３
、］Ｑとの間のデータの出入れを制御する。
然して各専用処理回路において並行処理が完了すると、
アドレスレジスタ１１で指示された各ＲＡＭＩＱの内容
が後段の専用処理回路へ一斉転送される。そして、これ
と同じタイミングで前後の専用処理回路からの転送デー
タが５ＹＮＣ信号によりラッチされ、更にデータバスを
介してアドレスレジスタ９で指示されたＲＡＭｇのアド
レスに格納される。前記各アドレスレジスタ９，１１は
パイプライン転送の開始に際してプリセットされ、１デ
ータ転送毎にその内容が１加算される。そして所定デー
タ数の転送を実行したとき、パイプライン転送は完了す
る。
アドレスレジスタ１１で指示された各ＲＡＭＩＱの内容
が後段の専用処理回路へ一斉転送される。そして、これ
と同じタイミングで前後の専用処理回路からの転送デー
タが５ＹＮＣ信号によりラッチされ、更にデータバスを
介してアドレスレジスタ９で指示されたＲＡＭｇのアド
レスに格納される。前記各アドレスレジスタ９，１１は
パイプライン転送の開始に際してプリセットされ、１デ
ータ転送毎にその内容が１加算される。そして所定デー
タ数の転送を実行したとき、パイプライン転送は完了す
る。
第４図および第５図はパイプライン転送のタイミングを
とる回路を示し、いずれか専用処理回路、には第４図に
示す親機を設け、また他の専用処理回路には第５図に示
す子機を設けて、これらを相互に接続する。
とる回路を示し、いずれか専用処理回路、には第４図に
示す親機を設け、また他の専用処理回路には第５図に示
す子機を設けて、これらを相互に接続する。
第４図の回路において、ステップカウンタ１４は専用処
理回路の制御を実行し、図示例の場合、１０進カウンタ
が用いである。フリップフロップ１５は１データ転送毎
にその専用処理回路が出力するＰＲＥＱ信号（Ｉ１０命
令）を受けて、アンド回路１６を閉じ、ステップカウン
タ１４へのクロックＣＫの供給を一時停止させる。また
他のアンド回路１７はステップカウンタ１４の出力とＰ
ＲＥＱ信号とを入力し、アンドの成立によりフリップフ
ロップ１５をリセットする。
理回路の制御を実行し、図示例の場合、１０進カウンタ
が用いである。フリップフロップ１５は１データ転送毎
にその専用処理回路が出力するＰＲＥＱ信号（Ｉ１０命
令）を受けて、アンド回路１６を閉じ、ステップカウン
タ１４へのクロックＣＫの供給を一時停止させる。また
他のアンド回路１７はステップカウンタ１４の出力とＰ
ＲＥＱ信号とを入力し、アンドの成立によりフリップフ
ロップ１５をリセットする。
更に他のアンド回路１８は同様にＰＲＥＱ信号とステッ
プカウンタ１４の出力とを入力し、アンドの成立により
Ｓ ＹＮＣ信号を出力する。この５ＹＮＣ信号は、前記
ラッチ回路８ヘデータラツチ信号として与えられると共
に、子機に対しパイプライン転送の同期信号として与え
られる。
プカウンタ１４の出力とを入力し、アンドの成立により
Ｓ ＹＮＣ信号を出力する。この５ＹＮＣ信号は、前記
ラッチ回路８ヘデータラツチ信号として与えられると共
に、子機に対しパイプライン転送の同期信号として与え
られる。
第５図に示す子機の回路は、フリップフロップ２１をリ
セットするアンド回路１９がＳ ＹＮＣ信号とＰＲＥＱ
信号とを入力する点および、アンド回路２０がＰＲＥＱ
信号とステップカウンタ２３の出力とを入力してＰＲＤ
Ｙ信号を出力する点において親機と相違し、その他フリ
ップフロップ２１、アンドゲート２２、ステップカウン
タ２３等の構成は親機と同様である。
セットするアンド回路１９がＳ ＹＮＣ信号とＰＲＥＱ
信号とを入力する点および、アンド回路２０がＰＲＥＱ
信号とステップカウンタ２３の出力とを入力してＰＲＤ
Ｙ信号を出力する点において親機と相違し、その他フリ
ップフロップ２１、アンドゲート２２、ステップカウン
タ２３等の構成は親機と同様である。
然して子機の専用処理回路が所定の処理を完了すると、
親機に対しパイプライン転送め準備完了を知らせるＰＲ
ＤＹ信号を出力する。そして親機では、全子機からのＰ
ＲＤＹ信号が論理ｒｌＪとなった段階で、その専用処理
回路が出力するＰＲＥＱ信号に同期して５ＹＮＣ信号を
各子機へ出力し、これ化より各データ転送処理回路は同
時タイミングにてパイプライン転送処理を開始するので
ある。
親機に対しパイプライン転送め準備完了を知らせるＰＲ
ＤＹ信号を出力する。そして親機では、全子機からのＰ
ＲＤＹ信号が論理ｒｌＪとなった段階で、その専用処理
回路が出力するＰＲＥＱ信号に同期して５ＹＮＣ信号を
各子機へ出力し、これ化より各データ転送処理回路は同
時タイミングにてパイプライン転送処理を開始するので
ある。
第１図は文字認識装置の回路ブロック図、第２図はパイ
プライン処理の一例を示す説明図、第３図はデータ転送
処理回路の回路ブロック図、第４図はデータ転送のタイ
ミングを設定する親機の回路接続図、第５図は子機の回
路接続図である。 特許出願人 立石電機株式会社
プライン処理の一例を示す説明図、第３図はデータ転送
処理回路の回路ブロック図、第４図はデータ転送のタイ
ミングを設定する親機の回路接続図、第５図は子機の回
路接続図である。 特許出願人 立石電機株式会社
Claims (1)
- 複数連なった専用処理回路間に、データ転送用のデータ
線と、データ転送の開始を通知する信号を送るための制
御線と、データの転送および格納の各動作タイミングを
設定する信号を送るための制御線とが設けてあり、各専
用処理回路は、前記各信号の送受信に基づき、処理済デ
ータを同一タイミングで後段の専用処理回路へ一斉転送
することを特徴とするデータ転送処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148284A JPS60164861A (ja) | 1984-02-07 | 1984-02-07 | デ−タ転送処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148284A JPS60164861A (ja) | 1984-02-07 | 1984-02-07 | デ−タ転送処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60164861A true JPS60164861A (ja) | 1985-08-27 |
Family
ID=12056187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2148284A Pending JPS60164861A (ja) | 1984-02-07 | 1984-02-07 | デ−タ転送処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60164861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6327890A (ja) * | 1986-07-22 | 1988-02-05 | 富士ゼロックス株式会社 | 画像処理方法 |
-
1984
- 1984-02-07 JP JP2148284A patent/JPS60164861A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6327890A (ja) * | 1986-07-22 | 1988-02-05 | 富士ゼロックス株式会社 | 画像処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2235995A (en) | Apparatus for read handshake in high-speed asynchronous bus interface | |
| GB2236934A (en) | Maximum length shift register sequence generator circuit | |
| JPS60164861A (ja) | デ−タ転送処理方法 | |
| US3999170A (en) | Multiple access interconnect system | |
| JPH05250316A (ja) | 装置間インタフェース方式 | |
| JPH03109663A (ja) | 受信データ処理装置 | |
| JP2829043B2 (ja) | 転送ワード数決定方法及びその回路 | |
| CN1043215A (zh) | 用于知识处理的电子电路 | |
| JPS5771035A (en) | Input and output equipment for microcomputer | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| USH1342H (en) | Effectuating full duplex digital data transfer | |
| JPS58166424A (ja) | インタフエ−ス部タイミング制御方式 | |
| JP2743361B2 (ja) | 信号処理回路 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPH03258132A (ja) | 通信端末装置 | |
| JPS644856A (en) | Parallel processing system | |
| SU1203531A1 (ru) | Устройство дл обмена данными между вычислительными машинами | |
| JP2763009B2 (ja) | データ通信用半導体集積回路装置 | |
| JP2996089B2 (ja) | 論理シミュレーション装置 | |
| CN117708035A (zh) | Ad芯片的通信系统和方法 | |
| JPH01152843A (ja) | データ伝送方式 | |
| JPS6344267A (ja) | モジユ−ル間バス方式 | |
| JPS59114640A (ja) | 信号処理用プロセツサｌｓｉ | |
| JPS6046586B2 (ja) | 通信制御装置 | |
| JPH0421231A (ja) | シリアル入出力通信方法 |