JPS60163524A - 非安定マルチバイブレ−タ - Google Patents
非安定マルチバイブレ−タInfo
- Publication number
- JPS60163524A JPS60163524A JP59018593A JP1859384A JPS60163524A JP S60163524 A JPS60163524 A JP S60163524A JP 59018593 A JP59018593 A JP 59018593A JP 1859384 A JP1859384 A JP 1859384A JP S60163524 A JPS60163524 A JP S60163524A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- voltage
- circuit
- inverter
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の分野
この発明は、アナログ的に変化する抵抗値や、同様に変
化する制御入力電圧値、あるいは外部より入力されるデ
ジタル信号等により、発振回路の発振周波数を制御した
り、あるいはその発振周波数を知ることにより、入力状
態を知る為の発振回路として使用される非安定マルチバ
イブレークに関する。
化する制御入力電圧値、あるいは外部より入力されるデ
ジタル信号等により、発振回路の発振周波数を制御した
り、あるいはその発振周波数を知ることにより、入力状
態を知る為の発振回路として使用される非安定マルチバ
イブレークに関する。
（ロ）従来技術とその問題点
従来、アナログ的に変化する抵抗値や電圧値をデジタル
信号に変換する手段としてはＡ／Ｄコンバータがあり、
一般にＡ／Ｄコンバークとしては、積分形や比較形のも
のがよく知られている。これらのＡ／Ｄコンバータは比
較的高精度のものが得られる反面、回路が複雑で高価で
あるという欠点がある。
信号に変換する手段としてはＡ／Ｄコンバータがあり、
一般にＡ／Ｄコンバークとしては、積分形や比較形のも
のがよく知られている。これらのＡ／Ｄコンバータは比
較的高精度のものが得られる反面、回路が複雑で高価で
あるという欠点がある。
また、上記Ａ／Ｄコンバータに類するものとして、すな
わち抵抗値等の変化に対応した周波数のパルス信号を出
力するものとして非安定マルチバイブレータがある。第
１図に非安定マルチバイブレークの基本回路を示してい
る。
わち抵抗値等の変化に対応した周波数のパルス信号を出
力するものとして非安定マルチバイブレータがある。第
１図に非安定マルチバイブレークの基本回路を示してい
る。
この非安定マルチバイブレークは、Ｃ−ＭＯＳトランジ
スタで構成される２個のインバータｌ及び２の縦続接続
と充放電用の抵抗Ｒ、コンデンサＣ１さらに素子保護用
の抵抗ＲＯから構成されるものであり、単に固定した周
波数で使用する場合、構成が簡単であり安価でもあるか
ら、電子製品に採用上メリットが大きい。
スタで構成される２個のインバータｌ及び２の縦続接続
と充放電用の抵抗Ｒ、コンデンサＣ１さらに素子保護用
の抵抗ＲＯから構成されるものであり、単に固定した周
波数で使用する場合、構成が簡単であり安価でもあるか
ら、電子製品に採用上メリットが大きい。
しかしながら、この非安定マルチバイブレークは抵抗Ｒ
に正逆の電圧が交互に印加され、また図示していないが
ＶＳＳ（ＯＶライン）や、ＶＤＤ（電源ライン）に抵抗
Ｒが直接接続されたものでないため、抵抗Ｒの抵抗値を
切替えて発振周波数を制御する場合には、第２図に示す
ように、複数個の抵抗Ｒ１、Ｒ２、・・・ＲＮを）ラン
スミソシロンゲートＴＧＩ、ＴＧ２、・・・ＴＧＮ等の
アナログスイッチと直列接続し、制御信号ＤＩ、Ｄ２、
・・・ＤＮでトランスミッションゲートＴＧＩ、ＴＧ２
、・・・ＴＧＮをオン／オフしなければならない。しか
るにトランスミッションゲートは多くのセルを必要とし
、高価となり、したがって第２図のような回路を採用す
るのは得策でない。
に正逆の電圧が交互に印加され、また図示していないが
ＶＳＳ（ＯＶライン）や、ＶＤＤ（電源ライン）に抵抗
Ｒが直接接続されたものでないため、抵抗Ｒの抵抗値を
切替えて発振周波数を制御する場合には、第２図に示す
ように、複数個の抵抗Ｒ１、Ｒ２、・・・ＲＮを）ラン
スミソシロンゲートＴＧＩ、ＴＧ２、・・・ＴＧＮ等の
アナログスイッチと直列接続し、制御信号ＤＩ、Ｄ２、
・・・ＤＮでトランスミッションゲートＴＧＩ、ＴＧ２
、・・・ＴＧＮをオン／オフしなければならない。しか
るにトランスミッションゲートは多くのセルを必要とし
、高価となり、したがって第２図のような回路を採用す
るのは得策でない。
また、これらの非安定マルチバイブレークでは、アナロ
グ的な制御入力電圧でアナログ的に発振周波数を制御す
ることは困難である上、温度センサ等アナログ的に変化
する抵抗を第１図の抵抗Ｒとして使用する場合には、 ■抵抗器には±の電源電圧が交互に印加される為、例え
ばビードサーミスタ等、その定格消費電力の小さい素子
や定格使用電圧の低い素子が使用されると、回路電源電
圧の制限を受けたり、あるいはこれを避けるため素子と
直列に保護分圧用の抵抗器等を接続する必要があるが、
この場合素子の抵抗変化に対して、その出力の変化率が
小さくなる。
グ的な制御入力電圧でアナログ的に発振周波数を制御す
ることは困難である上、温度センサ等アナログ的に変化
する抵抗を第１図の抵抗Ｒとして使用する場合には、 ■抵抗器には±の電源電圧が交互に印加される為、例え
ばビードサーミスタ等、その定格消費電力の小さい素子
や定格使用電圧の低い素子が使用されると、回路電源電
圧の制限を受けたり、あるいはこれを避けるため素子と
直列に保護分圧用の抵抗器等を接続する必要があるが、
この場合素子の抵抗変化に対して、その出力の変化率が
小さくなる。
■抵抗器の両端が電源ラインから浮いている為に、外部
よりサージ電圧とか静電気の放電やその誘導があると、
電荷は必ず回路半導体素子を通してアースに近い電源ラ
インに流れるため、素子が破壊されやすく、その保護の
必要性は大きいが、保護回路を設けるとなると回路は非
常に複雑となる。
よりサージ電圧とか静電気の放電やその誘導があると、
電荷は必ず回路半導体素子を通してアースに近い電源ラ
インに流れるため、素子が破壊されやすく、その保護の
必要性は大きいが、保護回路を設けるとなると回路は非
常に複雑となる。
という実用上の欠点があった。
また、第１図の基本回路では、インパーク１．２を構成
するＣ−ＭＯＳ ）ランジスタのスレッシュホールド値
にバラツキがあるところから、出力信号のデユーティ比
が％でないのが通常である。
するＣ−ＭＯＳ ）ランジスタのスレッシュホールド値
にバラツキがあるところから、出力信号のデユーティ比
が％でないのが通常である。
そのためデユーティ比を〃としたり、あるいは所定比に
するために、第３図に示すように、抵抗Ｒとコンデンサ
Ｃ間に、ダイオードＤ ｘ ｓ抵抗Ｒｘの直列回路とダ
イオードＤｙと抵抗Ｒｙの直列回路を並列挿入し、抵抗
Ｒ＋ＲｘとコンデンサＣ１抵抗Ｒ＋Ｒ）Ｉとコンデンサ
の時定数を交互に用いた回路が使用される。
するために、第３図に示すように、抵抗Ｒとコンデンサ
Ｃ間に、ダイオードＤ ｘ ｓ抵抗Ｒｘの直列回路とダ
イオードＤｙと抵抗Ｒｙの直列回路を並列挿入し、抵抗
Ｒ＋ＲｘとコンデンサＣ１抵抗Ｒ＋Ｒ）Ｉとコンデンサ
の時定数を交互に用いた回路が使用される。
しかし、この回路で第２図のように抵抗Ｒを切替使用、
あるいは抵抗値を変化させて発振周波数を制御しようと
すると、当然Ｒ＋ＲｘとＲ＋Ｒ）１の比率が変化し、デ
ユーティゝ比が変化し、この回路の目的と矛盾する不都
合が生じる。
あるいは抵抗値を変化させて発振周波数を制御しようと
すると、当然Ｒ＋ＲｘとＲ＋Ｒ）１の比率が変化し、デ
ユーティゝ比が変化し、この回路の目的と矛盾する不都
合が生じる。
（ハ）発明の目的
この発明の目的は、上記従来の非安定マルチバイブレー
クの欠点を解消し、簡単な回路で発振周波数の切替可能
な、またアナログ入力信号あるいはアナログ的な抵抗変
化に応答して、発振周波数をアナログ的に制御可能な非
安定マルチバイブレークを提供することである。
クの欠点を解消し、簡単な回路で発振周波数の切替可能
な、またアナログ入力信号あるいはアナログ的な抵抗変
化に応答して、発振周波数をアナログ的に制御可能な非
安定マルチバイブレークを提供することである。
（ニ）発明の構成
上記目的を達成するために、この発明の非安定マルチバ
イブレークは、少な（とも２個のＣ−ＭＯＳインバータ
と、充放電用のコンデンサ及び抵抗を含む非安定マルチ
バイブレークにおいて、前記インバータの出力端と零電
位間に、第１と第２の電圧降下手段を直列接続し、この
第１と第２の電圧降下手段による分圧電圧を前記充放電
用のコンデンサに印加し、この分圧電圧値だけ前記イン
バータのスレッシュホールド値を中心に上下に、前記充
放電用のコンデンサ及び抵抗の時定数で充放電させるよ
うにしており、前記分圧電圧値を変化させることにより
、発振周波数を制御するようにしている。
イブレークは、少な（とも２個のＣ−ＭＯＳインバータ
と、充放電用のコンデンサ及び抵抗を含む非安定マルチ
バイブレークにおいて、前記インバータの出力端と零電
位間に、第１と第２の電圧降下手段を直列接続し、この
第１と第２の電圧降下手段による分圧電圧を前記充放電
用のコンデンサに印加し、この分圧電圧値だけ前記イン
バータのスレッシュホールド値を中心に上下に、前記充
放電用のコンデンサ及び抵抗の時定数で充放電させるよ
うにしており、前記分圧電圧値を変化させることにより
、発振周波数を制御するようにしている。
（ホ）実施例の説明
以下、実施例により、この発明をさらに詳細に説明する
。
。
第４図は、この発明の基本的な実施例を示す非安定マル
チバイブレークの回路図である。この非安定マルチバイ
ブレークは、Ｃ−ＭＯＳ）ランジスタで構成されるイン
バータｌ、２と充放電用の抵抗Ｒ、コンデンサＣ及び素
子保護用の抵抗Ｒ。
チバイブレークの回路図である。この非安定マルチバイ
ブレークは、Ｃ−ＭＯＳ）ランジスタで構成されるイン
バータｌ、２と充放電用の抵抗Ｒ、コンデンサＣ及び素
子保護用の抵抗Ｒ。
を含み、インバータｌの出力端がインバータ２の入力端
に接続されるとともに、抵抗Ｒの一端に接続され、抵抗
Ｒの他端がコンデンサＣの一端に接続されるとともに、
保護抵抗Ｒｏを介してインバータ１の入力端に接続され
ている点で第１図に示す回路と同様である。
に接続されるとともに、抵抗Ｒの一端に接続され、抵抗
Ｒの他端がコンデンサＣの一端に接続されるとともに、
保護抵抗Ｒｏを介してインバータ１の入力端に接続され
ている点で第１図に示す回路と同様である。
しかし、第１図に示す回路と相違して、インバータ２の
出力端とＶＳＳに抵抗ＲＶＩ、ＲＶ２の直列回路を接続
し、この抵抗ＲＶＩとＲＶ２の接続点をコンデンサＣの
他端に接続している。すなわち、抵抗ＲＶＩとＲＶ２に
よる分圧電圧がコンデンサＣに印加されるようになって
いる。
出力端とＶＳＳに抵抗ＲＶＩ、ＲＶ２の直列回路を接続
し、この抵抗ＲＶＩとＲＶ２の接続点をコンデンサＣの
他端に接続している。すなわち、抵抗ＲＶＩとＲＶ２に
よる分圧電圧がコンデンサＣに印加されるようになって
いる。
この回路において、各インバータのｖｓｓと出力端が閉
回路（オン）で、出力端と電源ＶＤＤが開回路（オフ）
である場合を６０″とし、逆にｖｓｓと出力端が開回路
で、出力端とＶＤＤが閉回路である場合を“１″とし、
インバータｌのスレッシュホールド電圧をＶＴＲとし、
ＶＡＯをインバータｌの出力、ＶＢＯをインバータ２の
出力とすると、出力ＶＡＯ１ＶＢＯがＶＡＯ＝” １”
、ＶＢＯ＝ ” ０ ”となると、ＶＤＤ→インバータ
１の出力端→抵抗Ｒ→コンデンサＣ→抵抗ＲＶＩとＲＶ
２の並列回路→ＶＳＳの閉回路が構成され、抵抗とコン
デンサの時定数でコンデンサＣがＶＡＧ側を（＋）とし
て、徐々に電源電圧ＶＢＯへと充電される。そして、こ
の電圧ＶＡＧがインバータ１のスレッシュホールド電圧
ＶＴＨに達すると、インバータｌ及び２の出力はともに
反転し、ＶＡＯ＝″′０″、ＶＢＯ＝ ” １ ” と
なる。また同時に、インバータ１の入力電圧ＶＡＧは、
コンデンサＣに充電されていたスレッシュホールド電圧
ＶＴＩ＋ニ、電源電圧ｖＯＤの抵抗ＲＶＩとＲＶ２によ
る分圧電圧ｖＯが加算されて印加される。この電圧Ｖｏ
は であり、この時の入力電圧ＶＡＧの最大値をＶ ＡＧＰ
とすると、Ｖ ＡＧＰは ＶＡＧＰ ＝ＶＴＨ＋Ｖｏ −・ ・ （１）である。
回路（オン）で、出力端と電源ＶＤＤが開回路（オフ）
である場合を６０″とし、逆にｖｓｓと出力端が開回路
で、出力端とＶＤＤが閉回路である場合を“１″とし、
インバータｌのスレッシュホールド電圧をＶＴＲとし、
ＶＡＯをインバータｌの出力、ＶＢＯをインバータ２の
出力とすると、出力ＶＡＯ１ＶＢＯがＶＡＯ＝” １”
、ＶＢＯ＝ ” ０ ”となると、ＶＤＤ→インバータ
１の出力端→抵抗Ｒ→コンデンサＣ→抵抗ＲＶＩとＲＶ
２の並列回路→ＶＳＳの閉回路が構成され、抵抗とコン
デンサの時定数でコンデンサＣがＶＡＧ側を（＋）とし
て、徐々に電源電圧ＶＢＯへと充電される。そして、こ
の電圧ＶＡＧがインバータ１のスレッシュホールド電圧
ＶＴＨに達すると、インバータｌ及び２の出力はともに
反転し、ＶＡＯ＝″′０″、ＶＢＯ＝ ” １ ” と
なる。また同時に、インバータ１の入力電圧ＶＡＧは、
コンデンサＣに充電されていたスレッシュホールド電圧
ＶＴＩ＋ニ、電源電圧ｖＯＤの抵抗ＲＶＩとＲＶ２によ
る分圧電圧ｖＯが加算されて印加される。この電圧Ｖｏ
は であり、この時の入力電圧ＶＡＧの最大値をＶ ＡＧＰ
とすると、Ｖ ＡＧＰは ＶＡＧＰ ＝ＶＴＨ＋Ｖｏ −・ ・ （１）である。
またこの時点で、電源ＶＤＤ−インバータ２の出力端→
抵抗ＲＶＩ→コンデンサＣ−抵抗Ｒ→インバータｌの出
力端→■ＳＳの閉回路が構成されるので、抵抗とコンデ
ンサの時定数でコンデンサＣが逆充電される。これにと
もない抵抗ＲＯＶＡＧ側の電位が徐々に低下しｖＳＳに
向かう。これによりインバータｌの入力電圧は徐々に低
下し、スレッシュホールド電圧ＶＴＨに至る。この時、
コンデンサＣの抵抗Ｒとの接続点側の電圧をＶ ＡＧＢ
とするとＶＴＨ＝ ＶＡＧＢ ＋ Ｖ 。
抵抗ＲＶＩ→コンデンサＣ−抵抗Ｒ→インバータｌの出
力端→■ＳＳの閉回路が構成されるので、抵抗とコンデ
ンサの時定数でコンデンサＣが逆充電される。これにと
もない抵抗ＲＯＶＡＧ側の電位が徐々に低下しｖＳＳに
向かう。これによりインバータｌの入力電圧は徐々に低
下し、スレッシュホールド電圧ＶＴＨに至る。この時、
コンデンサＣの抵抗Ｒとの接続点側の電圧をＶ ＡＧＢ
とするとＶＴＨ＝ ＶＡＧＢ ＋ Ｖ 。
であるから
ＶＡＧＢ ＝ＶＴＨ−Ｖｏ ・・・（２）であり、イン
バータ１．２がともに反転し、ＶＡＯ−“１”、ＶＢＯ
＝ ” Ｏ″ となる。インバータ１０入力は、この ＶＡＧＢ ＝ ＶＴＩＩ −Ｖ 。
バータ１．２がともに反転し、ＶＡＯ−“１”、ＶＢＯ
＝ ” Ｏ″ となる。インバータ１０入力は、この ＶＡＧＢ ＝ ＶＴＩＩ −Ｖ 。
となる。そして、この時点で再び上記した最初の状態に
戻る。すなわち、電源ＶＤＤ→インバータ１の出力端−
抵抗Ｒ−コンデンサＣ→抵抗ＲＶＩ、ＲＶ２の並列回路
−ＶＳＳの閉回路が形成され、コンデンサＣの抵抗Ｒ側
の電圧は、抵抗とコンデンサの時定数で徐々に上昇し、
ＶＤＤに向い、インバータｌのスレッシュホールド電圧
ＶＴＩＩに至る。
戻る。すなわち、電源ＶＤＤ→インバータ１の出力端−
抵抗Ｒ−コンデンサＣ→抵抗ＲＶＩ、ＲＶ２の並列回路
−ＶＳＳの閉回路が形成され、コンデンサＣの抵抗Ｒ側
の電圧は、抵抗とコンデンサの時定数で徐々に上昇し、
ＶＤＤに向い、インバータｌのスレッシュホールド電圧
ＶＴＩＩに至る。
以上のようにして、インバータ１のゲートはスレッシュ
ホールド電圧ＶＴ１１を中心として、抵抗ＲＶＩ ＲＶ
２で分圧設定された電圧Ｖｏのみ上下に、抵抗とコンデ
ンサの時定数で充放電を行う。
ホールド電圧ＶＴ１１を中心として、抵抗ＲＶＩ ＲＶ
２で分圧設定された電圧Ｖｏのみ上下に、抵抗とコンデ
ンサの時定数で充放電を行う。
この充放電が繰り返され、発振が維持される。
ここで計算を容易にするため、Ｒ＞＞ＲＶＩとし、イン
バータのＣ−ＭＯ３Ｉ−ランジスタのスレン’Ｊ 、：
Ｌ ホールＦ ｉ４圧ＶＴＨ’ｃ ＶＴｌｌ＃ ’Ａ
ＶＤＤとし、ヒステリシスを無視すると、■へ〇＝”１
″、ＶＢＯ＝″０”の時、コンデンサＣの電圧Ｖｃは、
ＣＲ直・・・ （４） ・・・ （５） となる。（Ｉｎ：自然対数、Ｌｏｇ ：常用対数）同様
に、ＶＡＯ＝ ” Ｏ”、ＶＢＯ＝ ” １″ の時、
８−品一ノ間 ・ ・ ・ （６） ただし ｅ＝２．７１８２８ Ｅ：抵抗ＲやコンデンサＣに印加される見掛上の電源電
圧 Ｅ＝ＶＤＤ −（ＶＴＩＩ−Ｖｏ） ＝％ＶＤＤ＋Ｖ。
バータのＣ−ＭＯ３Ｉ−ランジスタのスレン’Ｊ 、：
Ｌ ホールＦ ｉ４圧ＶＴＨ’ｃ ＶＴｌｌ＃ ’Ａ
ＶＤＤとし、ヒステリシスを無視すると、■へ〇＝”１
″、ＶＢＯ＝″０”の時、コンデンサＣの電圧Ｖｃは、
ＣＲ直・・・ （４） ・・・ （５） となる。（Ｉｎ：自然対数、Ｌｏｇ ：常用対数）同様
に、ＶＡＯ＝ ” Ｏ”、ＶＢＯ＝ ” １″ の時、
８−品一ノ間 ・ ・ ・ （６） ただし ｅ＝２．７１８２８ Ｅ：抵抗ＲやコンデンサＣに印加される見掛上の電源電
圧 Ｅ＝ＶＤＤ −（ＶＴＩＩ−Ｖｏ） ＝％ＶＤＤ＋Ｖ。
Ｖｒ：抵抗Ｒにかかるスレッシュホールド電圧
Ｖｒ−％ＶＩＩＤ
■Ｃ：コンデンサＣにかかるスレッシュホールド電圧
Ｖｃ＝％ＶＤＤ
ＴＣ＃コンデンサＣの電圧がスレッシュホールド電圧に
なるまでの時間 Ｔｒ＃抵抗抵抗型圧がスレッシュホールド電圧になるま
での時間 である。
なるまでの時間 Ｔｒ＃抵抗抵抗型圧がスレッシュホールド電圧になるま
での時間 である。
この時の１周期をＴ、発振周波数をＦとするとＴ＝Ｔｃ
＋Ｔｒ＃ となる。
＋Ｔｒ＃ となる。
上記（８）式かられかるように、０＜ＶＯ＜ＶＤＤの範
囲において、Ｖｏを小さくすればする程Ｔは小さくなり
、高い周波数で発振し、Ｖ ｏ ＃ ＶＤＤの時、最も
Ｔが大となり、低い周波数で発振する。
囲において、Ｖｏを小さくすればする程Ｔは小さくなり
、高い周波数で発振し、Ｖ ｏ ＃ ＶＤＤの時、最も
Ｔが大となり、低い周波数で発振する。
第５図は、第４図に関連した動作波形を示し、同図の（
ａ）、（ｂ）、（ｃ）は、第４図において分圧電圧Ｖｏ
をＶｏ＋−＋Ｖｏ２−＋Ｖｏ３と変化した場合のＶＡＧ
、ＶＡＯ，ＶＢＯの波形を示しており、分圧電圧はＶＯ
ｌ ＞ＶＯ２＞ＶＯ３の関係にある。
ａ）、（ｂ）、（ｃ）は、第４図において分圧電圧Ｖｏ
をＶｏ＋−＋Ｖｏ２−＋Ｖｏ３と変化した場合のＶＡＧ
、ＶＡＯ，ＶＢＯの波形を示しており、分圧電圧はＶＯ
ｌ ＞ＶＯ２＞ＶＯ３の関係にある。
以上の説明より明らかなように、第４図において分圧電
圧Ｖｏを変化することにより、発振周波数を制御するこ
とができることが理解できる。したがって分圧抵抗ＲＶ
Ｉ、ＲＶ２のいずれかを温度抵抗素子等抵抗値の変化す
る抵抗素子で形成すれば、抵抗変化に対応した発振周波
数の信号を出力できる。
圧Ｖｏを変化することにより、発振周波数を制御するこ
とができることが理解できる。したがって分圧抵抗ＲＶ
Ｉ、ＲＶ２のいずれかを温度抵抗素子等抵抗値の変化す
る抵抗素子で形成すれば、抵抗変化に対応した発振周波
数の信号を出力できる。
もっとも抵抗ＲＶＩに抵抗変化センサ等を用いると、セ
ンサを回路部と分離して使用する場合には、配線におい
て０■を共通ラインとすることが出来ないためノイズに
対するシールドの問題、後述する静電気対策等に不都合
が生じる。したがって、Ｏｖライン側に接続される抵抗
ＲＶ２に、抵抗変化センサを用いることが望ましい。
ンサを回路部と分離して使用する場合には、配線におい
て０■を共通ラインとすることが出来ないためノイズに
対するシールドの問題、後述する静電気対策等に不都合
が生じる。したがって、Ｏｖライン側に接続される抵抗
ＲＶ２に、抵抗変化センサを用いることが望ましい。
また、抵抗変化センサの種類によっては、直流電圧を印
加することにより分極作用を起こし、短期間あるいは長
期間の使用でその機能を喪失するものも少な（ない。し
たがって、そのようなおそれがある抵抗変化センサを抵
抗ＲＶ２として使用する場合には、第６図の実施例に示
すように、抵抗ＲＶ２に直列にコンデンサＣＫを挿入接
続し、直流分をカットすればよい。この場合、コンデン
サＣＫの容量は、発振周波数で算出したインピーダンス
が、抵抗ＲＶＩ、ＲＶ２の抵抗値に比し、充分に小さな
値になる程度に選定する。
加することにより分極作用を起こし、短期間あるいは長
期間の使用でその機能を喪失するものも少な（ない。し
たがって、そのようなおそれがある抵抗変化センサを抵
抗ＲＶ２として使用する場合には、第６図の実施例に示
すように、抵抗ＲＶ２に直列にコンデンサＣＫを挿入接
続し、直流分をカットすればよい。この場合、コンデン
サＣＫの容量は、発振周波数で算出したインピーダンス
が、抵抗ＲＶＩ、ＲＶ２の抵抗値に比し、充分に小さな
値になる程度に選定する。
第７図は、この発明の他の実施例を示す非安定マルチバ
イブレークの回路図である。
イブレークの回路図である。
この実施例非安定マルチバイブレークは、アナログ入力
値に応じた発振周波数信号を導出するための回路であり
、第４図に示す回路の抵抗ＲＶ２に代えて、トランジス
タＱを分圧手段として用いている。この回路は、分圧点
Ａと７８８間は直流電圧しか印加されないので、直流能
動素子としてのトランジスタＱを用い、不飽和領域で動
作させる。
値に応じた発振周波数信号を導出するための回路であり
、第４図に示す回路の抵抗ＲＶ２に代えて、トランジス
タＱを分圧手段として用いている。この回路は、分圧点
Ａと７８８間は直流電圧しか印加されないので、直流能
動素子としてのトランジスタＱを用い、不飽和領域で動
作させる。
不飽和領域においては、入力電流に比例して、コレクタ
ーエミッタ間の抵抗分が小さくなる。したがって入力電
流を変化させてトランジスタＱの抵抗分を変化させ、分
圧電圧■０を変化させて発振周波数を変化させることが
できる。すなわち、アナログ的な入力変化に応じて、発
振周波数を変化させることができる。なお、トランジス
タＱに代えて他の直流能動素子を使用してもよい。
ーエミッタ間の抵抗分が小さくなる。したがって入力電
流を変化させてトランジスタＱの抵抗分を変化させ、分
圧電圧■０を変化させて発振周波数を変化させることが
できる。すなわち、アナログ的な入力変化に応じて、発
振周波数を変化させることができる。なお、トランジス
タＱに代えて他の直流能動素子を使用してもよい。
また、この実施例同種回路において、予め入力と発振周
波数の関係を正確にめておくことにより、比例、反比例
あるいは直線性の有無にかかわらず、その周波数から入
力の値を正確に知るこ去ができる。
波数の関係を正確にめておくことにより、比例、反比例
あるいは直線性の有無にかかわらず、その周波数から入
力の値を正確に知るこ去ができる。
上記直流能動素子として、トランジスタＱの代わりに、
例えばホトトランジスタやＣ，Ｄ、Ｓ等を用いれば光の
入力量も知ることもできる。
例えばホトトランジスタやＣ，Ｄ、Ｓ等を用いれば光の
入力量も知ることもできる。
また、第８図に示すように、ダイオード−ｄｉとオペア
ンプ３を使用して、分圧電圧ｖＯをクランプしてもよい
。
ンプ３を使用して、分圧電圧ｖＯをクランプしてもよい
。
また、第７図のトランジスタＱに直列、並列あるいは直
並列に抵抗を挿入して、その分圧値の上限、下限、ある
いは変化率をセットすることにより、発振周波数の上限
、下限、あるいは変化特性をセントできるようにしても
よい。
並列に抵抗を挿入して、その分圧値の上限、下限、ある
いは変化率をセットすることにより、発振周波数の上限
、下限、あるいは変化特性をセントできるようにしても
よい。
第９図は、この発明の他の実施例を示す非安定マルチバ
イブレータの回路図である。この実施例回路は第４図に
示す回路に変形を加え、精密な抵抗測定等に適した発振
回路を実現したものである。
イブレータの回路図である。この実施例回路は第４図に
示す回路に変形を加え、精密な抵抗測定等に適した発振
回路を実現したものである。
この実施例回路は、第４図に示す回路の抵抗Ｒｖ２に代
えて、分圧点Ａと７８８間に、例えば測定用抵抗ＲＭと
オープンドレインゲートインバータ４の直列回路、及び
基準抵抗ＲＫとオープンドレインゲートインバータ５の
直列回路を並列接続して挿入したものである。
えて、分圧点Ａと７８８間に、例えば測定用抵抗ＲＭと
オープンドレインゲートインバータ４の直列回路、及び
基準抵抗ＲＫとオープンドレインゲートインバータ５の
直列回路を並列接続して挿入したものである。
一般に、半導体素子は、温度あるいは電源電圧の変動、
ドリフト等、その特性上に変化を及ばずパラメータは多
い。それゆえ、分圧電圧Ｖｏを一定にしていても、パラ
メータの変化により周波数が変化することは避けられず
、分圧電圧ＶＯを決定するＲＶＩ、ＲＶ２があたかも変
化したのと同様になり、発振周波数から直ちに正確な抵
抗値を知ることが出来ないのが一般的である。第９図の
実施例回路は、この問題を解決したものである。
ドリフト等、その特性上に変化を及ばずパラメータは多
い。それゆえ、分圧電圧Ｖｏを一定にしていても、パラ
メータの変化により周波数が変化することは避けられず
、分圧電圧ＶＯを決定するＲＶＩ、ＲＶ２があたかも変
化したのと同様になり、発振周波数から直ちに正確な抵
抗値を知ることが出来ないのが一般的である。第９図の
実施例回路は、この問題を解決したものである。
この実施例回路においては、基準抵抗ＲＫとして、例え
ば抵抗値の測定範囲の中間値であって、しかも温度等の
影響を受けない精密なものを使用する。またオープンド
レインゲートインバータ４．５には、制御信号ＤＩ、Ｄ
２が交互に“１”で入力されるようになっている。
ば抵抗値の測定範囲の中間値であって、しかも温度等の
影響を受けない精密なものを使用する。またオープンド
レインゲートインバータ４．５には、制御信号ＤＩ、Ｄ
２が交互に“１”で入力されるようになっている。
今、ＤＩ＝“０″、Ｄ２＝“１”の制御六方を考えると
、この場合、分圧点ＡとＶＳＳ間には基準抵抗ＲＫが接
続され、発振は基準抵抗ＲＫによって制御される。この
時の発振周波数は、当然インパークｌ、２等の各パラメ
ータの影響を受けている。この時の発振周波数をＦＫと
する。
、この場合、分圧点ＡとＶＳＳ間には基準抵抗ＲＫが接
続され、発振は基準抵抗ＲＫによって制御される。この
時の発振周波数は、当然インパークｌ、２等の各パラメ
ータの影響を受けている。この時の発振周波数をＦＫと
する。
次に、ＤＩ＝” １″、Ｄ２＝”０″となると、分圧点
ＡとＶＳＳ間に測定抵抗ＲＭが接続され、発振は測定抵
抗ＲＭによって制御される。この時の周波数ＦＭも、Ｐ
Ｋと同様に各パラメータの影響を受けている。したがっ
て制御信号ＤＩ、Ｄ２により、各パラメータの変化スピ
ードが無視できる程度の同一時間で交互に制御を切替え
、ＦＭ／ＦＫをめると、この値には極めて少ない誤差し
が含まず、これより抵抗値を精度よく測定できる。
ＡとＶＳＳ間に測定抵抗ＲＭが接続され、発振は測定抵
抗ＲＭによって制御される。この時の周波数ＦＭも、Ｐ
Ｋと同様に各パラメータの影響を受けている。したがっ
て制御信号ＤＩ、Ｄ２により、各パラメータの変化スピ
ードが無視できる程度の同一時間で交互に制御を切替え
、ＦＭ／ＦＫをめると、この値には極めて少ない誤差し
が含まず、これより抵抗値を精度よく測定できる。
なお、この実施例では、測定抵抗ＲＭと基準抵抗ＲＫを
切替えるのにオーブンドレインゲートインバータを用い
ているが、これに代えてトランジスタを用いてもよい。
切替えるのにオーブンドレインゲートインバータを用い
ているが、これに代えてトランジスタを用いてもよい。
第１０図に示す回路は、第４図の基本実施例回路にデユ
ーティ比開整用のＤｘ、Ｒｘ、Ｄｙ、Ｒｙを付加したも
のであり、第３図に示す回路と同様、インバータ回路１
．２の個々のスレッシュホールドレベルのバラツキを、
Ｒ＋ＲｘとコンデンサＣ，Ｒ＋ＲｙとコンデンサＣで補
正し、デユーティ比を％としたり、あるいは所定比に設
定する。
ーティ比開整用のＤｘ、Ｒｘ、Ｄｙ、Ｒｙを付加したも
のであり、第３図に示す回路と同様、インバータ回路１
．２の個々のスレッシュホールドレベルのバラツキを、
Ｒ＋ＲｘとコンデンサＣ，Ｒ＋ＲｙとコンデンサＣで補
正し、デユーティ比を％としたり、あるいは所定比に設
定する。
もっとも、この回路では発振周波数が抵抗ＲＶＩ、Ｒｙ
２の分圧値Ｖｏで制御されるものであり、Ｒｙ１を所定
値に固定し、抵抗ＲＶ２を可変調整し、しかもＲｙ１〈
〈Ｒで設計されるため、抵抗ＲＶ２が変化してもデユー
ティ比には何らの影響を与えるものではない。
２の分圧値Ｖｏで制御されるものであり、Ｒｙ１を所定
値に固定し、抵抗ＲＶ２を可変調整し、しかもＲｙ１〈
〈Ｒで設計されるため、抵抗ＲＶ２が変化してもデユー
ティ比には何らの影響を与えるものではない。
第１１図は、この発明のさらに他の実施例を示す非安定
マルチバイブレークの回路図である。この実施例回路は
、第４図に示す回路の抵抗ＲＶ２に並列に定電圧ダイオ
ードＺｄを接続したものである。
マルチバイブレークの回路図である。この実施例回路は
、第４図に示す回路の抵抗ＲＶ２に並列に定電圧ダイオ
ードＺｄを接続したものである。
抵抗変化センサ等を用いて、その抵抗値変化を発振周波
数の変化としてとらえ、データ処理やあるいはマニュア
ル調整用として、抵抗を可変にして使用する場合、通富
回路部とセンサあるいは抵抗が場所的に分離されて使用
される。第１図に示す従来回路において、抵抗Ｒを抵抗
変化センサ等として使用する場合、抵抗Ｒに交流が印加
され、しかも抵抗ＲはＶＳＳやＶＤＤに直接接続されな
いため、そのシールド配線等による分布容量の影響は複
雑である。また抵抗Ｒには、放電、誘導等による種々の
極性のサージや静電気の悪影響も生じる。
数の変化としてとらえ、データ処理やあるいはマニュア
ル調整用として、抵抗を可変にして使用する場合、通富
回路部とセンサあるいは抵抗が場所的に分離されて使用
される。第１図に示す従来回路において、抵抗Ｒを抵抗
変化センサ等として使用する場合、抵抗Ｒに交流が印加
され、しかも抵抗ＲはＶＳＳやＶＤＤに直接接続されな
いため、そのシールド配線等による分布容量の影響は複
雑である。また抵抗Ｒには、放電、誘導等による種々の
極性のサージや静電気の悪影響も生じる。
これらに対する保護をなすために、抵抗Ｒ部を全てシル
ードし、これを接地すれば問題ないが、現実的にこの全
シールドによる保護は不可能に近い。
ードし、これを接地すれば問題ないが、現実的にこの全
シールドによる保護は不可能に近い。
それゆえ回路部において、保護をこうすることになるが
、第１図の回路では抵抗Ｒが半導体を通してＶＤＤある
いはＶＳＳに接地されるため、やはりその保護が非常に
難しい。
、第１図の回路では抵抗Ｒが半導体を通してＶＤＤある
いはＶＳＳに接地されるため、やはりその保護が非常に
難しい。
しかし、第４図の回路では、抵抗変化センサとして使用
する抵抗ＲＶ２がｖｓｓｏｖ共通ラインに接続されてい
るので、抵抗ＲＶ２の引出し綿のシールドが容易であり
、またサージ対策、静電対策も容易である。
する抵抗ＲＶ２がｖｓｓｏｖ共通ラインに接続されてい
るので、抵抗ＲＶ２の引出し綿のシールドが容易であり
、またサージ対策、静電対策も容易である。
第１１図の実施例回路は、そのサージ対策、静電対策を
施したものである。この回路の定電圧ダイオードＺｄの
ツェナー電圧Ｖｚは、ＶＤＤ＜ＶＺ〈インバータ素子破
壊電圧に選定される。この回路によれば、わずか１個の
定電圧ダイオードで簡単に保護をなすことができる。
施したものである。この回路の定電圧ダイオードＺｄの
ツェナー電圧Ｖｚは、ＶＤＤ＜ＶＺ〈インバータ素子破
壊電圧に選定される。この回路によれば、わずか１個の
定電圧ダイオードで簡単に保護をなすことができる。
第１２図は、この発明のさらに他の実施例を示す非安定
マルチバイブレークの回路図である。
マルチバイブレークの回路図である。
この実施例回路は、デジタル入力に応じて発振周波数を
制御するようにしたものであり、第４図の抵抗ＲＶ２に
代えて、抵抗ＲＶＩＩとトランジスタＱｌｌの直列回路
、同様に抵抗ＲＶ１２とトランジ、１Ｑ１２、ＲＶＩ３
とＱ１３、ＲＶＩ４とＱ１４の直列回路を並列に接続し
た回路を挿入接続したものである。トランジスタＱｌｌ
、・・・Ｑ１４は、制御入力信号Ｄｌｌ、・・・Ｄ１４
によってオン／オフ制御される。
制御するようにしたものであり、第４図の抵抗ＲＶ２に
代えて、抵抗ＲＶＩＩとトランジスタＱｌｌの直列回路
、同様に抵抗ＲＶ１２とトランジ、１Ｑ１２、ＲＶＩ３
とＱ１３、ＲＶＩ４とＱ１４の直列回路を並列に接続し
た回路を挿入接続したものである。トランジスタＱｌｌ
、・・・Ｑ１４は、制御入力信号Ｄｌｌ、・・・Ｄ１４
によってオン／オフ制御される。
この実施例回路において、Ｒ＞＞ＲＶＩとし、制御入力
Ｄｌｌ、・・・Ｄ１４がいずれも“０”であると、分圧
電圧ｖｏ＝ＶＤＤとなり、ＣＲの定数で定まる最小の周
波数で発振する。また信号Ｄ１１のみ“１”で入力され
ると ＲＶ１＋ＲＶ１１ となり、信号Ｄ１４のみ“ｌ”で入力されるととなり、
また信号Ｄｌｌ、Ｄ１２が１”で入力されると、分圧点
と７８８間の抵抗ＲＶＩＩとＲＶＩ２の並列回路となり ＶＩＩ となり、それぞれ異なる周波数で発振する。また、信号
Ｄｌｌ、・・・Ｄ１４の“１″、“０″のその他の組合
わせによっても、対応する周波数で発振する。このよう
にこの回路によれば、入力されるデジタル信号に応じた
発振周波数の信号を導出できる。
Ｄｌｌ、・・・Ｄ１４がいずれも“０”であると、分圧
電圧ｖｏ＝ＶＤＤとなり、ＣＲの定数で定まる最小の周
波数で発振する。また信号Ｄ１１のみ“１”で入力され
ると ＲＶ１＋ＲＶ１１ となり、信号Ｄ１４のみ“ｌ”で入力されるととなり、
また信号Ｄｌｌ、Ｄ１２が１”で入力されると、分圧点
と７８８間の抵抗ＲＶＩＩとＲＶＩ２の並列回路となり ＶＩＩ となり、それぞれ異なる周波数で発振する。また、信号
Ｄｌｌ、・・・Ｄ１４の“１″、“０″のその他の組合
わせによっても、対応する周波数で発振する。このよう
にこの回路によれば、入力されるデジタル信号に応じた
発振周波数の信号を導出できる。
なお、この実施例回路において、トランジスタＱｌｌ、
・・・Ｑ１４はコレクタに印加される電圧が直流である
ため、これに代えてオープンドレインゲートを用いても
よい。
・・・Ｑ１４はコレクタに印加される電圧が直流である
ため、これに代えてオープンドレインゲートを用いても
よい。
次に、上記各実施例回路は、電源電圧に対し、その使用
定格電圧が低いセンサ等を用いる場合にも有効である点
について説明する。
定格電圧が低いセンサ等を用いる場合にも有効である点
について説明する。
一般に、使用定格電圧の低いセンサを組込む非安定マル
チバイブレークでは、その回路電圧の都合上、センサと
直列に分圧抵抗を接続する。例えば、センサに印加され
る電圧をセンサの抵抗値が最大となった場合のＶＤＤを
２０％となる様に設定し、その時の信号周期とその抵抗
値が半分となった時の周期の比を試算する。
チバイブレークでは、その回路電圧の都合上、センサと
直列に分圧抵抗を接続する。例えば、センサに印加され
る電圧をセンサの抵抗値が最大となった場合のＶＤＤを
２０％となる様に設定し、その時の信号周期とその抵抗
値が半分となった時の周期の比を試算する。
第１図に示す従来回路と第４図の実施例回路では、いず
れも電源電圧ＶＤＤに対して直列の分圧となるため、全
く同一の条件となり、センサ抵抗最大値と分圧抵抗の比
は２：８であり、また最小値の時は１：８となる。した
がって、従来回路の周期の変化はＣＲに比例するため、
その周期の変化比をに１とすると であり、周期は１０％の変化となる。これに対し第４図
の実施例では、周期は（７）式よりに比例するため、そ
の周期の変化比に２はとなり、周期が４０％変化するこ
とになる。これより、センサの使用定格電圧が低くて、
センサに分圧抵抗を挿入する場合、この発明の回路は従
来回路に比べてセンサの所定抵抗変化に対し、より広い
範囲の周波数変化を得ることができる。
れも電源電圧ＶＤＤに対して直列の分圧となるため、全
く同一の条件となり、センサ抵抗最大値と分圧抵抗の比
は２：８であり、また最小値の時は１：８となる。した
がって、従来回路の周期の変化はＣＲに比例するため、
その周期の変化比をに１とすると であり、周期は１０％の変化となる。これに対し第４図
の実施例では、周期は（７）式よりに比例するため、そ
の周期の変化比に２はとなり、周期が４０％変化するこ
とになる。これより、センサの使用定格電圧が低くて、
センサに分圧抵抗を挿入する場合、この発明の回路は従
来回路に比べてセンサの所定抵抗変化に対し、より広い
範囲の周波数変化を得ることができる。
（へ）発明の効果
この発明によれば、一方のインバータの出力端と零電位
間に接続される２個の電圧降下手段による分圧電圧によ
り、発振周波数を制御するものであるから、零電位に接
続される電圧降下手段に印加されるのは直流電圧であり
、したがってこの電圧降下手段に直流能動素子が使用で
きるので、簡単な回路構成でアナログ入力やデジタル入
力により発振周波数を制御することができる。
間に接続される２個の電圧降下手段による分圧電圧によ
り、発振周波数を制御するものであるから、零電位に接
続される電圧降下手段に印加されるのは直流電圧であり
、したがってこの電圧降下手段に直流能動素子が使用で
きるので、簡単な回路構成でアナログ入力やデジタル入
力により発振周波数を制御することができる。
また、電圧降下手段として温度センサ等、抵抗変化素子
を使用する場合には、サージ対策、静電対策を容易にな
せる他、たとえ使用定格電圧の低いものを使用する場合
でも、従来のものに比し、広範囲の出力変化を得ること
ができる。また、抵抗変化とは無関係にデユーティ比の
柵整ができる等、多くの利点がある。
を使用する場合には、サージ対策、静電対策を容易にな
せる他、たとえ使用定格電圧の低いものを使用する場合
でも、従来のものに比し、広範囲の出力変化を得ること
ができる。また、抵抗変化とは無関係にデユーティ比の
柵整ができる等、多くの利点がある。
第１図は従来のＣ−ＭＯＳトランジスタインバータを用
いた非安定マルチハイブレークの基本的な回路図、第２
図はデジタル入力により’（発振周波数を制御するよう
にした従来の非安定マルチバイブレークを示す回路図、
第３図はデユーティ比を調整可能とした従来の非安定マ
ルチハイブレークを示す回路図、第４図はこの発明の基
本的なｌ実施例を示す非安定マルチバイブレータの回路
図、第５図は同非安定マルチバイブレークの動作波形図
、第６図はこの発明の他の実施例を示す非安定マルチハ
イブレークの回路図、第７図、第８図、第９図、第１Ｏ
図、第１１図及び第１２図はこの発明のさらに他の実施
例を示す非安定マルチバイブレークの回路図、第１３図
は第４図に示す非安定マルチバイブレークの電源電圧対
分圧電圧比に対する発振周期の関係を示す図、第１４図
は同電源電圧対分圧電圧比に対する発振周波数の関係を
示す図である。 １・２：インバータ、 Ｃ：充放電コンデンサ、 Ｒ：充放電抵抗、 ＲＶＩ・ＲＶ２：分圧抵抗。 特許出願人 甲 斐 勲 代理人 弁理士 中 村 茂 信 第１図 第４図 （（７） （ｂ） （（１”） 第６図 第９因 第１１図 第１２図 第１３図 第１４図 手続補正書印釦 １．事件の表示 昭和５９年特許願第０１８５９３号 ２、発明の名称 非安定マルチバイブレーク ３、補正をする者 事件との関係 特許出願人 住所 京都府亀岡市西つつじケ丘大山台１丁目１１番４
号 氏名 甲斐 勲 ４、代理人 住所 ＠６００京都市下京８五条通大宮東入ル５、補正
命令の日付 自発補正 く特願昭５９−１８５９３号〉 （１） 明細書の第６頁の下から第７行目に「コンデン
サの時定数」とあるのを［コンデンサＣの時定数」と補
正する。 （２） 明細書の第１２頁の下から４行目に「抵抗Ｒの
電圧ＶＲは」とあるのを［抵抗Ｒの電圧Ｖｒは」と補正
する。 以上
いた非安定マルチハイブレークの基本的な回路図、第２
図はデジタル入力により’（発振周波数を制御するよう
にした従来の非安定マルチバイブレークを示す回路図、
第３図はデユーティ比を調整可能とした従来の非安定マ
ルチハイブレークを示す回路図、第４図はこの発明の基
本的なｌ実施例を示す非安定マルチバイブレータの回路
図、第５図は同非安定マルチバイブレークの動作波形図
、第６図はこの発明の他の実施例を示す非安定マルチハ
イブレークの回路図、第７図、第８図、第９図、第１Ｏ
図、第１１図及び第１２図はこの発明のさらに他の実施
例を示す非安定マルチバイブレークの回路図、第１３図
は第４図に示す非安定マルチバイブレークの電源電圧対
分圧電圧比に対する発振周期の関係を示す図、第１４図
は同電源電圧対分圧電圧比に対する発振周波数の関係を
示す図である。 １・２：インバータ、 Ｃ：充放電コンデンサ、 Ｒ：充放電抵抗、 ＲＶＩ・ＲＶ２：分圧抵抗。 特許出願人 甲 斐 勲 代理人 弁理士 中 村 茂 信 第１図 第４図 （（７） （ｂ） （（１”） 第６図 第９因 第１１図 第１２図 第１３図 第１４図 手続補正書印釦 １．事件の表示 昭和５９年特許願第０１８５９３号 ２、発明の名称 非安定マルチバイブレーク ３、補正をする者 事件との関係 特許出願人 住所 京都府亀岡市西つつじケ丘大山台１丁目１１番４
号 氏名 甲斐 勲 ４、代理人 住所 ＠６００京都市下京８五条通大宮東入ル５、補正
命令の日付 自発補正 く特願昭５９−１８５９３号〉 （１） 明細書の第６頁の下から第７行目に「コンデン
サの時定数」とあるのを［コンデンサＣの時定数」と補
正する。 （２） 明細書の第１２頁の下から４行目に「抵抗Ｒの
電圧ＶＲは」とあるのを［抵抗Ｒの電圧Ｖｒは」と補正
する。 以上
Claims (5)
- （１）少なくとも２個のＣ−ＭＯＳインバータと、充放
電用のコンデンサ及び抵抗を含む非安定マルチバイブレ
ークにおいて、前記インバータの出力端と零電位間に、
第１と第２の電圧降下手段を直列接続し、この第１と第
２の電圧降下手段による分圧電圧を前記充放電用のコン
デンサに印加し、この分圧電圧値だけ前記インバータの
スレッシュホールド値を中心に上下に、前記充放電用の
コンデンサ及び抵抗の時定数で充放電させるようにした
ことを特徴とする非安定マルチバイブレータ。 - （２）前記第２の電圧降下手段は、零電位側に接続され
る抵抗とコンデン・すの直列回路であることを特徴とす
る特許請求の範囲第１項記載の非安定マルチバイブレー
ク。 - （３）前記第２の電圧降下手段は、零電位側に接続され
、入力されるアナログ信号に応じて抵抗値が変化する能
動素子を含むものであることを特徴とする特許請求の範
囲第１項記載の非安定マルチバイブレーク。 - （４）前記第２の電圧降下手段は、零電位側に接続され
、かつ外部雰囲気に応じて抵抗値の変化する抵抗変化素
子とスイッチング手段の直列接続からなる第１回路と、
基準抵抗器とスイッチング手段の直列接続からなる第２
回路の並列回路から構成され、前記第１回路、第２回路
のスイッチング手段が交互にオン・オフされるものであ
ることを特徴とする特許請求の範囲第１項記載の非安定
マルチバイブレータ。 - （５）前記第２の電圧降下手段は、零電位側に接続され
、かつ抵抗素子と入力信号を受けてオンされる能動素子
からなる直列回路が複数個並列接続され、前記各直列回
路に入力される入力信号を選択して、前記各能動素子を
選択的にオンして、合成抵抗が変化されるものであるこ
とを特徴とする特許請求の範囲第１項記載の非安定マル
チバイブレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018593A JPS60163524A (ja) | 1984-02-03 | 1984-02-03 | 非安定マルチバイブレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59018593A JPS60163524A (ja) | 1984-02-03 | 1984-02-03 | 非安定マルチバイブレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60163524A true JPS60163524A (ja) | 1985-08-26 |
Family
ID=11975932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59018593A Pending JPS60163524A (ja) | 1984-02-03 | 1984-02-03 | 非安定マルチバイブレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60163524A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0889589A2 (en) * | 1997-07-02 | 1999-01-07 | Fujitsu Limited | Voltage controlled oscillation circuit |
| US10560077B2 (en) * | 2017-08-30 | 2020-02-11 | Toshiba Memory Corporation | CR oscillator |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS528759A (en) * | 1975-07-09 | 1977-01-22 | Meisei Electric Co Ltd | Multivibrator |
| JPS5549031A (en) * | 1978-10-05 | 1980-04-08 | Nec Corp | Contactless variable multivibrator |
| JPS5962211A (ja) * | 1982-09-30 | 1984-04-09 | Tokai Daigaku | Ｃｍｏｓ−ｎａｎｄ回路を用いた無安定マルチバイブレ−タ |
-
1984
- 1984-02-03 JP JP59018593A patent/JPS60163524A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS528759A (en) * | 1975-07-09 | 1977-01-22 | Meisei Electric Co Ltd | Multivibrator |
| JPS5549031A (en) * | 1978-10-05 | 1980-04-08 | Nec Corp | Contactless variable multivibrator |
| JPS5962211A (ja) * | 1982-09-30 | 1984-04-09 | Tokai Daigaku | Ｃｍｏｓ−ｎａｎｄ回路を用いた無安定マルチバイブレ−タ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0889589A2 (en) * | 1997-07-02 | 1999-01-07 | Fujitsu Limited | Voltage controlled oscillation circuit |
| EP0889589A3 (en) * | 1997-07-02 | 2001-01-31 | Fujitsu Limited | Voltage controlled oscillation circuit |
| US6504439B1 (en) | 1997-07-02 | 2003-01-07 | Fujitsu Limited | Voltage controlled oscillation circuit having oscillation frequency variable control units inserted between inversion circuit elements |
| US10560077B2 (en) * | 2017-08-30 | 2020-02-11 | Toshiba Memory Corporation | CR oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227422B2 (en) | Temperature compensated R-C oscillator | |
| US3010078A (en) | Voltage controlled frequency circuit | |
| US6344780B1 (en) | Impedance adjusting circuit | |
| US4328434A (en) | Comparator circuit with offset correction | |
| JPS60163524A (ja) | 非安定マルチバイブレ−タ | |
| US10727797B2 (en) | Amplitude control with signal swapping | |
| JPH0258806B2 (ja) | ||
| US6525586B1 (en) | Programmable delay element using differential technique | |
| JP2710507B2 (ja) | 増幅回路 | |
| US4110704A (en) | Astable multivibrator with temperature compensation and requiring a single supply voltage | |
| US11381228B2 (en) | Sensor output circuit | |
| JPH03296319A (ja) | Ｃｒ発振回路を備えた半導体装置 | |
| JPH08247815A (ja) | パルス出力型熱線式空気流量計 | |
| JPS59163903A (ja) | 線形増幅装置 | |
| JPH0194704A (ja) | 発振回路 | |
| SU741432A2 (ru) | Формирователь пр моугольных импульсов | |
| JP2751160B2 (ja) | ジャイレータ遅延装置 | |
| JPS60173922A (ja) | 変換回路 | |
| US3549988A (en) | Temperature compensated reference voltage circuitry employing current limiters and reference voltage diodes | |
| JPH06216722A (ja) | 三角波発振回路 | |
| JPS58210714A (ja) | コンパレ−タ | |
| JPS59132371A (ja) | 抵抗測定装置 | |
| JP4374892B2 (ja) | 可変容量回路 | |
| JPH0334708A (ja) | 温度補償発振器用の補償電圧発生回路 | |
| JPS6159450B2 (ja) |