JPS60160705A - ピ−クホ−ルド回路 - Google Patents

ピ−クホ−ルド回路

Info

Publication number
JPS60160705A
JPS60160705A JP1643184A JP1643184A JPS60160705A JP S60160705 A JPS60160705 A JP S60160705A JP 1643184 A JP1643184 A JP 1643184A JP 1643184 A JP1643184 A JP 1643184A JP S60160705 A JPS60160705 A JP S60160705A
Authority
JP
Japan
Prior art keywords
circuit
switch
capacitor
peak
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1643184A
Other languages
English (en)
Inventor
Hisao Watanabe
久夫 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP1643184A priority Critical patent/JPS60160705A/ja
Publication of JPS60160705A publication Critical patent/JPS60160705A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は、ソナー装置における受信信号やテープレコー
ダにおける入力の音声信号のごとくレベルが変動する交
流信号のピーク値を検出するのに用いるピークホールド
回路に関する。
(従来技術) 第1画は従来のピークホールド回路の回路図である。こ
のピークホールド回路は、検波回路1で入力の交流アナ
ログ信号を検波し、この検波回路1の出力を抵抗R1,
R2およびコンデンサc1で構成される回路に加える。
このRC回路は、R1と01によシゝ τA=RIXC1 でめられる充電時定数τ□を小さくして、高速にピーク
検出を行い、R2と01によりτB=R2XC1 でめられる放電時定数τBを大きくする事にょシ、放電
をゆっくシ行い、近似的にホールド状態に保つという回
路である。
第2図は第1図の回路の応答特性を示す図である。第1
図の回路に、たとえば包絡線が第2図21であるような
変流アナログ信号が入力した場合のピークホールド出力
は、放電時定数を比較的長くして、ホールド時間を長く
しようとすると出力の波形は第2図22の如くになる。
このような応答特性を持たせると、大きなレベルの信号
24が入力すると、その後すぐ相当に大きなレベルの信
号25が入力しても、出力レベルは何ら影響されず、信
号24が入力してから相当時間経過して入力した信号2
6に々ってようやく、出力信号にその影響が現れる。す
なわち、大きな入力信号があると、その後すぐの信号は
出力から消されてしまう、即ち入力信号に対する追従性
が悪いという欠点があった。
また、放電時定数を比較的短くして入力信号への追従性
を向上しようとすると、出力の波形は第2図23の如く
になる。このような応答特性を持たせると、信号25の
影響は出力信号に現れるが、ピーク値をホールドしてい
る時間が極く短くなる。
すると、この出力を多数のLEDで構成されるバーグラ
フメータ等へ印加してピークレベルを表示させようとし
た場合に、ピークレベルに対応するLEDの発光時間が
短くなる。そして、発光時間が人間の認識時間の限界よ
り短い場合は、LEDが光っても人間にはレベルが読み
取れない状態となシ、ピークホールドの意味がなくなる
(発明め目的) 本発明の目的は、入力交流信号に対する追従性に優れし
かもピーク値を長時間保持するピークホールド回路の提
供にある。
(発明の構成) 本発明によるピークホールド回路は、変流信号を包絡線
検波する検波回路と、この検波回路の出力を第1の抵抗
を介して受ける第1のコンデンサと、閉じたときに第2
の抵抗を介して前記第1のコンデンサの放電をさせる第
1のスイッチと、前記第1のコンデンサの端子電圧を受
ける演算増幅器と、この演算増幅器の出力を第2のスイ
ッチを介して受ける第2のコンデンサとを備え、前記第
1のスイッチは所定周期t1ごとに時間t2ずつ閉じ、
前記第2のスイッチは前記第1のスイッチが閉じる直前
に時間t3ずつ閉じ前記放電の時定数は前記時間t2よ
り小さく、前記第2のスイッチを介して前記第2のコン
デンサが充放電する時定数は前記時間t3より小さい構
成である。
(発明の実施例) 次に本発明の実施例を挙げ、本発明の詳細な説明する。
第3図は本発明の一実施例の回路図、第4図はこの実施
例の各部信号波形図である。検波回路1は入力の交流ア
ナログ信号を検波し、脈流の検波信号41を出力する。
この検波信号の電圧をel とする。ピーク検出回路2
において、検波m圧elがコンデンサC1に充電されて
いる電圧ep6より高い場合は、 τ1=CIRI で決定する充電時定数τlによって、C1に電荷が蓄積
される。コンデンサC1の電圧epはep=J (el
 epo)exp(−t/7)の曲線で上昇する。また
、検波電圧e、がC1に充電されている電圧ePoよシ
低い場合は、C1に蓄積されている電荷は、抵抗R1方
向へは流れずに、オペアンプ(演算増幅器)OPlの入
力インピーダンスr3を経由して放電し、放電時定数τ
2は、τ2=clr3 となるが、r3キ■であるため、C□の電荷はExとん
ど放電しない。したがって、C□の充電電圧は検波信号
°のピーク値に達する。演算増幅器OPIは、入力イン
ピーダンスが非常に高く出力インピーダンスが極く小さ
い。従って、OPlはC□の放電時定数τ2が転送回路
3の作動によシ影響されるのを防いでいる。このように
して得られたピーク電圧は、転送回路3に印加される。
転送回路3は、一定時間間隔t1でスイッチS2を閉じ
る事によシ、ホールド回路4のコンデンサC2ヘピーク
電圧を充電させる。ピーク電圧を02の端子電圧に転送
させる場合の転送(充電又は放電)時定数τ3は、C2
並びに82の内部インピーダンス及びOPIの出力イン
ピーダンスの和であるr2よシ決19、τ3−C2Xr
2 となる。通常r2は小さいから、C2を適当な値とすれ
ば、瞬時に転送できる。s2はピーク電圧をホールド回
路4のC2に充電させるに充分な時間t3だけ閉じてい
て、その後開く。一方、s2が開くと同時に、クリア回
路5のスイッチs1は閉じられる。Slが閉じると、C
□に蓄積させられていた電荷は、R2およびS□の内部
抵抗r□を通して放電させられる。その放電時定数τ4
はτ4 =CI X (R2+r1) となる。S□は、C□に蓄積させられていた電荷が充分
放電させられC□の電圧が零に近くなるのに充分な時間
t2だけ閉じていてその後開く。S□が開くとピーク検
出回路2は、再びピーク検出を始める。ホールド回路4
の02に充電させられた電圧43は、S2が開いている
間は、O20の入力インピーダンスr4を通して放電す
る。その放電時定数τ5は、 τ5−C2Xr4 である。実際はr4中■であるため、C2の電圧はほと
んど一定である。
なお、制御回路6は転送回路制御信号44及びクリア回
路制御信号45を出力する。これら両信号の波形は第4
図に示すとおシであシ、両信号によシスイッチS2及び
slを開閉する。
この実施例において各定数は以下の様に設定した。
従って、 である。tた、 としてあシ、 τ3(t2 τ4(t3 である。従って、ピーク検出電圧のホールド回路4への
転送と、ピーク検出回路2のリセットは充であるから、
C1,C2からのもれ放電は、はとんど無視できる。
第4図の実施例では、ピーク値を一定時間保持だけ保持
する事ができ、その時間がすぎると、新たなピーク値を
一定時間保持し、それぞれのピーク値間には何らの相互
関係を持たせていない。そこで、この保持時間上〇を、
人間がLEDの発光を認識するために必要な時間に合わ
せておけば、入力信号のピーク値を複数のLEDで構成
されるバーグラフメータより読み取る事ができ、かつ、
大きな信号のすぐ後に小さな信号が入力してもその間隔
がt1以上離れていれば小さな信号レベルも読み取る事
ができる事となる。
(発明の効果) 以上説明したように、本発明によれば、入力焚流信号に
対する追従性に優れ、しかも追従性との兼ね合いから可
能な最大の時間にわたってピーク値を保持するピークホ
ールド回路が提供できる。
【図面の簡単な説明】
第1図は従来のピークホールド回路の回路図、第2図は
第1図のピークホールド回路の応答特性を示す図、第3
図は本発明の一実施例の回路図、第4図はこの実施例の
各部信号波形図である。1・・・・・・検波回路、2・
・・・・・ピーク検出回路、3・・・・・・転送回路、
4・・・・・・ホールド回路、5・・・・・・クリア回
路、6・・・・・・制御回路、21・・・・・・交流ア
ナログ入力信号の包絡線、22・・・・・・ピークホー
ルド出力(ホールド時間の長い場合)、23・・・・・
・ピークホールド出力(ホールド時間の短い場合)、2
4・・・・・・最初の大きな入力、25・・・・・・2
番目の大きな入力、26・・・・・・3番目の大きな入
力、41・・・・・・検波信号、42・・・・・・ピー
ク検出回路出力(コンデンサC1の端子電圧に同じ)、
43・・・・・・ホールド回路出力(コンデンサC2の
端子電圧に同じ)、44・・・・・・転送回路制御信号
、45・・・・・・クリア回路制御信号。 答ζ 静 ? 禰簑 杯ト

Claims (1)

    【特許請求の範囲】
  1. 交流信号を包絡線検波する検波回路と、この検波回路の
    出力を第1の抵抗を介して受ける第1のコンデンサと、
    閉じたときに第2の抵抗を介して前記第1のコンデンサ
    の放電をさせる第1のスイッチと、前記第1のコンデン
    サの端子電圧を受ける演算増幅器と、この演算増幅器の
    出力を第2のスイッチを介して受ける第2のコンデンサ
    とを備え、前記第1のスイッチは所定周期t0ごとに時
    間t2ずつ閉じ、前記第2のスイッチは前記第1のスイ
    ッチが閉じる直前に時間t3ずつ閉じ、前記放電の時定
    数は前記時間t2より小さく、前記第2のスイッチを介
    して前記第2のコンデンサが充放電する時定数は前記時
    間t3 よシ小さいピークホールド回路。
JP1643184A 1984-01-31 1984-01-31 ピ−クホ−ルド回路 Pending JPS60160705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1643184A JPS60160705A (ja) 1984-01-31 1984-01-31 ピ−クホ−ルド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1643184A JPS60160705A (ja) 1984-01-31 1984-01-31 ピ−クホ−ルド回路

Publications (1)

Publication Number Publication Date
JPS60160705A true JPS60160705A (ja) 1985-08-22

Family

ID=11916045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1643184A Pending JPS60160705A (ja) 1984-01-31 1984-01-31 ピ−クホ−ルド回路

Country Status (1)

Country Link
JP (1) JPS60160705A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6257418U (ja) * 1985-09-30 1987-04-09

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6257418U (ja) * 1985-09-30 1987-04-09
JPH057765Y2 (ja) * 1985-09-30 1993-02-26

Similar Documents

Publication Publication Date Title
EP0540052B1 (en) Ripple-free phase detector using two sample-and-hold circuits
JPH05114847A (ja) 半導体リレー
GB1584045A (en) Fire alarms
JPS58500864A (ja) 電子点火装置又はその類似物に使用する雑音ブランカ回路
US4506114A (en) Telephone circuit
JPS60160705A (ja) ピ−クホ−ルド回路
US4024351A (en) Telephone line battery boost circuit
JPH02123817A (ja) 電源回路
JPH04142468A (ja) インテリジェントicの過電流検出回路
CA1160779A (en) Ac supervisory signal detector
JPH07141087A (ja) 抵抗膜方式入力装置の駆動装置
JP2863187B2 (ja) コイル切換え装置
JPS5830269Y2 (ja) 磁気テ−プの無信号帯検出装置
US4620119A (en) Dual-mode timer circuit
SU684585A1 (ru) Устройство дл передачи телесигналов
JPS584403A (ja) 入力信号読取装置
JP2573607B2 (ja) ピ−ク電圧保持回路
JPS5875037A (ja) 光信号検出回路
JPH03109421U (ja)
JP2786182B2 (ja) 周期性パルス検出回路
JPH06209567A (ja) Dc/dcコンバータの突入電流防止回路
JPS6327767B2 (ja)
JPH0422443Y2 (ja)
JPS61278979A (ja) パルスピークホールド回路
SU995331A1 (ru) Транзисторный коммутатор с защитой от перегрузки