JP2786182B2 - 周期性パルス検出回路 - Google Patents
周期性パルス検出回路Info
- Publication number
- JP2786182B2 JP2786182B2 JP61191627A JP19162786A JP2786182B2 JP 2786182 B2 JP2786182 B2 JP 2786182B2 JP 61191627 A JP61191627 A JP 61191627A JP 19162786 A JP19162786 A JP 19162786A JP 2786182 B2 JP2786182 B2 JP 2786182B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- capacitor
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、周期的なパルスの検出回路に関し、特に
雑音等の混入したパルス列から周期的パルスを検出し所
定のパルス幅のパルスを得る信号処理装置に適用するも
のである。 〔発明の概要〕 本発明の周期性パルス検出回路は、所定の周期で到来
する周期性パルスによって動作する充電−放電回路と、
所定のパルス幅の検出パルスを形成する回路と、周期性
パルスに応答して反転し、前記充電−放電回路の出力レ
ベルの一定値で再反転するようなシュミット回路を組み
合わせることによって、例えば周期性パルスの到来時期
以外のパルス、またはノイズに応答しないようにし、確
実に周期性パルスを検出できるようにしたものである。 〔従来の技術〕 この種のパルス検出回路として、例えばテレビジョ
ン，ビデオテープレコーダ等の画像処理装置において、
合成映像信号に含まれる周期性パルスとしての水平同期
信号を抜き取って順次送られてきた水平同期信号に相当
するタイミングで発生する所定パルス幅の周期性パルス
を得る回路がある。 このパルス検出回路の出力パルスは後段の偏向回路を
正しく動作させるために、パルス幅の精度をできるだけ
高くとる必要があり、また出力パルス相互間に後段回路
を誤ってトリガさせるおそれのある雑音等を除去するた
めに他の信号をマスクする必要がある。 このような回路としては、特開昭59−16470号公報に
記載されている第３図の回路が知られている。 第３図において、51は充電−放電用コンデンサで、電
源VCCに接続された充電用定電流源52及びアースに接続
された放電用定電流源53に接続されて充電−放電回路54
を構成している。充電用定電流源52及び放電用定電流源
53はフリップ・フロップ回路構成の切換駆動回路55の
出力S11及びＱ出力S12によって各出力が論理「Ｈ」のと
き対応する電流源52及び53がオン動作し、コンデンサ51
を充電あるいは放電するようにしている。 コンデンサ51の両端電圧は上限比較回路56の非反転入
力端に接続され、反転入力端に与えられている電源57か
らの上限基準電圧VHより高くなった時論理「Ｈ」レベル
が上限比較回路56から比較出力S13として出力される。
また、コンデンサ51の両端電圧は下限比較回路58の反転
入力端に接続され、非反転入力端に与えられている電源
59からの下限基準電圧VLより低くなった時論理「Ｈ」レ
ベルが下限比較回路58から比較出力S14として出力され
る。上限比較回路56の比較出力S13は入力パルスS1を受
けるナンド回路61にマスク信号として入力される。 ナンド回路61の出力S15は切換駆動回路55のセット入
力に加えられ、出力S15が論理「Ｌ」の時セットする。
また、下限比較回路58の比較出力S14は切換駆動回路55
のリセット入力に加えられ、比較出力S14が論理「Ｈ」
の時リセットする。 以上の構成の動作を第４図の波形図を用いて説明す
る。 第４図Ａに示すように、時点t11において入力パルスS
1が到来する以前においては、切換駆動回路55がリセッ
ト状態にあって、その出力S11が論理「Ｈ」、Ｑ出力S
12が論理「Ｌ」となり、コンデンサ51は充電用定電流源
52で上限電圧まて充電されている。この時、比較出力S1
3は論理「Ｈ」レベル（第４図Ｅ）にあり、比較出力S14
は論理「Ｌ」レベル（第４図Ｆ）にあるので、ナンド回
路61はゲートが開いている状態となっている。 この状態において、時点t11で入力パルスS1が到来す
ると、ナンド回路61の２入力は論理「Ｈ」となって、そ
の出力S15は論理「Ｌ」レベルに立下る（第４図Ｂ）。
すると、切換駆動回路55がセットされ、Ｑ出力S11が論
理「Ｌ」に、Ｑ出力S12が論理「Ｈ」に反転するため、
コンデンサ51は放電用定電流源53で放電されるようにな
る。 すなわち、第４図Ｄのようにコンデンサ51の両端電圧
VCは放電される。この時、上限比較回路56の比較出力S1
3は論理「Ｌ」に立下る（第４図Ｅ）。これにより、ナ
ンド回路61の出力S15は直ちに論理「Ｈ」レベルに戻る
（第４図Ｂ）。 コンデンサ51が放電されて、その両端電圧VCが下限電
圧VLより時点t12で低くなると、下限比較回路58の出力S
14が論理「Ｈ」レベルになる（第４図Ｆ）。すると、切
換駆動回路55がリセットされ、コンデンサ51は充電用定
電流源52により再び充電される（第４図Ｄ）。 コンデンサ51の両端電圧VCが時点t13で上限電圧VHを
越えると、上限比較回路56の比較出力S13が再び論理
「Ｈ」レベルになる（第４図Ｅ）。 この時、入力パルスS1が論理「Ｌ」レベルになってい
るので、ナンド回路61の出力S15は変化しない。 時点t13における状態は、その後次の入力パルスS1が
到来する時点t14まで維持され、かくして周期性入力パ
ルスS1の１周期分の検出動作を終了する。この１周期分
の検出動作において、出力端子65には、コンデンサ51の
放電期間t11〜t12の間立上る検出パルスS12（第４図
Ｃ）が出力される。 また、次の周期パルスとして示されているように、入
力パルスS1が到来してコンデンサ51が放電を開始した時
点t21からコンデンサ51の充電が終了した時点t24までの
間は、上限比較回路56の比較出力S13は論理「Ｌ」レベ
ルとなっているから、ナンド回路61は閉じており、周期
性入力パルスS1以外のパルスSNが、例えば時点t23で到
来してもナンド回路61の出力S15は変化しない。 かくして周期性入力パルスS1以外のパルスに対してマ
スク動作するマスク期間を形成することになる。 〔発明が解決しようとする問題点〕 しかしながら、第３図の従来の構成によると、フリッ
プ・フロップ回路と２つの比較回路が必要となり、回路
構成が複雑となること及び部品点数が多くなって製造上
の不利益がある等の問題があった。 〔問題点を解決するための手段〕 前記問題点を解決するために、この発明はフリップ・
フロップ回路及び２つの比較回路に代えてシュミット回
路を用いることにより、回路構成を簡単にし部品点数を
削減するようにしたものである。 すなわち、シュミット回路は下側比較レベルと上側比
較レベルとを有しているから、この２つの比較レベルを
利用して、マスク期間を有する周期性パルス検出回路を
実現したものである。 〔作用〕 この発明の作用を実施例に対応する第１図を用いて簡
単に説明すると、以下のようになる。 周期性パルスS1が端子１に到来すると、トランジスタ
8,10,13からなるシュミット回路30が、トランジスタ７
の作用により反転し、出力端22の出力レベルが論理
「Ｈ」レベルとなる。すると、トランジスタ７は逆バイ
アスされオフとなるが、シュミット回路30はその状態を
維持する、同時に、コンデンサ18がトランジスタ16のオ
ンにより充電を開始される。コンデンサ18の両端電圧VC
がシュミット回路30の上側比較レベルVTHを越えると、
シュミット回路30は再度反転する。このため、コンデン
サ18は電流源17を介して放電を開始する。コンデンサ18
の両端電圧VCがトランジスタ20のエミッタ電圧以下にな
ると、トランジスタ20がオンし、コンデンサ18は放電を
終了して、その電圧に維持される。出力端子22のパルス
出力はコンデンサ18が充電される期間のみ出力される。
また、コンデンサ18が充電される期間はトランジスタ７
がオフのため、周期性パルスS1以外のパルスSNの影響を
受けない。また、コンデンサ18が放電されている期間は
トランジスタ６がオフのため、周期性パルスＳ′Ｎの影
響をシュミット回路30は受けない。すなわち、周期性パ
ルスS1以外のパルスSN,S′Ｎに対してマスク動作するマ
スク期間を有することになる。 〔実施例〕 以下に、この発明の好適な一実施例を第１図に基づい
て説明する。 18は充電−放電用コンデンサで、充電用電流源を構成
するトランジスタ16のコレクタ及び放電用電流源17が接
続されている。トランジスタ16とトランジスタ11とでカ
レントミラー回路を構成しており、トランジスタ11はシ
ュミット回路30のトランジスタ10で制御される。トラン
ジスタ10がオンすると、そのエミッタには定電流源14に
流れる電流Ｊが流れるため、トランジスタ11にも電流Ｊ
が流れ、その結果、トランジスタ16も電流Ｊを流し出す
ことになる。 シュミット回路30はトランジスタ8,10,13で構されて
おり、トランジスタ10,13のエミットは共通接続され
て、定電流源14に接続されている。トランジスタ13のベ
ースには充電−放電用コンデンサ18の両端電圧VCが印加
されており、そのコレクタはトランジスタ８のベース・
エミッタを介してトランジスタ10のベースに接続されて
いる。 トランジスタ10のベースに定電流源15が接続されると
共に、一定幅のパルスが出力される出力端子22が接続さ
れている。 トランジスタ８はトランジスタ13がオンの時、トラン
ジスタ10のベース電位をトランジスタ13のベース電位よ
り低い下側比較電圧VTLとし、トランジスタ13がオフの
時、トランジスタ13のベース電位を上側比較電圧VTHと
する作用を奏している。 トランジスタ６はカレントミラーを構成するトランジ
スタ21がオンの時、導通して電流をトランジスタ4,ある
いはトランジスタ７に供給し、さらにトランジスタ３を
制御する。 トランジスタ３は入力端子１の電圧が高レベルの時、
オンしてトランジスタ4,7をオフする。 充電−放電用コンデンサ18の最低電圧はトランジスタ
20のエミッタ電位で決定される。この電圧値は電圧源19
の電圧V1からトランジスタ20のベース・エミッタ間電圧
VBEを差引いた（V1−VBE）となる。 以上の構成の動作を第２図の波形図を用いて説明す
る。 入力パルスS1が到来する以前においては、充電−放電
用コンデンサ18の両端電圧VCは最低電圧の（V1−VBE）
の値となっており（第２図Ｂ）、トランジスタ21,トラ
ンジスタ20を介して流れ込む電流は全て定電流源17に流
れ出している。また、入力端子１は高レベル状態である
から、トランジスタ３がオンするのでトランジスタ4,7
はオフとなっている。 シュミット回路30のトランジスタ13はベース電位が充
電−放電コンデンサ18による電圧V1−VBEによってオン
となっているため、トランジスタ８はその電流が制限さ
れトランジスタ10のベース電圧をV1−VBEより低いVTLに
規制しており、トランジスタ10がオフとなっている。そ
してトランジスタ10がオフしているため、トランジスタ
11、16もオフしている。 時点t1で入力パルスS1が到来すると、トランジスタ３
のベース電位が低レベルとなるので、このトランジスタ
３はオフし、トランジスタ６のコレクタ電位が上昇する
（第２図Ｅ）。すると、トランジスタ4,7が動作して、
トランジスタ７のベース電位を、電源V2よりエミッタ・
ベース間順方向電圧分だけ高い電位とする。このため、
トランジスタ７のエミッタが接続されたトランジスタ10
のベース電位は、トランジスタ７のベース電位より、ベ
ース・エミッタ間順方向電圧分だけ低い電圧である電圧
V2に上昇させられる。電圧V2は電圧V1−VBEより高いた
め、トランジスタ13のベース電位よりトランジスタ10の
ベース電位の方が高くなり、シュミット回路30はt1で反
転する。トランジスタ10がオンとなると同時に、トラン
ジスタ11,16がオンして、トランジスタ16は定電流源14
の電流値Ｊを流れ出させる。よって、充電−放電用コン
デンサ18は電流Ｊから定電流源17の電流Ｉを差し引いた
電流値（Ｊ−Ｉ）で充電されることになる（第２図
Ｂ）。 充電−放電用コンデンサ18が充電され、その両端電圧
VCが上昇すると、直ぐにトランジスタ20が逆バイアスさ
れてオフとなる。従って、トランジスタ21がオフしてト
ランジスタ６もオフするので、トランジスタ4,7に電流
が供給されなくなり、共にオフとなる。 このため、充電−放電用コンデンサ18の充電が終了す
る時点t3以前に、ノイズ等のパルスSNが端子１に入力さ
れてもシュミット回路30には入力されずマスクされるこ
とになる。この時、トランジスタ８のベース電位はトラ
ンジスタ13のオフによって電源VCCの電位に近くなるの
で、そのエミッタが抵抗９を介して接続されたトランジ
スタ10のベース電位を高い電圧の上側比較電圧VTHに上
昇させ、反転した状態が維持される。 充電−放電用コンデンサ18の充電が進み、時点t3で充
電−放電用コンデンサ18の両端電圧VCがトランジスタ10
のベース電圧となっている上側比較電圧VTHを越える
と、トランジスタ13がオンとなりシュミット回路20は再
び反転する。このため、トランジスタ11,16も再度オフ
となるので、充電−放電用コンデンサ18は定電流源17を
介して放電を開始する（第２図Ｂ）。 シュミット回路30の反転に伴い、トランジスタ10のベ
ース電位も再び下側比較電圧VTLとなるので、出力端子2
2からは充電−放電用コンデンサ18の充電期間である時
点t1〜t3の幅を有するパルス出力が得られる（第２図
Ｃ）。 充電−放電用コンデンサ18が放電し、時点t5で充電−
放電用コンデンサ18の両端電圧VCが（V1−VBE）より低
くなると、トランジスタ20がオンして、充電−放電用コ
ンデンサ18の両端電圧VCを（V1−VBE）に固定され、非
安定状態が終了する。 時点t3〜t5の充電−放電用コンデンサ18の放電期間に
入力端１にノイズ等のパルスＳ′Ｎが入力されても、こ
の期間の間トランジスタ20はオフを持続する（第２図
Ｄ）ので、トランジスタ6,7もオフの状態を継続し、ノ
イズ性のパルスＳ′Ｎはシュミット回路30に入力されな
い。 充電−放電用コンデンサ18の両端電圧VCが（V1−
VBE）の電圧値に固定されると、周期TOで次に到来する
周期性パルスS1を受入れる安定状態となる。よって、第
１図に示した回路はコンデンサ18の充放電時定数をTMに
設定すれば周期パルスS1以外のパルスに対してマスク動
作するマスク期間を有することになる。さらに、出力パ
ルスのパルス幅τは定電流源17及びトランジスタ11,16
からなるカレントミラー回路によって決定されるから、
安定した幅τが得られる。 〔発明の効果〕 以上説明したように、この発明はフリップ・フロップ
回路、上限・下限電圧検知用比較回路をなくし、１つの
シュミット回路を用いて周期性パルスの検出回路を構成
するようにしたから、回路構成が簡単となると共に部品
点数の削減を図ることができる。 また、簡単な回路構成で確実なマスク動作及び安定し
た幅を有する出力パルスが得られる効果がある。
雑音等の混入したパルス列から周期的パルスを検出し所
定のパルス幅のパルスを得る信号処理装置に適用するも
のである。 〔発明の概要〕 本発明の周期性パルス検出回路は、所定の周期で到来
する周期性パルスによって動作する充電−放電回路と、
所定のパルス幅の検出パルスを形成する回路と、周期性
パルスに応答して反転し、前記充電−放電回路の出力レ
ベルの一定値で再反転するようなシュミット回路を組み
合わせることによって、例えば周期性パルスの到来時期
以外のパルス、またはノイズに応答しないようにし、確
実に周期性パルスを検出できるようにしたものである。 〔従来の技術〕 この種のパルス検出回路として、例えばテレビジョ
ン，ビデオテープレコーダ等の画像処理装置において、
合成映像信号に含まれる周期性パルスとしての水平同期
信号を抜き取って順次送られてきた水平同期信号に相当
するタイミングで発生する所定パルス幅の周期性パルス
を得る回路がある。 このパルス検出回路の出力パルスは後段の偏向回路を
正しく動作させるために、パルス幅の精度をできるだけ
高くとる必要があり、また出力パルス相互間に後段回路
を誤ってトリガさせるおそれのある雑音等を除去するた
めに他の信号をマスクする必要がある。 このような回路としては、特開昭59−16470号公報に
記載されている第３図の回路が知られている。 第３図において、51は充電−放電用コンデンサで、電
源VCCに接続された充電用定電流源52及びアースに接続
された放電用定電流源53に接続されて充電−放電回路54
を構成している。充電用定電流源52及び放電用定電流源
53はフリップ・フロップ回路構成の切換駆動回路55の
出力S11及びＱ出力S12によって各出力が論理「Ｈ」のと
き対応する電流源52及び53がオン動作し、コンデンサ51
を充電あるいは放電するようにしている。 コンデンサ51の両端電圧は上限比較回路56の非反転入
力端に接続され、反転入力端に与えられている電源57か
らの上限基準電圧VHより高くなった時論理「Ｈ」レベル
が上限比較回路56から比較出力S13として出力される。
また、コンデンサ51の両端電圧は下限比較回路58の反転
入力端に接続され、非反転入力端に与えられている電源
59からの下限基準電圧VLより低くなった時論理「Ｈ」レ
ベルが下限比較回路58から比較出力S14として出力され
る。上限比較回路56の比較出力S13は入力パルスS1を受
けるナンド回路61にマスク信号として入力される。 ナンド回路61の出力S15は切換駆動回路55のセット入
力に加えられ、出力S15が論理「Ｌ」の時セットする。
また、下限比較回路58の比較出力S14は切換駆動回路55
のリセット入力に加えられ、比較出力S14が論理「Ｈ」
の時リセットする。 以上の構成の動作を第４図の波形図を用いて説明す
る。 第４図Ａに示すように、時点t11において入力パルスS
1が到来する以前においては、切換駆動回路55がリセッ
ト状態にあって、その出力S11が論理「Ｈ」、Ｑ出力S
12が論理「Ｌ」となり、コンデンサ51は充電用定電流源
52で上限電圧まて充電されている。この時、比較出力S1
3は論理「Ｈ」レベル（第４図Ｅ）にあり、比較出力S14
は論理「Ｌ」レベル（第４図Ｆ）にあるので、ナンド回
路61はゲートが開いている状態となっている。 この状態において、時点t11で入力パルスS1が到来す
ると、ナンド回路61の２入力は論理「Ｈ」となって、そ
の出力S15は論理「Ｌ」レベルに立下る（第４図Ｂ）。
すると、切換駆動回路55がセットされ、Ｑ出力S11が論
理「Ｌ」に、Ｑ出力S12が論理「Ｈ」に反転するため、
コンデンサ51は放電用定電流源53で放電されるようにな
る。 すなわち、第４図Ｄのようにコンデンサ51の両端電圧
VCは放電される。この時、上限比較回路56の比較出力S1
3は論理「Ｌ」に立下る（第４図Ｅ）。これにより、ナ
ンド回路61の出力S15は直ちに論理「Ｈ」レベルに戻る
（第４図Ｂ）。 コンデンサ51が放電されて、その両端電圧VCが下限電
圧VLより時点t12で低くなると、下限比較回路58の出力S
14が論理「Ｈ」レベルになる（第４図Ｆ）。すると、切
換駆動回路55がリセットされ、コンデンサ51は充電用定
電流源52により再び充電される（第４図Ｄ）。 コンデンサ51の両端電圧VCが時点t13で上限電圧VHを
越えると、上限比較回路56の比較出力S13が再び論理
「Ｈ」レベルになる（第４図Ｅ）。 この時、入力パルスS1が論理「Ｌ」レベルになってい
るので、ナンド回路61の出力S15は変化しない。 時点t13における状態は、その後次の入力パルスS1が
到来する時点t14まで維持され、かくして周期性入力パ
ルスS1の１周期分の検出動作を終了する。この１周期分
の検出動作において、出力端子65には、コンデンサ51の
放電期間t11〜t12の間立上る検出パルスS12（第４図
Ｃ）が出力される。 また、次の周期パルスとして示されているように、入
力パルスS1が到来してコンデンサ51が放電を開始した時
点t21からコンデンサ51の充電が終了した時点t24までの
間は、上限比較回路56の比較出力S13は論理「Ｌ」レベ
ルとなっているから、ナンド回路61は閉じており、周期
性入力パルスS1以外のパルスSNが、例えば時点t23で到
来してもナンド回路61の出力S15は変化しない。 かくして周期性入力パルスS1以外のパルスに対してマ
スク動作するマスク期間を形成することになる。 〔発明が解決しようとする問題点〕 しかしながら、第３図の従来の構成によると、フリッ
プ・フロップ回路と２つの比較回路が必要となり、回路
構成が複雑となること及び部品点数が多くなって製造上
の不利益がある等の問題があった。 〔問題点を解決するための手段〕 前記問題点を解決するために、この発明はフリップ・
フロップ回路及び２つの比較回路に代えてシュミット回
路を用いることにより、回路構成を簡単にし部品点数を
削減するようにしたものである。 すなわち、シュミット回路は下側比較レベルと上側比
較レベルとを有しているから、この２つの比較レベルを
利用して、マスク期間を有する周期性パルス検出回路を
実現したものである。 〔作用〕 この発明の作用を実施例に対応する第１図を用いて簡
単に説明すると、以下のようになる。 周期性パルスS1が端子１に到来すると、トランジスタ
8,10,13からなるシュミット回路30が、トランジスタ７
の作用により反転し、出力端22の出力レベルが論理
「Ｈ」レベルとなる。すると、トランジスタ７は逆バイ
アスされオフとなるが、シュミット回路30はその状態を
維持する、同時に、コンデンサ18がトランジスタ16のオ
ンにより充電を開始される。コンデンサ18の両端電圧VC
がシュミット回路30の上側比較レベルVTHを越えると、
シュミット回路30は再度反転する。このため、コンデン
サ18は電流源17を介して放電を開始する。コンデンサ18
の両端電圧VCがトランジスタ20のエミッタ電圧以下にな
ると、トランジスタ20がオンし、コンデンサ18は放電を
終了して、その電圧に維持される。出力端子22のパルス
出力はコンデンサ18が充電される期間のみ出力される。
また、コンデンサ18が充電される期間はトランジスタ７
がオフのため、周期性パルスS1以外のパルスSNの影響を
受けない。また、コンデンサ18が放電されている期間は
トランジスタ６がオフのため、周期性パルスＳ′Ｎの影
響をシュミット回路30は受けない。すなわち、周期性パ
ルスS1以外のパルスSN,S′Ｎに対してマスク動作するマ
スク期間を有することになる。 〔実施例〕 以下に、この発明の好適な一実施例を第１図に基づい
て説明する。 18は充電−放電用コンデンサで、充電用電流源を構成
するトランジスタ16のコレクタ及び放電用電流源17が接
続されている。トランジスタ16とトランジスタ11とでカ
レントミラー回路を構成しており、トランジスタ11はシ
ュミット回路30のトランジスタ10で制御される。トラン
ジスタ10がオンすると、そのエミッタには定電流源14に
流れる電流Ｊが流れるため、トランジスタ11にも電流Ｊ
が流れ、その結果、トランジスタ16も電流Ｊを流し出す
ことになる。 シュミット回路30はトランジスタ8,10,13で構されて
おり、トランジスタ10,13のエミットは共通接続され
て、定電流源14に接続されている。トランジスタ13のベ
ースには充電−放電用コンデンサ18の両端電圧VCが印加
されており、そのコレクタはトランジスタ８のベース・
エミッタを介してトランジスタ10のベースに接続されて
いる。 トランジスタ10のベースに定電流源15が接続されると
共に、一定幅のパルスが出力される出力端子22が接続さ
れている。 トランジスタ８はトランジスタ13がオンの時、トラン
ジスタ10のベース電位をトランジスタ13のベース電位よ
り低い下側比較電圧VTLとし、トランジスタ13がオフの
時、トランジスタ13のベース電位を上側比較電圧VTHと
する作用を奏している。 トランジスタ６はカレントミラーを構成するトランジ
スタ21がオンの時、導通して電流をトランジスタ4,ある
いはトランジスタ７に供給し、さらにトランジスタ３を
制御する。 トランジスタ３は入力端子１の電圧が高レベルの時、
オンしてトランジスタ4,7をオフする。 充電−放電用コンデンサ18の最低電圧はトランジスタ
20のエミッタ電位で決定される。この電圧値は電圧源19
の電圧V1からトランジスタ20のベース・エミッタ間電圧
VBEを差引いた（V1−VBE）となる。 以上の構成の動作を第２図の波形図を用いて説明す
る。 入力パルスS1が到来する以前においては、充電−放電
用コンデンサ18の両端電圧VCは最低電圧の（V1−VBE）
の値となっており（第２図Ｂ）、トランジスタ21,トラ
ンジスタ20を介して流れ込む電流は全て定電流源17に流
れ出している。また、入力端子１は高レベル状態である
から、トランジスタ３がオンするのでトランジスタ4,7
はオフとなっている。 シュミット回路30のトランジスタ13はベース電位が充
電−放電コンデンサ18による電圧V1−VBEによってオン
となっているため、トランジスタ８はその電流が制限さ
れトランジスタ10のベース電圧をV1−VBEより低いVTLに
規制しており、トランジスタ10がオフとなっている。そ
してトランジスタ10がオフしているため、トランジスタ
11、16もオフしている。 時点t1で入力パルスS1が到来すると、トランジスタ３
のベース電位が低レベルとなるので、このトランジスタ
３はオフし、トランジスタ６のコレクタ電位が上昇する
（第２図Ｅ）。すると、トランジスタ4,7が動作して、
トランジスタ７のベース電位を、電源V2よりエミッタ・
ベース間順方向電圧分だけ高い電位とする。このため、
トランジスタ７のエミッタが接続されたトランジスタ10
のベース電位は、トランジスタ７のベース電位より、ベ
ース・エミッタ間順方向電圧分だけ低い電圧である電圧
V2に上昇させられる。電圧V2は電圧V1−VBEより高いた
め、トランジスタ13のベース電位よりトランジスタ10の
ベース電位の方が高くなり、シュミット回路30はt1で反
転する。トランジスタ10がオンとなると同時に、トラン
ジスタ11,16がオンして、トランジスタ16は定電流源14
の電流値Ｊを流れ出させる。よって、充電−放電用コン
デンサ18は電流Ｊから定電流源17の電流Ｉを差し引いた
電流値（Ｊ−Ｉ）で充電されることになる（第２図
Ｂ）。 充電−放電用コンデンサ18が充電され、その両端電圧
VCが上昇すると、直ぐにトランジスタ20が逆バイアスさ
れてオフとなる。従って、トランジスタ21がオフしてト
ランジスタ６もオフするので、トランジスタ4,7に電流
が供給されなくなり、共にオフとなる。 このため、充電−放電用コンデンサ18の充電が終了す
る時点t3以前に、ノイズ等のパルスSNが端子１に入力さ
れてもシュミット回路30には入力されずマスクされるこ
とになる。この時、トランジスタ８のベース電位はトラ
ンジスタ13のオフによって電源VCCの電位に近くなるの
で、そのエミッタが抵抗９を介して接続されたトランジ
スタ10のベース電位を高い電圧の上側比較電圧VTHに上
昇させ、反転した状態が維持される。 充電−放電用コンデンサ18の充電が進み、時点t3で充
電−放電用コンデンサ18の両端電圧VCがトランジスタ10
のベース電圧となっている上側比較電圧VTHを越える
と、トランジスタ13がオンとなりシュミット回路20は再
び反転する。このため、トランジスタ11,16も再度オフ
となるので、充電−放電用コンデンサ18は定電流源17を
介して放電を開始する（第２図Ｂ）。 シュミット回路30の反転に伴い、トランジスタ10のベ
ース電位も再び下側比較電圧VTLとなるので、出力端子2
2からは充電−放電用コンデンサ18の充電期間である時
点t1〜t3の幅を有するパルス出力が得られる（第２図
Ｃ）。 充電−放電用コンデンサ18が放電し、時点t5で充電−
放電用コンデンサ18の両端電圧VCが（V1−VBE）より低
くなると、トランジスタ20がオンして、充電−放電用コ
ンデンサ18の両端電圧VCを（V1−VBE）に固定され、非
安定状態が終了する。 時点t3〜t5の充電−放電用コンデンサ18の放電期間に
入力端１にノイズ等のパルスＳ′Ｎが入力されても、こ
の期間の間トランジスタ20はオフを持続する（第２図
Ｄ）ので、トランジスタ6,7もオフの状態を継続し、ノ
イズ性のパルスＳ′Ｎはシュミット回路30に入力されな
い。 充電−放電用コンデンサ18の両端電圧VCが（V1−
VBE）の電圧値に固定されると、周期TOで次に到来する
周期性パルスS1を受入れる安定状態となる。よって、第
１図に示した回路はコンデンサ18の充放電時定数をTMに
設定すれば周期パルスS1以外のパルスに対してマスク動
作するマスク期間を有することになる。さらに、出力パ
ルスのパルス幅τは定電流源17及びトランジスタ11,16
からなるカレントミラー回路によって決定されるから、
安定した幅τが得られる。 〔発明の効果〕 以上説明したように、この発明はフリップ・フロップ
回路、上限・下限電圧検知用比較回路をなくし、１つの
シュミット回路を用いて周期性パルスの検出回路を構成
するようにしたから、回路構成が簡単となると共に部品
点数の削減を図ることができる。 また、簡単な回路構成で確実なマスク動作及び安定し
た幅を有する出力パルスが得られる効果がある。
【図面の簡単な説明】
第１図はこの発明の実施例を示す回路図、第２図は第１
図の波形を示す波形図、第３図は従来のパルス検出器の
ブロック図、第４図は第３図の波形を示す波形図であ
る。 図中、3,4,6,7,8,10,11,13,16,20,21はトランジスタ、1
8は充電−放電用コンデンサ、14,15,17は定電流源、5,1
9は電圧源、30はシュミット回路である。
図の波形を示す波形図、第３図は従来のパルス検出器の
ブロック図、第４図は第３図の波形を示す波形図であ
る。 図中、3,4,6,7,8,10,11,13,16,20,21はトランジスタ、1
8は充電−放電用コンデンサ、14,15,17は定電流源、5,1
9は電圧源、30はシュミット回路である。
Claims (1)
- (57)【特許請求の範囲】 １．第１の電圧（VTL）とされている一方の制御入力端
子（OUT）の電圧が、入力パルス信号の印加によって、
他方の制御入力端子（T13のベース）に供給されている
電圧以上となったときに、第１の状態から第２の状態に
反転し、この状態で前記一方の制御入力端子に出力信号
を得ると共に、この第２の状態で前記一方の制御入力端
子の電圧が前記第１の電圧より高い第２の電圧（VTH）
に保持され、前記他方の制御入力端子の電圧が前記第２
の電圧以上になった時に第１の状態に反転するように構
成されているシュミット回路（30）と、 前記シュミット回路が第２の状態になっている時に前記
他方の制御入力端子に接続されているコンデンサ（18）
を前記第２の電圧以上となるまで充電可能とする充電回
路（Q11,Q16）と、 前記シュミット回路が第１の状態になっている時に前記
コンデンサを放電する放電回路（電流源17）と、 前記コンデンサの放電中にその端子電圧が前記第１の電
圧より高い所定の電圧（V1−VBE）となった時、その端
子電圧を前記所定の電圧に保持する電圧検出保持回路
（基準電圧V1、Q20、Q21）と、 前記電圧検出保持回路の出力信号によって、前記コンデ
ンサの端子電圧が前記所定の電圧以上となっていること
が検出された時は、前記出力信号によって前記第１の制
御入力端子への入力パルス信号の伝達を阻止すると共
に、前記コンデンサの端子電圧が前記所定の電圧に維持
されているときは、印加された入力パルス信号に基づい
て前記一方の制御入力端子の電圧を前記所定の電圧以上
とするゲート回路（基準電圧V2、Q4、Q6、Q7、Q3）とを
備えていることを特徴とする周期性パルス検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191627A JP2786182B2 (ja) | 1986-08-18 | 1986-08-18 | 周期性パルス検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191627A JP2786182B2 (ja) | 1986-08-18 | 1986-08-18 | 周期性パルス検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348009A JPS6348009A (ja) | 1988-02-29 |
| JP2786182B2 true JP2786182B2 (ja) | 1998-08-13 |
Family
ID=16277788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191627A Expired - Fee Related JP2786182B2 (ja) | 1986-08-18 | 1986-08-18 | 周期性パルス検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2786182B2 (ja) |
-
1986
- 1986-08-18 JP JP61191627A patent/JP2786182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348009A (ja) | 1988-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410195A (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US4620312A (en) | Pulse signal processing circuit | |
| US4783604A (en) | Buffer circuit for outputting signals of different polarities | |
| CA2075127C (en) | Integrated circuit sampled-and-hold phase detector with integrated current setting resistor | |
| JP2786182B2 (ja) | 周期性パルス検出回路 | |
| US4370569A (en) | Integratable single pulse circuit | |
| US4499386A (en) | Trigger circuit | |
| US4359760A (en) | Television ghost cancellation system | |
| US5285481A (en) | Receiver circuit with smart squelch | |
| US4178585A (en) | Analog-to-digital converter | |
| US5093581A (en) | Circuitry for generating pulses of variable widths from binary input data | |
| US3781573A (en) | Solid-state long-period timer | |
| US4291297A (en) | Single ramp comparison analog to digital converter | |
| JPS6056332B2 (ja) | Ａ−ｄ変換回路 | |
| US20050024120A1 (en) | Method and apparatus for controlling a dual-slope integrator circuit to eliminate settling time effect | |
| US4620119A (en) | Dual-mode timer circuit | |
| US4334174A (en) | Sawtooth waveform generation for a television receiver | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| US4846579A (en) | Frequency-voltage converting circuit | |
| JP2557860B2 (ja) | サンプルホ−ルド回路 | |
| SU1093993A1 (ru) | Устройство дл контрол пороговых уровней радиоэлектронных схем | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| SU805207A1 (ru) | Измеритель нелинейности импульсовпилООбРАзНОгО НАпР жЕНи | |
| JPS5894226A (ja) | 単安定マルチバイブレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |