JPS60160326A - 回路しや断器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、短１ｉ時動作形の回路しゃ断器の改良に関す
る。

〔発明の技術的背景〕

短限時動作形の回路しゃ断器の従来の一構成例全第１図
を参照して説明する。即ち、第１図において１は主回路
接点２が設けられ主回路を構成する主回路導体であり、
この主回路導体１は電源３と負荷４とに接続されると共
に変流器等からなる３相′亀流検出器５が設けられてい
る。

この３相鑞流検出器５の出力は整流回路６に与えられ、
３相の最大電流に相当する電流４ｉ号が検出される。こ
の整流回路６の出力は抵抗７により電圧信号に変換され
、抵抗８を介してＰＮＰ形のトランゾスタ９のペースに
与えられる。トランゾスタ９のエミッタには短限時動作
レベルを判定するためのツェナーダイオードＪＯが接続
すれ、一方、トランゾスタ９のコレクタはディレィ回路
１１の信号入力端に接続されると共に引外し回路全構成
するサイリスタ１２及び引外コイル１３の上記サイリス
タ１２のダートにトリが信号を与えるように接続構成さ
れている。

そして上記サイリスタ１２がディレィ回路１１の出力に
よりオンされると引外しコイル１３は励磁される。する
と引外しコイル１３は図示しない引外し機構を駆動して
上記主回路接点２會開路するようになっている。なお図
中１４は電圧信号変換用の抵抗７、トランジスタ９等へ
の電圧設定用のツェナーダイオードである。

上記構成の回路しゃ断器であれば、主回路導体Ｊに流れ
る電流全３相電流検出器５により検出し、整流回路６に
より整流した検出出力は第２図（ａ）に示すように抵抗
７で人で示す波形の信号となる。この波形Ａの信号が予
じめ設定したレベルＢｉ超えると、この超えた期間だけ
第２図（ｂ）に示すようにツェナーダイオード１０がオ
ンし出力０１に生じる。この出力電流Ｃはディレィ回路
１１に入力され、ここで第２図（Ｃ）に示すように出力
りが得られ、この電圧出力りが予じめ定めたレベルＥを
超えたとき、第２図（ｄ）に示すように１４７４回路１
１から出力イｇ号Ｆがサイリスタ１２のダートに与えら
れ、ここに短限時動作ディレィタイムＧにて主回路接点
２を開路させる。

〔背景技術の問題点〕

上述した回路しゃ断器において、抵抗７０両端電圧、即
ち出力Ａが大きい場合、トランジスタ９よυ供給される
出力電流も大きくなり、よって短限時動作ディレィタイ
ムＧが短かくなるという不具合があった。即ち、短限時
動作ディレィタイムＧが抵抗７の両端電圧に依存するた
め、動作ディレィタイムＧが検出電圧によらないという
定限時特性を損わせていた。更に、この定限時特性を有
していないため、配電系統における上位の回路しゃ断器
と下位の回路しゃ断器との保護協調がと９にくいという
不具合を生じさせていた。

また、動作レベルの判定を、温度特性の大きな素子であ
るツェナーダイオード１０ｆ用いているため、周囲温度
等によ多動作特性にバラツキが生じ信頼性に乏しかった
。更にツェナーダイオード１０は、もれ電流が大さく、
このもれ電流によシ、検出値が所定の動作レベルに達し
ていなくとも誤動作することがあり信頼性に乏しかった
。また主回路電流の周波数に応じて定電流信号の周波数
も変化し、このために周波数が＾くなると動作時は短か
くなるという動作の周波数依存性を欠き、的確な動性特
性が得られなかった。

〔発明の目的〕

本発明は上記事情に基づいてなされたもので、その目的
とするところは、定限時特性を有すると共に動作の信頼
性が高い短限時動作形の回路し中断器を提供することに
ある。

〔発明の概要〕

本発明による回路し中断器は、主回路接点が設けられた
主回路の電流を検出しその検出出力が所定値を超えたと
き信号を出力する判定回路と、所定周波数の・９ルス會
出力する発振回路と、上記判定回路の出力を受けると上
記発振回路からのパルスの波形幅會砥長させた信号全出
力するホールド回路と、このホールド回路の出力を所定
時間遅延させた後上記主回路接点を引外す引外し回路に
動作指令を与える遅延回路とを設けた構成とし、上記ホ
ールド回路のホールド時間（波形幅）を主回路の周波数
よりも長くする５− と共に上記発振器からの出力を繰返して入力するように
して、動作ディレィタイムが、上記主回路の周波数に全
く依存せず、また上記検出出力の大小によらないように
したことを特徴としている。

〔発明の実施例」 以下本発明に係る回路しゃ断器を第３図に示す一実施例
に従い説明する。第３図においては第１図と同一部分に
は同一符号を付してその説明は省略し、ここでは異なる
部分のみ全説明する。

即ち、第３図においてトランジスタ９のコレクタとツェ
ナーダイオード１４のアノードのアノードとの間に抵抗
１５ｔ−介挿し、抵抗１５の両端電圧がデジタルホール
ド回路１６に入力されるようにトランジスタ９のコレク
タをデシタルホールＰ回路１６０入力端に接続される。

デジタルホールド回路１６０入力端にはダイオード１７
のアノードが接続され、そのカソードはデジタルホール
ド回路１６の電源端に接続され６− る。なお、デジタルホールド回路１６の電源としてはツ
ェナーダイオード７０両端重圧が供給されるように、ツ
ェナーダイオード７のカソードがデジタルホールド回路
１６の電源端に接続される。

次にデジタルホールド回路Ｊ６の詳細例を第４図１に参
照して説明する。即ち、デジタルホールド回路１６の入
力端子２１をノットゲート２２に接続すると共にＤ形フ
リップフロッ７°２３のセット端子Ｓ１に接続する。ノ
ットゲート２２の出力端子をノットケ゛−ト２４に接続
し、その出力端ｔＤ形フリッゾフロッゾ２５のリセット
端子Ｒ２に接続する。また、Ｄ形フリッゾフロップ２３
０入力端子Ｄ１ｆｉ＝Ｄ形フリツノフロツノ２５の、反
転出力端子Ｑ２　に接続し、同じくＤ形７リツゾフロツ
ｆ２３の出力端子ＱｌｋＤ形フリッノフロッ７°２５の
入力端子Ｄ２に接続する。ざらにＤ形フリッ７°７０ソ
７″２３の出力端子Ｑｔ　とＤ形フリップフロッｆ２５
の出力端子Ｑ２とを共に２人力オアｒ−ト２６０入力端
子に夫々接続し、その出力端をデジタルホールド回路１
６の出力端子２７としている。

一方、ノットゲート２８の出力端子とノットダート２９
の入力端子を接続し、このノットダート２９の出力端子
とノッ）ｒ−ト３０の入力端子とを接続し、さらにノッ
トダート２９の出力端子をコンデンサ３１、抵抗３２を
介してノットケ°−ト２８の入力端子に接続する。また
、ノットデート３０の出力端子を抵抗３３ｔ−介して抵
抗３２及びコンデンサ３１に接続して発振回路を構成し
ている。

またノットダート３０の出力端子を、Ｄ形フリッグフロ
ッｆ２ｓのクロック入力端子ＣＰ１、及びＤ形フリッグ
フロッノ２５のクロック入力端子ＣＰ、に接続してデノ
タルホールド回％１６に構成している。

次に上記の如く構成された本実施例の動作について説明
する。なお、本実施例においては第１図に示した従来例
とデジタルホールド回路１６ヲ除いた動作は同一である
ので、ここではデジタルホールド回路１６の動作につい
て第５図を参照して説明する。

即ち５第５図（、）に示すような波形の信号Ａが検出１
ｄ号として整流回路６から出力されると、この信号Ａが
予じめ定めた動作レベルＢを超えると、その期間だけト
ランジスタ１４はオンし、これによりトランジスタの壬
ミッタ、コレクタ全弁して定電流が抵抗１５に供給され
る。これにより抵抗１５にはトランジスタ９がオン動作
している期間だけ電圧が生じる。一方、抵抗１５にはダ
イオード１７が介挿されているため、デジタルホールド
回路１６には、第５図（ｂ）に示すように、その＃ｉ幅
がアノタルホール１９回路１６の電源電圧となる信号出
力Ｃが得られる。この信号出力Ｃが立上っている期間は
第４図に示すＤ形フリッゾフロッｆ２３がセットされて
おり、出力Ｑ１が＠１″（電＃電圧）となり、Ｄ形７リ
ツノ７０ッ７″２５はリセットされ、その出力Ｑ３が＠
０″（零♂ルト）となる。また、Ｄ形フリッｆ７０ツノ
２３．２５には振１龍が電源電圧９− である第５図（Ｃ）に示すような出力りのクロックが入
力される。このクロック信号りによ、９Ｄ形７リツｆ７
０ッｆ２３，２５は状態が変化し、クロック信号りの立
上シの時に入力端子に刀ｌ見られた値を次の立上シまで
保持し、波形幅の延長を行なわせる。これにより、Ｄ形
フリッグフロッ７°２３．２５の出力Ｑ１は、第５図（
ｄ）に示す出力Ｅ、出力Ｑｚｉｌｌ：第５図（−）に示
す波形Ｆとなる。

ざらに、オアダート２６は上記出力Ｅ、及び出力Ｆのい
ずれか一方が１＃であればその出力は”１″となるため
第５図（ｆ）に示す出力Ｇとなる。

この出力Ｇは、時定数素子からなるディレィ回路１１に
加えられ、このディレィ回路１ノはその出力Ｇが”１”
の期間にて充電が行なわれ、第５図（ロ））に示す出力
Ｈが得られる。そしてこの出力Ｈが予じめ設定されたレ
ベルＩを超えた場合第５図（ｈ）に示す出力Ｊが短限時
動作ディレィタイムＫｉ経て得られ、サイリスタ１２が
ターンオンし、引外しコイル１３ｆｔ励磁し、主回路接
点２を開路させる。この場合、本実施例ではクロック出
１０− 力りを適宜に設定し、出力Ｇが“１″となる期間ｔ−電
源周波数と同程度にすることにより、電源周波数に同期
した検出信号Ａに対して良好なホールド特性音もたせる
ことができる。

以上述べたよう本実施例によれば、動作判定回路とディ
レィ回路１１との間にデノタルホールド回路１６を介挿
したので、ホールド時間ｔ′ｉｌｔ源周波数よシ長く繰
返し、検出信号全ホールドするようにしたので、短限時
動作ディレィタイムＫが電源周波数に全く依存しないと
いう良好な特性を得ることができる。ま友繰返してホー
ルドすることにより、主回路電流の大小によってホール
ド出力は異ならないため、短限時動作ディレィタイムＫ
が主回路電流の大小に依存せずに一定となる定限時特性
金もたせることができる。上記定限時特性を有するので
、動作の信頼性は極めて高く、また配電系統における下
位と上位との保護協調全図ることができる。

本発明は上記実施例に限定されるものではなく以下■〜
■に列挙する構成としてもよい。

■　ディレィ回路１１の機能として、出力Ｇが”０″と
なったとき２４７４回路１１の出力が“０″となるよう
な機能全付加してもよい。このように構成すれば、クロ
ック出力り全適宜に設定して出力Ｇが”１”となる期間
を電源周波数より短かくして、検出信号Ａが動作レベル
Ｂｉ超える時間が短かい場合には、出力Ｇが“０″とな
る期間が生じるため、出力ＨがレベルＩｉ超えず、出力
Ｊが“０″の状態で保持される。この動作によ）、検出
信号Ａに短かいパルス幅のノイズが含まれた場合でも出
力Ｊが出力されないという良好なノイズ除去特性を持た
せることが可能となる。

■　デノタルホールド回路１６にＤ形フリップフロップ
を追加して多段接続の構成としてもよい。このように構
成すれば、デノタルホールド回路１６のホールド時間の
精度を向上させることができる。

■　動作判定回路をなすツェナーダイオード１０、トラ
ンゾスタ９の代シにオペアンプ、コンＡ？し一タ等の素
子を用いてもよい。このように構成すれば、デノタルホ
ールド回路１６０入力としては電圧信号でよいため、検
出信号Ａが動作レベルＢｉ超えているか否か等の動作に
は支障が生じなく、そして動作精度の向上全図ることが
できる。

本発明は上記実施例に限定されるものではなく、本発明
の要旨を逸脱しない範囲で種々変形して実施できる。

〔発明の効果〕

以上述べたように本発明では、主回路接点が設けられた
主回路の電流を検出しその検出出力が所定値を超えたと
き信号を出力する判定回路と、所定周波数の・ぐルスを
出力する発振回路と、上記判定回路の出力を受けると上
記発振回路からのパルスの波形幅全延長させ７′ｃ信号
を出力するホールド回路と、このホールド回路の出力全
所定時間遅ｉＡさせた後上記主回路接点を引外す引外し
回路に動作指令會与える遅延回路と七設けた構成とし、
上記ホールド回路のホールド時１３− 間（波形幅）を主回路の周波数よりも長くすると共に上
記発損器からの出力を繰返して人力するようにして、動
作ディレィタイムが、上記主回路の周波数に全く依存せ
ず、また上記検出出力の大小によらないようにしたので
、動作ディレィタイムが検出出力の電圧及び周波数に依
存しないという定限時特性を有すると共に安定した動作
特性が得られる短限時動作形の回路し中断器が提供でき
る。

【図面の簡単な説明】

第１図は従来の回路しゃ断器を示す回路図、第２図（ａ
）乃至（ｄ）は夫々第１図に示す回路しゃ断器の特性を
説明するための波形図、第３図は本発明に係る回路し中
断器の一実施例を示す回路図、第４図は同実施例におけ
るホールド回路の一例を示す回路図、第５図（ａ）乃至
（ｈ）は夫々同実施例の動作を説明するための波形図で
ある。 １・・・主回路導体、２・・・主回路接点、３・・・電
源。 ４・・・負荷、５・・・３相′亀流検出器、６・・・整
流回路、７・・・抵抗、８・・・抵抗、９・・・トラン
ゾスタ、１０１４− ・・・ツェナーダイオード、１ノ・・・ディレィ回路、
１２・・・サイリスタ、１３・・・引外しコイル、１４
・・・ツェナーダイオ−Ｐ、１５・・・抵抗、１６・・
・デノタルホールド回路、１７・・・ダイオード。 出願人代理人　弁理士　鈴　江　武　彦１５−

Claims (1)

【特許請求の範囲】
1. 主回路接点が設けられた主回路の電流を検出しその検出
   出力が所定値を超えたとき信号を出力する判定回路と、
   所定周波数の・母ルス金出力する発振回路と、上記判定
   回路の出力を受けると上記発振回路からの・々ルスの波
   形幅を延長させた信号全出力するホールド回路と、この
   ホールド回路の出力を所定時間遅延させた後上記主回路
   接点を引外す引外し回路に動作指令を与える遅延回路と
   を具備してなる回路し中断器。