JPH042963B2 - - Google Patents
Info
- Publication number
- JPH042963B2 JPH042963B2 JP59004355A JP435584A JPH042963B2 JP H042963 B2 JPH042963 B2 JP H042963B2 JP 59004355 A JP59004355 A JP 59004355A JP 435584 A JP435584 A JP 435584A JP H042963 B2 JPH042963 B2 JP H042963B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- resistor
- circuit
- power supply
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
- 244000145845 chattering Species 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Description
【発明の詳細な説明】
（技術分野）
本発明はパワーオンリセツト回路に関し、特に
マイクロプロセツサ用に適するパワーオンリセツ
ト回路に関するものである。
マイクロプロセツサ用に適するパワーオンリセツ
ト回路に関するものである。
（従来技術）
従来のパワーリセツト回路はツエナーダイオー
ドと抵抗器から成る基準電圧発生回路部と、２つ
の抵抗器の直列回路から成る電圧検出部と前記基
準電圧回路部と電圧検出部に接続され、初段にコ
レクタ接地増幅回路を有する１個のコンパレータ
とから構成されたものがあり、さらに、マイクロ
プロセツサ等のように水晶発振器を有し、発振器
が安定発振となるまでリセツト信号を保持する必
要がある場合には、前記パワーリセツト回路の後
段に、同じくコンパレータと、抵抗、コンデンサ
とから成る積分型遅延回路を接続して構成してい
た。
ドと抵抗器から成る基準電圧発生回路部と、２つ
の抵抗器の直列回路から成る電圧検出部と前記基
準電圧回路部と電圧検出部に接続され、初段にコ
レクタ接地増幅回路を有する１個のコンパレータ
とから構成されたものがあり、さらに、マイクロ
プロセツサ等のように水晶発振器を有し、発振器
が安定発振となるまでリセツト信号を保持する必
要がある場合には、前記パワーリセツト回路の後
段に、同じくコンパレータと、抵抗、コンデンサ
とから成る積分型遅延回路を接続して構成してい
た。
従つて、従来のパワーオンリセツト回路はマイ
クロプロセツサを応用する装置においては複雑と
なり、実装スペースが大きく、又、価格も高いと
いう欠点があり、小型低価格指向の強いマイクロ
プロセツサ応用装置には採用しずらいという欠点
があつた。
クロプロセツサを応用する装置においては複雑と
なり、実装スペースが大きく、又、価格も高いと
いう欠点があり、小型低価格指向の強いマイクロ
プロセツサ応用装置には採用しずらいという欠点
があつた。
（発明の目的）
本発明の目的は従来のパワーオンリセツト回路
における前記欠点を除去し、かつ電源切断時もリ
セツトが安定に作動するようにしたパワーリセツ
ト回路を提供することにある。
における前記欠点を除去し、かつ電源切断時もリ
セツトが安定に作動するようにしたパワーリセツ
ト回路を提供することにある。
（発明の構成）
本発明によれば、ツエナーダイオードと抵抗器
の直列回路から成る基準電圧発生部と、２つの抵
抗器の直列回路から成る電圧検出部と、前記基準
電圧発生部と前記電圧検出部とに接続されるコン
パレータとから構成されるパワオンリセツト回路
において、前記電圧検出部の電源側に接続された
抵抗器と並列にコンデンサとダイオードの直列回
路を接続し、かつ、前記コンデンサとダイオード
の接続点と、接地ライン間に接地側がアノードと
なるようにダイオードを接続して成るパワーオン
リセツト回路が得られる。
の直列回路から成る基準電圧発生部と、２つの抵
抗器の直列回路から成る電圧検出部と、前記基準
電圧発生部と前記電圧検出部とに接続されるコン
パレータとから構成されるパワオンリセツト回路
において、前記電圧検出部の電源側に接続された
抵抗器と並列にコンデンサとダイオードの直列回
路を接続し、かつ、前記コンデンサとダイオード
の接続点と、接地ライン間に接地側がアノードと
なるようにダイオードを接続して成るパワーオン
リセツト回路が得られる。
（実施例）
次に本発明の実施例について図面を参照して詳
細に説明する。
細に説明する。
第１図は本発明の一実施例を示す。第１図にお
いて、本発明のパワーリセツトツエナーダイオー
ドＤ１と抵抗器Ｒ１の直列回路から成る基準電圧
発生部と、２つの抵抗器Ｒ２，Ｒ３の直列回路か
ら成る電圧検出部と前記基準電圧発生部と前記電
圧検出部とに接続されるコンパレータＺ１とから
構成されるパワーオンリセツト回路において、前
記電圧検出部の電源側Vccに接続された抵抗器Ｒ
２と並列に接続したコンデンサＣ１とダイオード
Ｄ２の直列回路と、前記コンデンサＣ１とダイオ
ードＤ２の接続点７と接地ラインＧ間に接地側が
アノードとなるように接続したダイオードＤ３と
を含む。
いて、本発明のパワーリセツトツエナーダイオー
ドＤ１と抵抗器Ｒ１の直列回路から成る基準電圧
発生部と、２つの抵抗器Ｒ２，Ｒ３の直列回路か
ら成る電圧検出部と前記基準電圧発生部と前記電
圧検出部とに接続されるコンパレータＺ１とから
構成されるパワーオンリセツト回路において、前
記電圧検出部の電源側Vccに接続された抵抗器Ｒ
２と並列に接続したコンデンサＣ１とダイオード
Ｄ２の直列回路と、前記コンデンサＣ１とダイオ
ードＤ２の接続点７と接地ラインＧ間に接地側が
アノードとなるように接続したダイオードＤ３と
を含む。
コンパレータＺ１は初段にコレクタ接地増幅回
路を有する１個のコンパレータで、接地端子１と
電源端子２との間の電圧Vccで動作し、反転入力
端子３容非反転入力端子４及び出力端子５を有す
る。このコンパレータＺ１には、前記電源端子２
と接地端子１との間に、電源端子２に対して基準
電圧（Vz）を発生させるように接続されたツエ
ナーダイオードＤ１と抵抗器Ｒ１とから成る直列
回路が、前記ツエナーダイオードＤ１と抵抗器Ｒ
１との接続点と、非反転入力端子４との間に接続
された抵抗器Ｒ６を介して接続され、更に前記電
源端子２と前記接地端子１との間に、抵抗器Ｒ２
の一端が前記電源端子２の側の検出電圧を発生す
るよう接続された抵抗器Ｒ２と抵抗器Ｒ３の直列
回路が前記抵抗器Ｒ２と前記抵抗器Ｒ３の接続点
を介して反転入力端子３に接続されている。前記
抵抗器Ｒ２と抵抗器Ｒ３との接続点にはダイオー
ドＤ２のカソードが接続されており、このダイオ
ードＤ２と、このダイオードＤ２のアノードと前
記電源端子２との間に接続されたコンデンサＣ１
とが抵抗器Ｒ２に並列に接続されている。前記ダ
イオードＤ２のアノードと、前記接地端子１との
間には前記接地端子１の側がアノードとなる向き
に接続されたダイオードＤ３が設けられており、
非反転入力端子４と出力端子５との間には抵抗器
５が設けられ、更に前記電源端子２と、前記コン
パレータＺ１の出力端子５との間には抵抗器Ｒ４
が設けられている。
路を有する１個のコンパレータで、接地端子１と
電源端子２との間の電圧Vccで動作し、反転入力
端子３容非反転入力端子４及び出力端子５を有す
る。このコンパレータＺ１には、前記電源端子２
と接地端子１との間に、電源端子２に対して基準
電圧（Vz）を発生させるように接続されたツエ
ナーダイオードＤ１と抵抗器Ｒ１とから成る直列
回路が、前記ツエナーダイオードＤ１と抵抗器Ｒ
１との接続点と、非反転入力端子４との間に接続
された抵抗器Ｒ６を介して接続され、更に前記電
源端子２と前記接地端子１との間に、抵抗器Ｒ２
の一端が前記電源端子２の側の検出電圧を発生す
るよう接続された抵抗器Ｒ２と抵抗器Ｒ３の直列
回路が前記抵抗器Ｒ２と前記抵抗器Ｒ３の接続点
を介して反転入力端子３に接続されている。前記
抵抗器Ｒ２と抵抗器Ｒ３との接続点にはダイオー
ドＤ２のカソードが接続されており、このダイオ
ードＤ２と、このダイオードＤ２のアノードと前
記電源端子２との間に接続されたコンデンサＣ１
とが抵抗器Ｒ２に並列に接続されている。前記ダ
イオードＤ２のアノードと、前記接地端子１との
間には前記接地端子１の側がアノードとなる向き
に接続されたダイオードＤ３が設けられており、
非反転入力端子４と出力端子５との間には抵抗器
５が設けられ、更に前記電源端子２と、前記コン
パレータＺ１の出力端子５との間には抵抗器Ｒ４
が設けられている。
次に、第２図は本実施例の動作波形を示す。第
２図を参照して本実施例の動作を説明すると、第
２図の波形ａは、ゆるやかな立上り、立下りをも
つ電源電圧Vccを示すものであり、波形ｂは、コ
ンパレータＺ１の出力端子５の電圧V0を示すも
のである。コンパレータＺ１は電源電圧Vccの立
上り後Ｔ１すなわち電源電圧Vcc0までは不動作
状態のため、波形ａと同様に波形ｂを上昇させ
る。Ｔ１からＴ２までの間はコンデンサＣ１と抵
抗器Ｒ２，Ｒ３との積分効果により、コンパレー
タＺ１の反転入力端子３が、非反転入力端子４よ
り高くなつており、出力端子５の電位が接地電位
に近いロウレベルとなる。Ｔ２の点で前記コンパ
レータＺ１の２つの入力の電位が反転するため、
出力端子５の電位は電源電位に近いハイレベルと
なり、Ｔ３まで継続する。次に、第２図の波形ａ
のように、電源電圧Vccが低下しはじめると、前
記ダイオードＤ２が逆バイアスとなり、コンデン
サＣ１による遅延効果がなくなり、あらかじめ設
定されたVcc1の点（すなわちＴ３の点）でコン
パレータＺ１の２つの入力の電位が反転し、出力
端子５はロウレベルとなる。この状態はＴ４まで
続き、前記コンパレータＺ１が不動作となる電圧
Vcc0の点（すなわちＴ４の点）で前記コンパレ
ータＺ１の出力端子５の電位はほぼVcc0まで上
昇し、それ以降は、波形Ｕとほぼ同じ電位で低下
する。一方コンデンサＣ１の電荷はダイオードＤ
３を通して、電源側に放電される。このパワーオ
ンリセツト回路はコンパレータＺ１の出力端子５
がマイクロコンピユータのリセツト端子に接続さ
れ、電源電圧が立上り、水晶発振回路が安定する
までの間、動作を停止させる他、同じく出力端子
５をマイクロコンピユータの周辺出力回路にチヤ
ネルロツク信号として与えることにより、電源電
圧Vccの立上り又は立下り時に他装置に対して、
誤つた信号を出すのを確実に防止することが出来
る。
２図を参照して本実施例の動作を説明すると、第
２図の波形ａは、ゆるやかな立上り、立下りをも
つ電源電圧Vccを示すものであり、波形ｂは、コ
ンパレータＺ１の出力端子５の電圧V0を示すも
のである。コンパレータＺ１は電源電圧Vccの立
上り後Ｔ１すなわち電源電圧Vcc0までは不動作
状態のため、波形ａと同様に波形ｂを上昇させ
る。Ｔ１からＴ２までの間はコンデンサＣ１と抵
抗器Ｒ２，Ｒ３との積分効果により、コンパレー
タＺ１の反転入力端子３が、非反転入力端子４よ
り高くなつており、出力端子５の電位が接地電位
に近いロウレベルとなる。Ｔ２の点で前記コンパ
レータＺ１の２つの入力の電位が反転するため、
出力端子５の電位は電源電位に近いハイレベルと
なり、Ｔ３まで継続する。次に、第２図の波形ａ
のように、電源電圧Vccが低下しはじめると、前
記ダイオードＤ２が逆バイアスとなり、コンデン
サＣ１による遅延効果がなくなり、あらかじめ設
定されたVcc1の点（すなわちＴ３の点）でコン
パレータＺ１の２つの入力の電位が反転し、出力
端子５はロウレベルとなる。この状態はＴ４まで
続き、前記コンパレータＺ１が不動作となる電圧
Vcc0の点（すなわちＴ４の点）で前記コンパレ
ータＺ１の出力端子５の電位はほぼVcc0まで上
昇し、それ以降は、波形Ｕとほぼ同じ電位で低下
する。一方コンデンサＣ１の電荷はダイオードＤ
３を通して、電源側に放電される。このパワーオ
ンリセツト回路はコンパレータＺ１の出力端子５
がマイクロコンピユータのリセツト端子に接続さ
れ、電源電圧が立上り、水晶発振回路が安定する
までの間、動作を停止させる他、同じく出力端子
５をマイクロコンピユータの周辺出力回路にチヤ
ネルロツク信号として与えることにより、電源電
圧Vccの立上り又は立下り時に他装置に対して、
誤つた信号を出すのを確実に防止することが出来
る。
なお、抵抗器Ｒ５及びＲ６は、コンパレータＺ
１のリニア動作領域を短時間で通過させ、出力電
圧のチヤタリング発生を防止するための正帰還回
路でありもしチヤタリングがあつてもよければ不
要となる。
１のリニア動作領域を短時間で通過させ、出力電
圧のチヤタリング発生を防止するための正帰還回
路でありもしチヤタリングがあつてもよければ不
要となる。
（発明の効果）
本発明は、以上説明したようにコンパレータ１
個中心に、最少限の部品で電源の立上り、立下り
時の誤り信号の送出を防止するように確実に動作
させ、かつ小型、低価格でかつ信頼性の高い等の
効果がある。
個中心に、最少限の部品で電源の立上り、立下り
時の誤り信号の送出を防止するように確実に動作
させ、かつ小型、低価格でかつ信頼性の高い等の
効果がある。
第１図は本発明の一実施例を示す回路図、第２
図は第１図の回路の動作を示す波形図である。 １……接地端子、２……電源端子、３……反転
入力端子、４……非反転入力端子、５……出力端
子、Ｄ１……ツエナーダイオード、Ｄ２，Ｄ３…
…ダイオード、Ｚ１……コンパレータ、Ｒ１〜Ｒ
６……抵抗器、Ｃ１……コンデンサ。
図は第１図の回路の動作を示す波形図である。 １……接地端子、２……電源端子、３……反転
入力端子、４……非反転入力端子、５……出力端
子、Ｄ１……ツエナーダイオード、Ｄ２，Ｄ３…
…ダイオード、Ｚ１……コンパレータ、Ｒ１〜Ｒ
６……抵抗器、Ｃ１……コンデンサ。
Claims (1)
- １ ツエナーダイオードと抵抗器の直列回路から
成る基準電圧発生部と、２つの抵抗器の直列回路
から成る電圧検出部と前記基準電圧発生部と前記
電圧検出部とに接続されるコンパレータとから構
成されるパワーオンリセツト回路において、前記
電圧検出部の電源側に接続された抵抗器と並列に
コンデンサとダイオードの直列回路を接続し、か
つ、前記コンデンサとダイオードの接続点と接地
ライン間に接地側がアノードとなるようにダイオ
ードを接続したことを特徴とするパワーオンリセ
ツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004355A JPS60147822A (ja) | 1984-01-13 | 1984-01-13 | パワ−オンリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59004355A JPS60147822A (ja) | 1984-01-13 | 1984-01-13 | パワ−オンリセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60147822A JPS60147822A (ja) | 1985-08-03 |
| JPH042963B2 true JPH042963B2 (ja) | 1992-01-21 |
Family
ID=11582090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59004355A Granted JPS60147822A (ja) | 1984-01-13 | 1984-01-13 | パワ−オンリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60147822A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720044B2 (ja) * | 1979-02-28 | 1982-04-26 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720044U (ja) * | 1980-07-10 | 1982-02-02 | ||
| JPS605380Y2 (ja) * | 1982-03-23 | 1985-02-19 | 三洋電機株式会社 | 演算装置へのリセット回路 |
-
1984
- 1984-01-13 JP JP59004355A patent/JPS60147822A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720044B2 (ja) * | 1979-02-28 | 1982-04-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60147822A (ja) | 1985-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01265718A (ja) | シュミットトリガ回路 | |
| US5652836A (en) | CPU reset circuit | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH042963B2 (ja) | ||
| US6087866A (en) | Circuit for producing a reset signal | |
| US5673424A (en) | Circuit which supplies a clock pulse to a microcomputer | |
| JPH0332113Y2 (ja) | ||
| US6445219B1 (en) | Method and circuit configuration for converting a frequency signal to a DC voltage | |
| JP3440482B2 (ja) | 切替回路 | |
| JPH0727698Y2 (ja) | 押ボタン反転回路 | |
| JPH0445065Y2 (ja) | ||
| JP2690521B2 (ja) | 減電圧検出回路 | |
| JPH11351910A (ja) | エンコーダ受光回路 | |
| KR880002867Y1 (ko) | 집적회로 내의 단안정 멀티 바이브레이터 회로 | |
| JPH0363764B2 (ja) | ||
| KR950006077Y1 (ko) | 전압/주파수 변환기 | |
| JP2985582B2 (ja) | クロック回路 | |
| JPH0313794Y2 (ja) | ||
| JPS5838435Y2 (ja) | リセット信号発生回路 | |
| JPH0241954Y2 (ja) | ||
| JP2775088B2 (ja) | 異常検出装置 | |
| JP3116178B2 (ja) | リセット信号発生回路 | |
| KR19980078561A (ko) | 리세트 회로 | |
| KR920009191B1 (ko) | 리세트회로 | |
| JP2869219B2 (ja) | 安定化電源回路 |