JPS6015988B2 - Electronic desk calculator with program - Google Patents

Electronic desk calculator with program

Info

Publication number
JPS6015988B2
JPS6015988B2 JP52092410A JP9241077A JPS6015988B2 JP S6015988 B2 JPS6015988 B2 JP S6015988B2 JP 52092410 A JP52092410 A JP 52092410A JP 9241077 A JP9241077 A JP 9241077A JP S6015988 B2 JPS6015988 B2 JP S6015988B2
Authority
JP
Japan
Prior art keywords
program
pause
command
gate
skip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52092410A
Other languages
Japanese (ja)
Other versions
JPS5426633A (en
Inventor
益章 森野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP52092410A priority Critical patent/JPS6015988B2/en
Publication of JPS5426633A publication Critical patent/JPS5426633A/en
Publication of JPS6015988B2 publication Critical patent/JPS6015988B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はプログラム付電子式卓上計算機(以下「プログ
ラム付電卓」という)に関するものであり、特にはプロ
グラム記憶手段に記憶される同一コード化信号に基き実
行される演算処理を、外部操作可能なスイッチング手段
の操作によって切り換え制御できるようにしたプログラ
ム付電卓を提供するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic desktop calculator with a program (hereinafter referred to as a "calculator with a program"), and particularly relates to arithmetic processing executed based on the same coded signal stored in a program storage means. The present invention provides a calculator with a program that can be switched and controlled by operating an externally operable switching means.

従来のプログラム付電卓に於ては、プログラム記憶手段
に記憶された命令(コード化信号)に基き実行される演
算処理は、該命令に1対1に対応して設定されているも
のであった。
In conventional programmable calculators, the arithmetic processing executed based on the instructions (coded signals) stored in the program storage means is set in one-to-one correspondence with the instructions. .

即ち、プログラム記憶手段に記憶される命令(コード化
信号)と、該命令に基いて実行される演算処理とは1対
1の対応関係にあり、ある特定の命令がプログラム記憶
手段より導出された時には、該命令に1対1に対応した
特定の演算処理が実行されるものであった。従って、プ
ログラム記憶手段に記憶されたプログラムに基き実行さ
れる演算処理を変更したい場合には、その都度該変更に
合わせてプログラムを書き直さねばならないという欠点
があった。例えば、プログラム付電卓に於て使用される
命令に休止命令がある。
That is, there is a one-to-one correspondence between the instructions (coded signals) stored in the program storage means and the arithmetic processing executed based on the instructions, and it is possible that a particular instruction is derived from the program storage means. Sometimes, specific arithmetic processing was executed in one-to-one correspondence with the instruction. Therefore, when it is desired to change the arithmetic processing executed based on the program stored in the program storage means, there is a drawback that the program must be rewritten each time in accordance with the change. For example, one of the instructions used in a programmable calculator is a pause instruction.

休止命令とは、プログラムに基〈演算処理を所定時間停
止させる命令であり、該休止命令がプログラム記憶手段
より読み出された時は、所定時間プログラムに基〈演算
処理が停止され、誘拐所定時間経過後、プ。グラムの次
ステップの実行に進んでいく。この休止命令は、一般に
プログラム実行中の途中経過を表示させるのに使用され
るが、プログラム記憶手段に書き込んだプログラムをデ
バッグする時にも有用である。
A pause command is a command to stop arithmetic processing for a predetermined period of time based on a program, and when the suspension command is read out from the program storage means, a suspension command is an instruction to stop arithmetic processing for a predetermined period of time based on a program. After the elapsed time, P. Proceed to execute the next step of the program. This pause instruction is generally used to display the progress of a program during execution, but is also useful when debugging a program written in a program storage means.

即ち、従来のプログラムのデバッグは、プログラムを1
ステップずつ実行させながらプログラムが正しく組込ま
れているかどうかをチェックしていたわけであるが、上
記の休止命令を使ってプログラム中の何個所かに、この
休止命令を組込んでおく。全ステップに於ける演算処理
結果をチェックしなくとも所定ステップに於ける演算処
理結果だけを見ることによってプログラムのデバッグが
可能な場合には、このような方法でもプログラムのデバ
ッグが可能である。この方法によれば、休止命令が読み
出されるまでは、プログラムを遠く実行させることがで
きるのでデバッグ時間の短縮化が可能となる。しかし、
このようにデバッグ時間の短縮という目的で使用された
休止命令は、プログラムが完成してしまうと不必要なも
のとなり、逆にプログラム実行時間を長くする原因とな
ってしまう。
In other words, conventional program debugging involves
The program was executed step by step to check whether the program was installed correctly, but the above-mentioned pause instruction was used to incorporate this pause instruction into several places in the program. If a program can be debugged by looking only at the arithmetic processing results at a predetermined step without checking the arithmetic processing results at all steps, the program can also be debugged using this method. According to this method, the program can be executed for a long time until the pause instruction is read, so that debugging time can be shortened. but,
The pause instruction used for the purpose of shortening debugging time becomes unnecessary once the program is completed, and conversely causes a prolongation of program execution time.

従来のプログラム付電卓に於いては、このような場合、
プログラム実行時間が長いものとなることは敢えて甘受
するか、さもなくば上記の休止命令を1つずつ削除する
(即ちプログラムを萱き直す)という非常に面倒な操作
を行う必要があった。本発明は、このような従来のプロ
グラム付電卓に於ける問題点を解決しようとしてなされ
たものであって、その基本的な技術思v想は以下のとお
りである。
In conventional programmable calculators, in such cases,
It was necessary to accept the fact that the program execution time would be long, or else it was necessary to perform the extremely troublesome operation of deleting the above-mentioned pause commands one by one (that is, restarting the program). The present invention has been made in an attempt to solve these problems in conventional programmable calculators, and its basic technical idea is as follows.

即ち、本発明のプログラム付電卓は、外部操作可能なス
イッチング手段と、該スイッチング手段の切換え操作に
応じて、プログラム記憶手段より読み出された命令(コ
ード化信号)に基き実行される演算処理を切換え制御す
る回路とを設け、上記スイッチング手段の操作に応じて
、プログラム記憶手段より読み出される命令に基き実行
される演算処理を切換え制御できるように構成したこと
を特徴とするものである。
That is, the programmable calculator of the present invention includes an externally operable switching means and an arithmetic processing executed based on instructions (encoded signals) read from the program storage means in response to a switching operation of the switching means. The present invention is characterized in that it is provided with a circuit for switching control, and is configured to switch and control arithmetic processing executed based on instructions read from the program storage means in accordance with the operation of the switching means.

更に詳細に述べるならば、本発明のプログラム付電卓は
、休止命令入力キーを有するものに於て第1休止命令入
力キー及び第2休止命令入力キーと、外部操作可能なス
イッチング手段と、プログラム記憶手段より読み出され
た上記第1休止命令に基づき常に休止処理を実行する手
段と、上記スイッチング手段の操作に基づき、上記プロ
グラム記憶手段より読み出された上記第休止命令に基づ
き実行される演算処理を、上記休止処理とスキップ処理
とに切り換え制御する手段とを設けたことを特徴とする
ものである。
More specifically, the programmable calculator of the present invention, which has a pause command input key, includes a first pause command input key, a second pause command input key, externally operable switching means, and a program storage. means for always executing a suspension process based on the first suspension instruction read from the means; and arithmetic processing executed based on the first suspension instruction read from the program storage means based on the operation of the switching means. The present invention is characterized in that it includes means for controlling switching between the pause processing and the skip processing.

以下、実施例に基いて本発明を詳細に説明明す‐るが、
その前に、本発明の基礎となるプログラム付電卓の構成
について説明する。
The present invention will be explained in detail below based on Examples.
Before that, the configuration of a programmable calculator, which is the basis of the present invention, will be explained.

同プログラム付電卓は、外部操作可能なスィッ升こよっ
て、プログラム記憶手段より読み出された休止命令に基
き実行される演算処理を、本来の休止処理とスキップ処
理とに切換え制御できるようにしたことを待機とするも
のである。
The programmable calculator is equipped with an externally operable switch, so that the arithmetic processing executed based on the pause command read from the program storage means can be controlled to be switched between the original pause processing and skip processing. is on standby.

ここで、スキップ処理とは、何らの演算処理も実行しな
いで、即プログラムの次ステップの実行に進ませる処理
をいう。このような構成とすることにより、スイッチの
切換えによって、プログラムに組込まれた休止命令を、
デバッグ時には休止命令として、プログラム自動実行時
にはスキップ命令として作用させることができるので、
上記従来技術の説明の項で述べたような問題点を解決で
きることがわかる。
Here, the skip process refers to a process in which execution of the program immediately proceeds to the next step without executing any arithmetic processing. With this configuration, by changing the switch, the pause command incorporated in the program can be executed.
It can be used as a pause instruction during debugging and as a skip instruction during automatic program execution.
It can be seen that the problems mentioned in the description of the prior art can be solved.

第1図は同プログラム付電卓に於ける内部回路の概略構
成を示すブロック図である。図に於て、KBは、数値キ
ー、ファンクションキー等のキーを含むキーボード、E
Cは、電子卓上計算機広Bのキーが操作されると操作キ
ーに対応するコード化信号を出力するヱンコーダ回路、
PRMは上記ェンコーダ回路の出力信号が順次記憶され
るプログラムメモリ、WCはプログラムメモリPRMの
書き込み制御回路、ACはPRMのアドレスレジスタ、
ADCはアドレスデコーダ、ADは「1一如算器、CL
Cは、プログラムクリアキーPCLの操作に基いて、A
Cの内容を初期状態(PRMの第1ステップ指定内容)
に設定する回−略、■はプログラム進行信号NEによっ
てオンとなるゲート回路であり、該ゲート回路◎がオン
すると、加算器ADによってアドレスレジスタACの内
容は「1」カウントアップする。
FIG. 1 is a block diagram showing a schematic configuration of an internal circuit in the programmable calculator. In the figure, KB is a keyboard that includes keys such as numeric keys and function keys, and E
C is an encoder circuit that outputs a coded signal corresponding to the operation key when the key of the electronic desk calculator Hiro B is operated;
PRM is a program memory in which the output signals of the encoder circuit are sequentially stored, WC is a write control circuit for the program memory PRM, AC is an address register for the PRM,
ADC is an address decoder, AD is a
C is set to A based on the operation of the program clear key PCL.
Initialize the contents of C (contents specified in the first step of PRM)
In the circuit set to , ■ is a gate circuit that is turned on by the program progress signal NE. When the gate circuit ◎ is turned on, the contents of the address register AC are counted up by "1" by the adder AD.

即ち、プログラムの実行が次ステップに進む。ODはプ
ログラムコード解読器、CUは中央制御回路、DLは遅
延回路であり、入力信号が供給されると所定時間経過後
に出力信号を出力する。プログラムメモリPRMには所
望のプログラムが記憶されているものとする。
That is, execution of the program advances to the next step. OD is a program code decoder, CU is a central control circuit, and DL is a delay circuit, which outputs an output signal after a predetermined period of time when an input signal is supplied. It is assumed that a desired program is stored in the program memory PRM.

つまり、一般制御命令(例えば演算命令)OPS、休止
命令PAUSE、飛越し命令SKIP、終了命令END
等が入つている。
In other words, general control commands (e.g. calculation commands) OPS, pause commands PAUSE, skip commands SKIP, and termination commands END.
etc. are included.

プログラムをチェックしたり、デバッグしたり、自動実
行したりする前に、まず、プ。
Before checking, debugging, or autorunning a program, first run it.

グラムクリアキーPCLでアドレスレジスタACの内容
を第1ステップ指定内容に設定し、プログラム命令をR
Oとして出力する。そしてこれをプログラムコード解読
器ODで解読し、一般制御命令0凶であれば、中央制御
回路CUで所定の制御を実行させて、その終了時にプロ
グラム進行信号NEを発生させる。NEが発生するとゲ
ート回路■がオンして、加算器ADの出力をアドレスレ
ジスタACに帰還する。この時ADの2つの入力には、
ACの内容と「1」とが与えられているのでAC十1→
AC、即ちACを「1」カウントアップさせる。それに
よってプログラムメモリの第2ステップが選択されるの
で、第2ステップの内容がプログラムコード解読器OD
に入力され、ODより所定の制御信号が出、中央制御回
路CUで実行される。このようにプログラム処理をして
いる過程で、休止命令をプログラムコード解読器PDで
解読した時、もしデバッグキースイツチOKがオンされ
ていると、アンドゲートG,がオンになり、遅延回路D
Lに入力信号が与えうれ、休止時間経過後DLの出力が
出る。このDLの出力信号にて、前述のゲート回路◎を
オンして、プログラムを進める。即ち、休止命令本釆の
動作が実行される。もし、デバツクキースイツチDKが
オフとなっているならば、アンドゲートG2がオンする
ので、一般の飛越し命令SKIPが解読された時と同様
に、アンドゲートG3の出力がすぐに出、これによって
ゲート回路◎をオンして、プログラムの次ステップに進
ませる。以上のようにデバッグキースィッチDKの切換
え操作によって、休止命令PAUSEに塞き実行される
演算処理を、本来の休止処理とスキップ処理とに切換え
制御できるので、デバッグ時には上記デバッグキースイ
ツチDKをオンとしておくことにより、休止命令を利用
したプログラムデバッグができるとともに、プログラム
自動実行時には、DKをオフとしておくことにより、休
止命令が読み出されてもスキップ動作が行われるだけで
あるので、プログラム実行時間が長くなることもない。
Set the contents of the address register AC to the contents specified for the first step using the program clear key PCL, and set the program command to R.
Output as O. This is then decoded by a program code decoder OD, and if the general control command is found to be 0, the central control circuit CU executes a predetermined control, and upon completion of the control, a program progress signal NE is generated. When NE occurs, gate circuit (2) turns on and feeds back the output of adder AD to address register AC. At this time, the two inputs of AD are
Since the contents of AC and “1” are given, AC11→
AC, that is, AC is counted up by "1". The second step of the program memory is thereby selected, so that the contents of the second step are stored in the program code decoder OD.
A predetermined control signal is output from OD and executed by the central control circuit CU. In the process of program processing, when a pause instruction is decoded by the program code decoder PD, if the debug key switch OK is turned on, the AND gate G is turned on and the delay circuit D is decoded.
An input signal can be applied to L, and an output of DL will be output after the pause time has elapsed. The above-mentioned gate circuit ◎ is turned on by the output signal of this DL, and the program proceeds. That is, the operation of the pause command main button is executed. If debug key switch DK is off, AND gate G2 is turned on, and the output of AND gate G3 is immediately output, just like when the general skip command SKIP is decoded. Turn on the gate circuit ◎ and proceed to the next step of the program. As described above, by switching the debug key switch DK, the arithmetic processing that is executed when the pause command PAUSE is blocked can be switched to the original pause processing and skip processing, so when debugging, the debug key switch DK is turned on. This allows program debugging using the pause instruction, and when the program is automatically executed, by turning off the DK, even if the pause instruction is read, only a skip operation is performed, so the program execution time is reduced. It won't be long.

しかし、このプログラム付電卓のように、すべての休止
命令が、スイッチDKの切換えによってスキップ命令と
同等のものとなる構成では、休止命令の本釆の機能が損
われるおそれがある。
However, in a configuration such as this programmable calculator in which all pause commands are equivalent to skip commands by switching the switch DK, there is a risk that the main function of the pause command may be impaired.

本発明のプログラム付電卓は、さらに、この問題点をも
解決したものである。すなわち、上記問題を解決する手
段として、休止命令としてPAUSEI命令とPAUS
ED命令の2種を設け、PAUSEI命令は本釆の休止
命令、PAUSEO命令はスイッチの切換えにより、休
止命令と飛越し命令とに切換え制御できる命令としたも
のである。
The programmable calculator of the present invention further solves this problem. That is, as a means to solve the above problem, the PAUSEI command and the PAUS command are used as pause commands.
Two types of ED commands are provided, the PAUSEI command is a main button suspension command, and the PAUSEO command is a command that can be switched between a pause command and a jump command by switching a switch.

以下、本発明の実施例を説明する。第2図は本発明の実
施例の構成を示すブロック図である。
Examples of the present invention will be described below. FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention.

第1図の構成に対応する部分には同一の符号を符してそ
の説明は省略する。
Components corresponding to the configuration in FIG. 1 are designated by the same reference numerals, and their explanation will be omitted.

プログラムコード解読器ODで飛越し命令SKmが解読
された時は、オアゲートQに信号が与えられ、オアゲー
トG3の出力信号によってゲート回路◎がオンとなるの
でスキップ処理が実行される。
When the program code decoder OD decodes the skip command SKm, a signal is given to the OR gate Q, and the output signal of the OR gate G3 turns on the gate circuit ◎, so that the skip process is executed.

また休止命令PAUSE1が解読された時はオアゲート
G4を介して遅延回路DLに入力信号が与えられ、所定
時間後にDLの出力信号が出、該信号によってゲート回
路◎がオンされるので休止処理が実行される。次に休止
命令PAUSEDが解読された時について説明する。
Also, when the pause command PAUSE1 is decoded, an input signal is given to the delay circuit DL via the OR gate G4, and after a predetermined time, an output signal from DL is output, and this signal turns on the gate circuit ◎, so that the pause process is executed. be done. Next, a description will be given of when the pause command PAUSED is decoded.

この時スイッチDKがオンとなっていればアンドゲート
G,がオンとなっており、アンドゲートG,の出力信号
がオアゲートG4を介して遅延回路DLに与えられるの
で、休止処理が実行される。一方スイッチDKがオフで
あれば、アンドゲートG2がオンとなり、アンドゲート
G2が出力信号を出力し、この信号がオアゲートG3に
与えられるのでスキップ処理が実行される。プログラム
のデバッグ時にのみ休止が必要なステップには休止命令
PAUSEOを、プログラム自動実行時にも休止が必要
なステップには休止命令PAUSEIを入れておけばよ
い。以上詳細に説明したように、本発明のプログラム付
電卓は、休止命令入力キーを有するものに於て、第1休
止命令入力キー及び第2休止命令入力キーと、外部操作
可能なスイッチング手段と、プログラム記憶手段より読
み出された上記第1休止命令に基づき常に休止処理を実
行する手段と、上記スイッチング手段の操作に基づき、
上記プログラム記憶手段より読み出された上記第2休止
命令に基づき実行される演算処理を、上記休止処理とス
キップ処理とに切換え制御する手段とを設けたことを特
徴とするものであり、本発明によれば、休止命令の本来
の機能を全く損うことないこ、デバッグ時間の短縮化を
はかることができる、きわめて有用なプログラム付電卓
を得ることができるものである。
At this time, if the switch DK is on, the AND gate G is on, and the output signal of the AND gate G is applied to the delay circuit DL via the OR gate G4, so that the pause process is executed. On the other hand, if switch DK is off, AND gate G2 is turned on, AND gate G2 outputs an output signal, and this signal is given to OR gate G3, so that skip processing is executed. A pause instruction PAUSEO may be inserted into a step that requires a pause only when debugging a program, and a pause instruction PAUSEI may be inserted into a step where a pause is required even during automatic program execution. As described above in detail, the programmable calculator of the present invention includes a pause command input key, a first pause command input key, a second pause command input key, and externally operable switching means. means for always executing the suspension process based on the first suspension instruction read from the program storage means; and based on the operation of the switching means;
The present invention is characterized in that it is provided with means for controlling switching of arithmetic processing executed based on the second pause instruction read from the program storage means into the pause processing and the skip processing. According to the above, it is possible to obtain an extremely useful programmable calculator that can shorten debugging time without impairing the original function of the pause command at all.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の基礎となるプログラム付電卓の構成を
示すブロック図、第2図は本発明の実施例を示すブロッ
ク図である。 符号、KB:キーボード、EC:ヱンコーダ回路、PR
M:プログラムメモリ、WC:プログラムメモリPRM
の書き込み制御回路、AC:アドレスレジスタ、AD:
加算器、ADC:アドレスデコーダ、◎ゲート回路、O
C:プログラムコード解読器、CU:中央制御回路、D
K:デバッグキースィツチ、G,,G2:アンドゲート
、G3,G4:オアゲート、DL:遅延回路、NE:プ
ログラム進行信号。 ケ/歯 ケ2野
FIG. 1 is a block diagram showing the configuration of a programmable calculator that is the basis of the present invention, and FIG. 2 is a block diagram showing an embodiment of the present invention. Code, KB: Keyboard, EC: Encoder circuit, PR
M: Program memory, WC: Program memory PRM
write control circuit, AC: address register, AD:
Adder, ADC: Address decoder, ◎Gate circuit, O
C: Program code decoder, CU: Central control circuit, D
K: debug key switch, G,, G2: AND gate, G3, G4: OR gate, DL: delay circuit, NE: program progress signal. ke/dental ke 2 field

Claims (1)

【特許請求の範囲】[Claims] 1 休止命令入力キーを有するプログラム付電子式卓上
計算機に於て、 第1休止命令入力キー及び第2休止命
令入力キーと、 外部操作可能なスイツチング手段と、
プログラム記憶手段より読み出された上記第1休止命
令に基づき常に休止処理を実行する手段と、 上記スイ
ツチング手段の操作に基づき、上記プログラム記憶手段
より読み出された上記第2休止命令に基づき実行される
演算処理を、上記休止処理とスキツプ処理とに切り換え
制御する手段とを設けたことを特徴とするプログラム付
電子式卓上計算機。
1. In a programmed electronic desk calculator having a pause instruction input key, a first pause instruction input key, a second pause instruction input key, externally operable switching means,
means for constantly executing a suspension process based on the first suspension instruction read from the program storage means; 1. An electronic desk calculator with a program, characterized in that the electronic desk calculator with a program is provided with a means for controlling the switching of the arithmetic processing to the pause processing and the skip processing.
JP52092410A 1977-07-29 1977-07-29 Electronic desk calculator with program Expired JPS6015988B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52092410A JPS6015988B2 (en) 1977-07-29 1977-07-29 Electronic desk calculator with program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52092410A JPS6015988B2 (en) 1977-07-29 1977-07-29 Electronic desk calculator with program

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP20086382A Division JPS6017143B2 (en) 1982-11-15 1982-11-15 Electronic desk calculator with program

Publications (2)

Publication Number Publication Date
JPS5426633A JPS5426633A (en) 1979-02-28
JPS6015988B2 true JPS6015988B2 (en) 1985-04-23

Family

ID=14053635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52092410A Expired JPS6015988B2 (en) 1977-07-29 1977-07-29 Electronic desk calculator with program

Country Status (1)

Country Link
JP (1) JPS6015988B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1126406A (en) * 1980-03-31 1982-06-22 Northern Telecom Limited Sequence control circuit for a computer

Also Published As

Publication number Publication date
JPS5426633A (en) 1979-02-28

Similar Documents

Publication Publication Date Title
JPS5849881B2 (en) Data search
JPH02156334A (en) Information processor
JPS6015988B2 (en) Electronic desk calculator with program
JPS6019028B2 (en) information processing equipment
JPS58149554A (en) Electronic calculator with program
JPS5946002B2 (en) Processing method during power outage and power restoration in sequence control equipment
JPS63245523A (en) Microprogram processor
JPH0552961B2 (en)
JPS5846448A (en) Interruption control circuit
JPS60124746A (en) Data processing unit
JPH02250122A (en) Cpu simulator
JPS5828272Y2 (en) Computer debugging device
JPS588317A (en) Sequence controller
JP3182287B2 (en) Microprocessor
JP2811983B2 (en) Programmable controller
JP2777133B2 (en) Central processing unit
JPS62221729A (en) Microprogram control system
KR100218696B1 (en) A programmable logic controller having reverse trace functions on program execution paths
JPS62196737A (en) Microprogram controller
JPS6010642B2 (en) Sequence control device
JPS61241843A (en) Information processor
JPS58211213A (en) Sequencer
JPH0695710A (en) Method for changing sequence program of programmable controller
JPS59103158A (en) Debug system of digital signal processing program
JPH0454531A (en) Program reading circuit