JPS58149554A - Electronic calculator with program - Google Patents

Electronic calculator with program

Info

Publication number
JPS58149554A
JPS58149554A JP20086382A JP20086382A JPS58149554A JP S58149554 A JPS58149554 A JP S58149554A JP 20086382 A JP20086382 A JP 20086382A JP 20086382 A JP20086382 A JP 20086382A JP S58149554 A JPS58149554 A JP S58149554A
Authority
JP
Japan
Prior art keywords
program
turned
gate
storage means
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20086382A
Other languages
Japanese (ja)
Other versions
JPS6017143B2 (en
Inventor
Masuaki Morino
森野 益章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP20086382A priority Critical patent/JPS6017143B2/en
Publication of JPS58149554A publication Critical patent/JPS58149554A/en
Publication of JPS6017143B2 publication Critical patent/JPS6017143B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/02Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

PURPOSE:To allow the same instruction to function as different instructions, by switching operation processings by the same coded signal, which is read out from a program storage means, in accordance with the operation of a switching means which can be operated from the external. CONSTITUTION:Contents of a program memory PRM are inputted to a program code decoder OD, and a prescribed control signal is outputted from the decoder OD to execute them in a central controlling circuit CU. If a debug key switch DK is turned on when a stop instruction is decoded in the decoder OD in the process of this program processing, a gate G1 is turned on, and an input signal is given to a delay circuit DL, and a gate circuit G is turned on by the output signal which is outputted from the delay circuit DL after the elapse of the stop time, and the program is advanced. If the switch DK is turned off, a gate G2 is turned on, and the output of a gate G3 is issued immediately similarly to decoding of a general skip instruction SKIP, and the circuit G is turned on to advance the program. That is, the switching between the stop processing and the skip processing is controlled by the operation of the switch DK.

Description

【発明の詳細な説明】 本発明はプログラム付電子式卓上計算機(以下プログラ
ム付電卓という)に関するものであり、特にはプログラ
ム記憶手段に記憶される同一コード化信号に基き実行さ
れる演算処理を、外部操作可能なスイッチング手段の操
作によって切換え制御できるようにしたプログラム付電
卓を提供するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic desk calculator with a program (hereinafter referred to as a calculator with a program), and in particular, arithmetic processing executed based on the same coded signal stored in a program storage means. The present invention provides a calculator with a program that can be switched and controlled by operating an externally operable switching means.

従来のプログラム付電卓に於ては、プログラム記憶手段
に記憶された命令(コード化信号)に基き実、行される
演算処理は、該命令に1対1に対応し、て設定されてい
るものであった。即ち、プログラム記憶手段に記憶され
る命令(コード化信号)と、該命令に基いて実行される
演算処理とは1対1の対応関係にあり、ある特定の命令
がプログラム記憶手段より導出された時には、該命令に
1対1に対応した特定の演算処理が実行されるものであ
った○従って、プログラム配憶手段に記憶されたプログ
ラムに基き実行される演算処理を変更[またい場合には
、その都度該変更に合せてプログラムを書き直さねばな
ら々いという欠点があった。
In conventional programmable calculators, the arithmetic processing executed based on the instructions (coded signals) stored in the program storage means is set in one-to-one correspondence with the instructions. Met. That is, there is a one-to-one correspondence between the instructions (coded signals) stored in the program storage means and the arithmetic processing executed based on the instructions, and it is possible that a particular instruction is derived from the program storage means. Sometimes, a specific arithmetic process that corresponds one-to-one to the instruction is executed. Therefore, the arithmetic process that is executed based on the program stored in the program storage means is changed [in other cases, There was a drawback that the program had to be rewritten each time in accordance with the change.

例えば、プログラム付電卓に於て使用される命令に休止
命令がある。休止命令とけ、プログラムに基〈演算処理
を所定時間停止させる命令であり、該休止命令がプログ
ラム記憶手段より読み出された時は、所定時間プログラ
ムに基〈演算処理が停止され、該所定時間経過後、プロ
グラムの次ステツプの実行に進んでいく。
For example, one of the instructions used in a programmable calculator is a pause instruction. A pause command is an instruction to stop arithmetic processing for a predetermined period of time based on the program, and when the pause instruction is read from the program storage means, the calculation processing is stopped for a predetermined period of time and Then, proceed to execute the next step of the program.

この休止命令は、一般にプログラム実行中の途中経過を
表示させるのに使用されるが、プログラム記憶手段に書
き込んだプログラムをデバッグする時にも有用である。
This pause instruction is generally used to display the progress of a program during execution, but is also useful when debugging a program written in a program storage means.

即ち、従来のプログラムのテバウグは、プログラノ・を
1ステツプずつ実行させながらプログラムが正しく組込
まれているがどうかをチェックしていたわけであるが、
上記の休止命令を使ってプログラム中の何個所かに、こ
の休止命令を胡込んでおく。全ステップに於ける演算処
理結果をチェックしなくとも所定ステップに於ける演算
処理結果だけを見ることによってプログラムのデバッグ
が可能な場合には、このような方法でもプログラムのデ
バッグが可能である。
In other words, conventional program tebauging involves running Prograno one step at a time and checking whether the program has been installed correctly.
Use the above pause command to insert this pause command in several places in the program. If a program can be debugged by looking only at the arithmetic processing results at a predetermined step without checking the arithmetic processing results at all steps, the program can also be debugged using this method.

この方法によれば、休止命令が読み出されるまでは、プ
ログラムを速く実行させることができるのでデバッグ時
間の短縮化が可能となる。。
According to this method, the program can be executed quickly until the pause instruction is read, so that debugging time can be shortened. .

しかし、このようにデバッグ時間の短縮という目的で使
用された休止命令は、プログラムが完成してしまうと不
必要なものとなり、逆にプログラム実行時間を長くする
原因となってしまう。
However, the pause instruction used for the purpose of shortening debugging time becomes unnecessary once the program is completed, and conversely becomes a cause of prolonging the program execution time.

従来のプログラム付電卓に於いては、このような場合、
プログラム実行時間が長いものとなることは敢えて甘受
するか、さもなくば上記の休止命令を1つずつ削除する
(即ちプログラムを書き直す)という非常に面倒な操作
を行う必要があった。
In conventional programmable calculators, in such cases,
It was necessary to accept the fact that the program execution time would be long, or else it was necessary to perform a very troublesome operation of deleting the above-mentioned pause commands one by one (that is, rewriting the program).

本発明は、このような従来のプログラム付電卓に於ける
問題点を解決しようとしてなされたものであって、その
基本的な技術思想は以下のとおりである。
The present invention has been made in an attempt to solve these problems in conventional programmable calculators, and its basic technical idea is as follows.

即ち、本発明のプログラム付電卓は、外部操作可能なス
イッチング手段と、該スイッチング手段の切換え操作に
応じて、プログラム記憶手段より読み出された命令(コ
ード化信号)に基き実行される演算処理を切換え制御す
る回路とを設け、上記スイッチング手段の操作に応じて
、プログラム記憶手段より読み出される命令に基き実行
される演算処理を切換え制御できるように構成したこと
を特徴とするものである。
That is, the programmable calculator of the present invention includes an externally operable switching means and an arithmetic processing executed based on instructions (encoded signals) read from the program storage means in response to a switching operation of the switching means. The present invention is characterized in that it is provided with a circuit for switching control, and is configured to switch and control arithmetic processing executed based on instructions read from the program storage means in accordance with the operation of the switching means.

以下、実施例に基いて本発明の詳細な説明する。Hereinafter, the present invention will be explained in detail based on Examples.

以下に述べる第1の実施例は、外部操作可能なスイッチ
によって、プログラム記憶手段より読み出された休止命
令に基き実行される演算処理を、本来の休止処理とスキ
ップ処理とに切換え制御できるようにしたことを特徴と
するものである。ここで、スキップ処理とは、何らの演
算処理も実行し々いで、即プログラムの次ステツプの実
行に進ませる処理をいう。
In the first embodiment described below, the arithmetic processing executed based on the pause instruction read from the program storage means can be controlled to be switched between the original pause processing and the skip processing using an externally operable switch. It is characterized by the fact that Here, skip processing refers to processing that immediately proceeds to the next step of the program after all arithmetic processing has been executed.

この実施例によれば、スイッチの切換えによって、プロ
グラムに組込まれた休止命令を、デバッグ時には休止命
令として、プログラム自動実行時にはスキップ命令とし
て作用させることができるので、上記従来技術の説明の
項で述べたような問題点を解決できることがわかる。
According to this embodiment, by switching the switch, a pause instruction incorporated in a program can be made to function as a pause instruction during debugging and as a skip instruction during automatic program execution. It turns out that problems like these can be solved.

第1図は第1の実施例に於ける内部回路の概略構成を示
すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of an internal circuit in the first embodiment.

図に於て、KBば、数値キー、ファンクションキー等の
キーを含むキーボード、ECは、キーボードKBのキー
が操作されると操作キーに対応するコード化信号を出力
するエンコーダ回路、PRMは上記エンコーダ回路の出
力信号が順次記憶されるプログラムメモリ、WCはプロ
グラムメモリPRMの書き込み制御回路、ACはPRM
のアドレスレジスタ、ADCはアドレスデコーダ、AD
け「1」加算器、CLCは、プログラムクリアキーPC
Lの操作に基いて、ACの内容を初期状態(PRMの第
1ステツプ指定内容)に設定する回路、■はプログラム
進行信号NEによってオンとなるゲート回路であり、該
ゲート回路■がオンすると、加算器ADによってアドレ
スレジスタACの内容は「1」カウントアツプする。即
ち、プログラムの実行が次ステツプに進む。ODはプロ
グラムコード解読器、CUは中央制御回路、DLは遅延
回路であり、入力信号が供給されると所定時間経過後に
出力信号を出力する。
In the figure, KB is a keyboard that includes keys such as numeric keys and function keys, EC is an encoder circuit that outputs a coded signal corresponding to the operation key when a key on the keyboard KB is operated, and PRM is the encoder circuit mentioned above. A program memory in which circuit output signals are sequentially stored, WC is a write control circuit for the program memory PRM, and AC is a PRM
address register, ADC is address decoder, AD
Adder "1", CLC is program clear key PC
A circuit that sets the contents of AC to the initial state (content specified in the first step of PRM) based on the operation of L, ■ is a gate circuit that is turned on by the program progress signal NE, and when the gate circuit ■ is turned on, The contents of address register AC are counted up by "1" by adder AD. That is, the program execution advances to the next step. OD is a program code decoder, CU is a central control circuit, and DL is a delay circuit, which outputs an output signal after a predetermined period of time when an input signal is supplied.

プログラムメモリPRMには所望のプログラムが配憶さ
れているものとする。つまり、−膜制御命令(例えば演
算命令)ops、休止命令PAUSE、飛越し、命令S
 K I P、終了命令END等が入っている。
It is assumed that a desired program is stored in the program memory PRM. That is, - membrane control commands (e.g. arithmetic commands) ops, pause commands PAUSE, jump commands, commands S
Contains KIP, end command END, etc.

プログラムをチェックしたり、デバッグしたり、自動実
行したりする前に、まず、プログラムクリ7キーPCL
でアドレスレジスタACの内容を第1ステツプ指定内容
に設定し、プログラム命令をROとし7て出力する。そ
してこれをプログラムコード解読器ODで解読し、−膜
制御命令OPSであれば、中央制御回路CUで所定の制
御を実行させて、その終了時にプログラム進行信号NE
を発生させる。、NEが発生するとゲート回路(6=オ
ン1−2で、加算器ADの出力をアドレスレジスタAC
に帰還する。この時ADの2つの入力には、ACの内容
と「1」とが与えられているのでAC+1→AC,即ち
ACを「1」カウントアツプさせる。
Before checking, debugging, or automatically running a program, first click the program button 7 key PCL.
The contents of the address register AC are set to the contents designated by the first step, and the program command is set as RO and outputted as 7. Then, this is decoded by the program code decoder OD, and if it is a film control command OPS, the central control circuit CU executes a predetermined control, and at the end of the process, a program progress signal NE is sent.
to occur. , when NE occurs, the gate circuit (6 = on 1-2, the output of adder AD is sent to address register AC
to return to. At this time, since the contents of AC and "1" are given to the two inputs of AD, AC+1→AC, that is, AC is counted up by "1".

それによってプログラムメモリの第2ステツプが選択さ
れるので、第2ステツプの内容がプログラムコード解読
器ODに入力され、ODより所定の制御信号が出、中央
制御回路CUで実行される。
As a result, the second step of the program memory is selected, so that the contents of the second step are input to the program code decoder OD, which outputs a predetermined control signal to be executed by the central control circuit CU.

このようにプログラム処理をしている過程で、休止命令
をプログラムコード解読器ODで解読した時、もしデバ
ッグキースイッチDKがオンされていると、アンドゲー
トG+がオンにたり、遅延回路DLに入力信号が与えら
れ、休止時間経過後DLの出力が出る。このDLの出力
信号にて、前述のゲート回路Oをオンして、プログラム
を進める。即ち、休止命令本来の動作が実行される。
In the process of program processing in this way, when a pause command is decoded by the program code decoder OD, if the debug key switch DK is turned on, the AND gate G+ is turned on and the signal is input to the delay circuit DL. A signal is given, and the DL output is output after the pause time has elapsed. The above-mentioned gate circuit O is turned on by the output signal of this DL to proceed with the program. That is, the original operation of the pause command is executed.

もし、デバ・ソゲキースイッチDKがオフと力っている
ならば、アントゲ−)G2がオンするので、一般の飛越
し命令5KIPが解読された時と同様に、オアゲートG
3の出力がすぐに出、これによってゲート回路■をオン
して、プログラムの次ステツプに進ませる。
If the deba soge key switch DK is turned off, the ant game) G2 is turned on, so the or gate G
The output of 3 is immediately output, which turns on the gate circuit 3 and allows the program to proceed to the next step.

以上のようにデバッグキースイッチDKの切換え操作に
よって、休止命令PAUSEに基き実行される演算処理
を、本来の休止処理とスキップ処理とに切換え制御でき
るので、デバッグ時には上記デバッグキースイッチDK
をオンとしておくことにより、休止命令を利用したプロ
グラムメモリグができるとともに、プログラム自動実行
時には、DKをオフとしておくことにより、休止命令が
読み出されてもスキップ動作が行われるだけであるので
、プログラム実行時間が長くなることもない。
As described above, by switching the debug key switch DK, the arithmetic processing executed based on the pause command PAUSE can be controlled to be switched between the original pause processing and skip processing.
By turning on the DK, you can memorize the program using the pause command, and when automatically executing the program, by turning off the DK, even if the pause command is read, the skip operation will only be performed. The program execution time does not become long.

しかし、この第1の実施例のように、すべての休止命令
が、スイッチDKの切換えによってスキップ命令と同等
のものとなる構成では、休止命令の本来の機能が損われ
るおそれがある。そこでこの問題を解決する手段として
休止命令とj〜てPAUSEI命令とPA US E 
n命令の2種を設け、PAUSE n命令は本来の休止
命令、PAUSE■命令はスイッチの切換えにより、休
止命令と飛越し命令とに切換え制御できる命令とするこ
とが考えられる。
However, in a configuration such as the first embodiment in which all pause instructions become equivalent to skip instructions by switching the switch DK, there is a risk that the original function of the pause instructions may be impaired. Therefore, as a means to solve this problem, a pause command, a PAUSEI command, and a PAUSEI command are used.
It is conceivable to provide two types of n instructions, the PAUSE n instruction being the original pause instruction, and the PAUSE ■ instruction being an instruction that can be switched between a pause instruction and a skip instruction by switching a switch.

このように構成した、第2の実施例を次に説明する。A second embodiment configured in this manner will be described next.

第2図は第2の実施例の構成を示すブロック図である。FIG. 2 is a block diagram showing the configuration of the second embodiment.

第1の実施例の構成に対応する部分には同一の符号を符
してその説明は省略する。
Components corresponding to the configuration of the first embodiment are denoted by the same reference numerals, and a description thereof will be omitted.

プログラムコード解読器ODで飛越し命令5KIPが解
読された時は、オアゲートG3に信号が力えられ、オア
ゲートG3の出力信号によってゲート回路■がオンとな
るのでスキップ処理が実行される1、また休止命令PA
USEIが解読された時はオアゲー)G4 を介して遅
延回路DLに入力信号が力えられ、所定時間後にDLの
出力信号が出、該信号によってゲート回路@がオンされ
るので休止処理が実行される。
When the program code decoder OD decodes the skip command 5KIP, a signal is applied to the OR gate G3, and the output signal of the OR gate G3 turns on the gate circuit ■, so the skip process is executed. Instruction PA
When the USEI is decoded, an input signal is applied to the delay circuit DL via G4, and after a predetermined time, an output signal from DL is output, and this signal turns on the gate circuit @, so that the pause process is executed. Ru.

次に休止命令P A U S E Ifが解読された時
について説明する。この時スイッチDKがオンとなって
いればアンドゲートG1がオンとなっており、アンドゲ
ートGlの出力信号がオアゲートG4を介して遅延回路
DLに力えられるので、休止処理が実行される。一方ス
イッチDKがオフであれば、アントゲ−)G2がオンと
なシ、アントゲ−)G2が出力信号を出力1〜、この信
号がオアゲー)Gaに与えられるのでスキップ処理が実
行される。
Next, a description will be given of when the pause command PAUSE If is decoded. At this time, if the switch DK is on, the AND gate G1 is on, and the output signal of the AND gate G1 is applied to the delay circuit DL via the OR gate G4, so that the pause process is executed. On the other hand, if the switch DK is off, the ant game) G2 is turned on, the ant game) G2 outputs the output signal 1~, and this signal is given to the or game) Ga, so that the skip process is executed.

プログラムのデバッグ時にのみ休止が必要なステップに
は休止命令PAUSEIIを、プログラム自動実行時に
も休止が必要なステップには休止命令PAUSEIを入
れておけばよい。
A pause instruction PAUSEII may be inserted in a step that requires a pause only when debugging a program, and a pause instruction PAUSEI may be inserted in a step that requires a pause even during automatic program execution.

以上に述べた実施例は、外部操作可能なスイッチDKの
切換え操作によって、休止命令を本来の休止命令として
も、飛越し命令としても使用できるようにしたものであ
るが、スイッチの切換え操作によって、休止命令を休止
命令とプリント命令とに切換え制御できるようにした実
施例も考えられる。
In the embodiment described above, the pause command can be used both as the original pause command and as a skip command by switching the externally operable switch DK. An embodiment may also be considered in which the pause command can be controlled to be switched between a pause command and a print command.

以上詳細に説明したように、本発明のプログラム付電卓
tけ、外部操作可能なスイッチング手段と、該スイッチ
ング手段の操作に応じて、プログラム記憶手段より読み
出された同一コード化信号の命令に基き実行される演算
処理を切換え制御する手段とを設けたことを特徴とする
ものであるから、プログラムされた同一の命令を、スイ
ッチ手段の切換えに応じて異なる命令として作用させる
ことができるので、従来例の説明の項で述べたような場
合に於て、いちいちプログラムされた命令を削除したり
、変更したりする等の操作が不要になる等、プログラム
付電卓の使用上の便利さを著しく増大させることができ
る。
As described above in detail, the programmable calculator of the present invention has an externally operable switching means and a command of the same coded signal read out from the program storage means in response to the operation of the switching means. Since the method is characterized by having a means for switching and controlling the arithmetic processing to be executed, the same programmed command can be made to act as a different command according to the switching of the switch means, which is different from the conventional method. In the case described in the example explanation section, it is no longer necessary to delete or change programmed commands one by one, which greatly increases the convenience of using a programmable calculator. can be done.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例の構成を示すブロック図
、第2図は本発明の第2の実施例の構成を示すブロック
図である。 符号 Kも);キーボード、EC:エンコーダ回路、P
RMニブログラムメモリ、WCニブログラムメモリPR
M書き込み制御回路、ACニアドレスレジスタ、AD:
加算器、ADCニアドレスデコーダ、■ゲート回路、o
Dニブログラムコード解読器、CU:中央制御回路、D
K:デバッグキースイソチ、G+ + G2 :アンド
ゲート、G3 、 G4ニオアゲート、DL:遅延回路
、NEニブログラム進行信号。 代理人 弁理士 福 士 愛 彦(他2名)手続補正書
(方式) 1.事件の表示 特願昭57−200863 2、発明の名称 プログラム付電子式卓上計算機 3、補正をする者 事件との関係   特許出願人 4、代 理 人 住 所  畢545犬阪市阿倍野区長池町22番22号
昭和58年3月29日 6、補正の対象 図面 7補正の内容 図面の浄書(内容に変更なし) 以上 340−
FIG. 1 is a block diagram showing the structure of a first embodiment of the invention, and FIG. 2 is a block diagram showing the structure of a second embodiment of the invention. (also code K); keyboard, EC: encoder circuit, P
RM Niprogram memory, WC Niprogram memory PR
M write control circuit, AC near address register, AD:
Adder, ADC near address decoder, ■Gate circuit, o
D Niprogram code decoder, CU: central control circuit, D
K: Debug key isochi, G+ + G2: AND gate, G3, G4 NOR gate, DL: Delay circuit, NE program progress signal. Agent Patent attorney Aihiko Fukushi (and 2 others) Procedural amendment (method) 1. Indication of the case Patent application No. 57-200863 2. Name of the invention: Electronic desktop calculator with program 3. Person making the amendment: Relationship with the case: Patent applicant 4: Agent Address: 22 Nagaike-cho, Abeno-ku, Inusaka-shi, 545 Taku No. 22, March 29, 1982, 6, Drawing subject to amendment 7 Contents of amendment: Engraving of the drawing (no change in content) Above 340-

Claims (1)

【特許請求の範囲】 1 数値情報、演算制御命令情報等を入力するだめの複
数のキーを有するキーボードと、上記キーボードのキー
の操作に基き、操作キーに対応したコード化信号を出力
するコード化信号出力手段と、 該コード化信号出力手段より出力される上記コード化信
号を順次記憶するプログラム記憶手段と、 プログラム進行信号に基き、上記プログラム記憶手段よ
り上記コード化信号を順次導出する導出手段と、 該導出されたコード化信号に対応する所定の演算処理を
実行する演算処理手段とを備えたプログラム付電子式卓
上割算機に於て、 外部操作可能なスイッチング手段と、該スイッング手段
の操作に応答して、上記プログラム記憶手段より導出さ
れた同一コード化信号に基き実行される演算処理を該コ
ード化信号に対1菖1.て設定されている複数の演算処
理の】つに設定制御する手段とを備え、 プログラム記憶手段に記憶されている同一コード化信号
に基ぐ演算処理を、外部操作可能なスイッチング手段の
操作によって切換え制御できるようにしたことを特徴と
するプログラム付電子式卓上計算機。
[Scope of Claims] 1. A keyboard having a plurality of keys for inputting numerical information, arithmetic control instruction information, etc., and encoding for outputting a coded signal corresponding to the operation key based on the operation of the keys of the keyboard. signal output means; program storage means for sequentially storing the coded signals output from the coded signal output means; and derivation means for sequentially deriving the coded signals from the program storage means based on a program progress signal. , an electronic desk divider with a program, comprising: arithmetic processing means for executing predetermined arithmetic processing corresponding to the derived coded signal; an externally operable switching means; and an operation of the switching means. In response to the coded signal, the arithmetic processing executed based on the same coded signal derived from the program storage means is performed on the coded signal. means for setting and controlling one of a plurality of arithmetic processes set in the program storage means, and the arithmetic processes based on the same coded signal stored in the program storage means are switched by operation of an externally operable switching means. An electronic desktop calculator with a program, which is characterized by being controllable.
JP20086382A 1982-11-15 1982-11-15 Electronic desk calculator with program Expired JPS6017143B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20086382A JPS6017143B2 (en) 1982-11-15 1982-11-15 Electronic desk calculator with program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20086382A JPS6017143B2 (en) 1982-11-15 1982-11-15 Electronic desk calculator with program

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP52092410A Division JPS6015988B2 (en) 1977-07-29 1977-07-29 Electronic desk calculator with program

Publications (2)

Publication Number Publication Date
JPS58149554A true JPS58149554A (en) 1983-09-05
JPS6017143B2 JPS6017143B2 (en) 1985-05-01

Family

ID=16431473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20086382A Expired JPS6017143B2 (en) 1982-11-15 1982-11-15 Electronic desk calculator with program

Country Status (1)

Country Link
JP (1) JPS6017143B2 (en)

Also Published As

Publication number Publication date
JPS6017143B2 (en) 1985-05-01

Similar Documents

Publication Publication Date Title
JPS605962B2 (en) Machine control equipment using asynchronous dual-function multiprocessors
GB1470180A (en) Calculator with key code association and display features
US4301511A (en) Programmable calculator with a device for controlling the reading of program data
US4037212A (en) Information processing system
JP2007128378A (en) Programming device for programmable controller
JPS58149554A (en) Electronic calculator with program
JPS627592B2 (en)
JPS6015988B2 (en) Electronic desk calculator with program
JPH02220102A (en) Sequence program editing system
JPS6338732B2 (en)
JPS6149209A (en) Program execution system of numerical controller
JPS5946002B2 (en) Processing method during power outage and power restoration in sequence control equipment
JPS63159905A (en) Forcible on/off system for input/output of programmable controller
JPS573151A (en) Test system for 1-chip microcomputer
JPS62263566A (en) Data eraser
JPS6217782B2 (en)
JPS5474338A (en) Information processor
JPH05128882A (en) Data processing device
JPH0695710A (en) Method for changing sequence program of programmable controller
JPS6113622B2 (en)
JPS58105302A (en) Illustrating programming device of programmable controller
JPS58225403A (en) Programmable controller
JPH06105433B2 (en) Chip for evaluation of micro computer
JPS5921068B2 (en) Program step calculation method
JPH0354607A (en) Program restarting system for automatic operation