JPS58225403A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPS58225403A
JPS58225403A JP10944382A JP10944382A JPS58225403A JP S58225403 A JPS58225403 A JP S58225403A JP 10944382 A JP10944382 A JP 10944382A JP 10944382 A JP10944382 A JP 10944382A JP S58225403 A JPS58225403 A JP S58225403A
Authority
JP
Japan
Prior art keywords
drum
counter
instruction
memory
user program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10944382A
Other languages
Japanese (ja)
Other versions
JPH0439083B2 (en
Inventor
Satoshi Yano
智 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP10944382A priority Critical patent/JPS58225403A/en
Priority to US06/507,003 priority patent/US4564898A/en
Priority to DE19833322845 priority patent/DE3322845A1/en
Publication of JPS58225403A publication Critical patent/JPS58225403A/en
Publication of JPH0439083B2 publication Critical patent/JPH0439083B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1159Image table, memory
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15048Microprocessor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To ensure the simple programming without having any redundant programming, by connecting the function of a drum type sequencer directly to the substance of the control contents of the sequencer by means of a programmable controller and therefore excluding an intermediate logic process. CONSTITUTION:In order to attain the function of a drum type sequencer, a start signal S, a signal U/D which designates the up/down counting of a counter, an advance signal CK and a reset signal R are used respectively in a drum counter instruction. The signals S, U/D, CK and then R are set successively as a load instruction LD, and then a drum counter instruction DRUM is set. Then a certain bit of a state memory 61 corresponding to an output number is set at ''1'' and ''0'' if the counter value is within and outside the range of upper/ lower limit value respectively corresponding to each drum output number of a set table when the instruction DRUM is executed.

Description

【発明の詳細な説明】 (1)発明の分野 この発明は、継電器ラダー図式で代表されるスキャニン
グ式のプログラマブル・コントローラに関し、特に、ド
ラム型シーケンサと同じ機能を簡単に実現できるように
したものに関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Field of the Invention The present invention relates to a scanning-type programmable controller represented by a relay ladder diagram, and particularly to one that can easily realize the same functions as a drum-type sequencer. .

(2)従来技術とその問題点 従来の継電器ラダー図式等の一般的なプログラマブル・
コントローラにおいて、ドラム型シーケンサ(回転でき
るドラムの周囲に動作する。しない、に対応したカムを
設け、このカムによってマイクロスイッチを作動させる
ようになっていて、歩進信号によってドラムが一定の回
転角度だけ進むにつれて次々に新しい動作信号が取出せ
る)と同じ制御機能を実現するには、周知のように、シ
フトレジスタ命令、ステッピングスイッチ命令。
(2) Conventional technology and its problems Conventional relay ladder diagrams and other general programmable
In the controller, a drum-type sequencer (a cam that operates or does not operate around a rotatable drum is installed), and this cam operates a microswitch, and a step signal causes the drum to rotate by a certain rotation angle. To achieve the same control function (new operation signals can be extracted one after another as the process progresses), shift register instructions and stepping switch instructions are known.

カウンタ命令とデータ比較命令の組合せ等を使ってプロ
グラミングすればよい。
Programming can be done using a combination of counter instructions and data comparison instructions.

ドラム型シーケンサの制御機能を実現するのに本来必要
なのは、ドラムの回転を制御する歩進信号の条件と、ド
ラムの周囲につける上記カムの位置の情報があればよい
。にも係わらず、従来のプログラマブル・コントローラ
にて上述した命令を用いてドラム型シーケンサの機能を
一実現しようとづる場合、非常に冗長なプログラムを組
まなければならず、プログラミングが面倒であるととも
に間違いやすいという問題がある。つまり、最終的な制
御lll能はそれほど複雑でないのに、専用の命令がな
いために、複雑な中間論理過程を含む冗長なプログラム
を組まなtノればならなかった。また、そのような中間
論理過程を含んでいるため、制御内容を一部変更するた
めにプログラムを手直しする際等に、プログラムの内容
が非常に読み取りにクク、従って変更もしづらく、ミス
も発生しやすかった。
What is essentially required to realize the control function of a drum-type sequencer is information on the conditions of the stepping signal that controls the rotation of the drum and the position of the cam attached to the periphery of the drum. Nevertheless, when trying to implement the functions of a drum-type sequencer using the above-mentioned instructions with a conventional programmable controller, it is necessary to create a very redundant program, which makes programming cumbersome and error-prone. The problem is that it is easy. In other words, although the final control function is not so complicated, the lack of dedicated instructions necessitates the creation of redundant programs that include complex intermediate logic processes. In addition, because it includes such intermediate logical processes, when revising the program to partially change the control contents, the program contents are very difficult to read and therefore difficult to change, and errors may occur. It was easy.

(3)発明の目的 この発明の目的は、ドラム型シーケンサの機能を、その
制御内容の本質に直結した形で、不必要な中間論理過程
を省いて極めて簡単にプログラミングできるようにした
プログラマブル・コントローラを提供することにある。
(3) Purpose of the Invention The purpose of the present invention is to provide a programmable controller in which the functions of a drum-type sequencer can be programmed extremely easily in a manner that is directly connected to the essence of its control content, eliminating unnecessary intermediate logic processes. Our goal is to provide the following.

(4)発明の構成と効果 上記の目的を達成するために、この発明は、ユーザプロ
グラムにて任意に制御可能なカウンタ手段と、ユーザプ
ログラムにて任意にビット単位で読出し可能な状態メモ
リと、この状態メモリの各ビットに対応付りられたエリ
アにそれぞれ数値範囲を示づ゛データが格納される設定
値テーブルと、この設定値テーブルに任意の数値範囲デ
ータを書込むための入力手段と、ユーザプログラム中の
上記カウンタ手段に関する命令が実行されたとき、当該
カウンタ手段の計数値と上記設定値テーブルの各数1a
範囲データとを順次比較し、上記計数値が設定された数
値範囲内か否かを判断する比較手段と、この比較手段の
判断結果に従って各数値範囲データに対応する上記状態
メモリの各ビットの論理を決定する状態更新手段とを設
【プたこ″とを特徴とする。
(4) Structure and Effects of the Invention In order to achieve the above object, the present invention includes a counter means that can be arbitrarily controlled by a user program, a state memory that can be arbitrarily read out bit by bit by the user program, a setting value table in which data indicating a numerical range is stored in areas associated with each bit of the state memory; and input means for writing arbitrary numerical range data into the setting value table; When an instruction related to the counter means in the user program is executed, the count value of the counter means and the number 1a of the set value table are calculated.
Comparing means for sequentially comparing the counted value with the range data to determine whether or not the counted value is within a set numerical range; and logic of each bit of the state memory corresponding to each numerical range data according to the determination result of the comparing means. The invention is characterized by a state update means for determining the state.

5、)ア。ッ5、ア7..つア、。−5,、よ□1よ、
  1ユーザプログラム中に上記カウンタ手段(ドラム
カウンタと称す)の制御条件を設定するととも工、上記
設定値テーブルに任意の数値範囲データを書込むことに
より、上記状態メモリの各ビットがドラムカウンタのn
1数動作に従って1゛′または0″に変化し、この各ビ
ットをユーザプログラムにて任意に使用することができ
る。
5.) A. 5.A7. .. Tsua. -5,, yo□1,
By setting the control conditions for the counter means (referred to as drum counter) in one user program and writing arbitrary numerical range data in the setting value table, each bit of the state memory can be set to n of the drum counter.
It changes to 1'' or 0'' according to the digit operation, and each bit can be used arbitrarily in the user program.

つまり、ドラム式シーケンサのドラムの歩進条件が上記
ドラムカウンタの歩進条件に対応し、またドラムの周囲
に設けるカムの位置が上記数値範囲データに対応するも
ので、このようにドラム型シーケンサとほとんど同じ単
純な論理でもってプログラミングができ、従来のような
面倒な中間論理過程を一部プログラムする必要がなくな
る。
In other words, the step condition of the drum of the drum type sequencer corresponds to the step condition of the drum counter mentioned above, and the position of the cam provided around the drum corresponds to the numerical range data mentioned above. Programming can be done using almost the same simple logic, and there is no need to program some of the troublesome intermediate logic processes required in the past.

また、設定値テーブルに格納する数値範囲データはニー
IFプログラムの一連のステップと1.1切り離され′
(いるので、ユーザプログラムの部分変更に際して上記
数値範囲データを誤って書換えたり、逆に数値範囲デー
タを書換えるときに誤ってユーザプログラムを破壊して
しまうようなことがなく、この点でもプログラミングが
非常に容易となる。
In addition, the numerical range data stored in the setting value table is separated from the series of steps in the knee IF program.
(This prevents you from accidentally rewriting the numerical range data mentioned above when changing a part of the user program, or accidentally destroying the user program when rewriting the numerical range data, and this also makes programming easier.) It becomes very easy.

(5)実施例の説明 第1図はこの発明を適用したプし1グラマプル・コント
ローラの全体の概略溝成を示すブロック図で−ある。こ
のプログラマブル・コントローラ番よ、全体の制御の中
框となるCPU1(中央処理ユニット)と、CPU 1
によって実行されるシステムプログラムを格納したシス
テムプログラムメモリ2と、CPtJlによって各種可
変データの一時格納エリアとして使われるワーキングメ
モ聯ノ3と、使用者が任意に設定したシーケンスlli
制御プログラムが格納されるユーザプログラムメモリ4
と、外部入力信号が与えられる入力インターフェースお
よび外部出力信号を送出する出力インターフェースを含
んだ入出力装置5と、入出力装置5に対1芯した入出力
データのバッファメモ1ノとなるエリアの他にいわゆる
内部リレーや補助1ル−等と呼Get’れるその他の回
路データを記憶づる入出カメモリ6と、CPU1に各種
の動作指令を与えたりユーザプログラムの作成入力やモ
ニタ4u令入力を(jなったり、その入力時の表示やモ
ニタ表示等がなされるプログラムコンソール7とを備え
てし)る。
(5) Description of Embodiments FIG. 1 is a block diagram showing the general structure of a one-gram pull controller to which the present invention is applied. This programmable controller number is CPU1 (Central Processing Unit), which is the center of overall control, and CPU1.
A system program memory 2 that stores system programs executed by CPtJl, a working memo memory 3 used by CPtJl as a temporary storage area for various variable data, and a sequence lli arbitrarily set by the user.
User program memory 4 in which control programs are stored
, an input/output device 5 including an input interface to which an external input signal is given and an output interface to send an external output signal, and an area serving as a buffer memory 1 for input/output data corresponding to one core for the input/output device 5. There is also an input/output memory 6 for storing other circuit data such as internal relays and auxiliary circuits, and an input/output memory 6 for giving various operation commands to the CPU 1, inputting user program creation, and inputting commands to the monitor 4u. The program console 7 is also provided with a program console 7 on which information is input, displayed on a monitor, etc.

なお、比較的小規模なプログラマブル・コントO−うで
は上記CPU 1 、システムプログラムメモリ2.ワ
ーキングメモリ3および入出カメモリ6がいわゆるワン
チップ・マイクロコンピュータで構成される。
Note that in a relatively small-scale programmable controller, the CPU 1, system program memory 2. Working memory 3 and input/output memory 6 are constructed of a so-called one-chip microcomputer.

周知のように、この種のプログラマブル・」ン]〜ロー
ラにおけるユーザプログラムの実行動作は、ユーザプロ
グラムメモリ4からユーザ命令を順次読出し、各ユーザ
命令に従って入出カメモリ6に格納されている入出力デ
ータ間の演算処理をし、かつその演算処理結果によって
指定の入出力データを更新することであり、またこのユ
ーザプログラムの実行と同期して入出力装置5に与えら
れる入力データを入出カメモリ6の所定エリアに書き込
むとともに(入力更新〉、入出カメモリ6の所定エリア
の出力データを入出力装置5に転送づる(出力更新)動
作が行なわれ、これにより人出ツノ装置5に与えられる
外部入力信号と入出力装置5から出力する外部出力信号
との関係において、ユーザプログラムにて指定されたシ
ーケンス状態が作り出される訳である。
As is well known, the execution operation of a user program in this type of programmable roller is to sequentially read out user commands from the user program memory 4 and transfer input/output data stored in the input/output memory 6 according to each user command. , and update designated input/output data based on the results of the calculation, and in synchronization with the execution of this user program, the input data given to the input/output device 5 is transferred to a predetermined area of the input/output memory 6. (input update), and transfers the output data of a predetermined area of the input/output memory 6 to the input/output device 5 (output update). In relation to the external output signal output from the device 5, a sequence state specified by the user program is created.

このユーザプログラムでの演算処理結果となるのは、入
出力装置5の入出力データだけではなく、いわゆる内部
リレーや補助リレーと呼ばれる入出カメモリ6あるいは
り−キングメモリ3に記憶するデータも含まれるのは周
知の通りである。また、メモリ3またはメモリ6を使用
していわゆるタイマ命令やカウンタ命令等の数値データ
を扱う処理が行なえるようになっているのも周知の通り
である。その他、シフトレジスタ命令やステッピングス
イッチ命令の処理を行なえるようになっている場合もあ
る。
The arithmetic processing results of this user program include not only the input/output data of the input/output device 5, but also the data stored in the input/output memory 6 or linking memory 3, which are so-called internal relays and auxiliary relays. As is well known. It is also well known that the memory 3 or the memory 6 can be used to perform processing that handles numerical data, such as so-called timer instructions and counter instructions. In some cases, it is also possible to process shift register instructions and stepping switch instructions.

次に、ドラム型シーケン1すと同じ制御機能を実現する
ための本発明の要部となるドラムカウンタ命令について
説明する。第2図(A)はドラムカウンタ命令の継電器
ラダー回路図上のシンボル表現を示している。また同図
(B)は同上ドラムカウンタ命令を1ワードずつの二一
モニツクで書き表わした表である。この実施例のドラム
カウンタ命令では、4種の入力信@S、U/D、OK、
Rが必要である。Sはドラムカウンタを動作させるスタ
ート信号である。U/Dはドラムカウンタをアップ動作
させるかダウン動作させるかを指定する信号である。G
Kはドラムカウンタの歩進信号である。Rはドラムカウ
ンタのリセット信号である。(B)に示すようにドラム
カウンタ命令を設定する場合、上記各入力条件信号S、
Ll/D、GK、Rをこの順番でロード命令(LD)と
して組み、その後にドラムカウンタ命令を表わ−nDR
UMを設定する。
Next, a description will be given of the drum counter command, which is the main part of the present invention for realizing the same control function as the drum type sequencer 1. FIG. 2A shows a symbolic representation of a drum counter command on a relay ladder circuit diagram. FIG. 2B is a table in which the drum counter commands are expressed in 21 monic words, one word at a time. The drum counter command of this embodiment uses four types of input signals @S, U/D, OK,
R is required. S is a start signal for operating the drum counter. U/D is a signal specifying whether the drum counter is to be operated up or down. G
K is a drum counter step signal. R is a drum counter reset signal. When setting the drum counter command as shown in (B), each of the above input condition signals S,
Set Ll/D, GK, and R in this order as a load instruction (LD), then display the drum counter instruction -nDR
Set up UM.

この発明のプログラマブル・コントローラは、上記”ド
ラムカウンタ命令を実行するために、ユーザプログラム
メモリ4中に第3図に示す設定テーブル41が割り当て
られているとともに、入出ノコメモリ6中に状態メモリ
61が割り当てられている。この実施例のドラムカウン
タ命令では、「1」から「10」までの10点のドラム
出力を備えており、設定テーブル41には、各ドラム出
力番号に対応し、任意の数値範囲データを設定するため
に上限値エリアと下限値エリアが割り当てられている。
In the programmable controller of the present invention, a setting table 41 shown in FIG. 3 is allocated in the user program memory 4 and a state memory 61 is allocated in the input/output saw memory 6 in order to execute the above-mentioned drum counter command. The drum counter instruction of this embodiment has 10 drum outputs from "1" to "10", and the setting table 41 has an arbitrary numerical range corresponding to each drum output number. An upper limit area and a lower limit area are allocated for setting data.

この設定テーブル41の上限値エリアおよび下限値エリ
アにはプログラムコンソール7を操作することによって
任意の数値を書き込むことができる。また状態メモリ6
1には各ドラム出力番号に対応し、それぞれ1ピツ1〜
のデータエリア81〜BIOが割り当てられている。
Arbitrary numerical values can be written in the upper limit area and lower limit area of the setting table 41 by operating the program console 7. Also state memory 6
1 corresponds to each drum output number, each with 1 pit 1~
Data areas 81 to BIO are allocated.

そして、上記ドラムカウンタ命令が実行に供されたとき
、次の処理がなされる。まず上記4種の入力信号に従っ
てドラムカウンタの計数値を制御する。次にその計数値
が各ドラム出力番号に対応して設定されている数値範囲
データの範囲内が範囲外かを1と較演算する。カウンタ
の計数値が設定された数値データの範囲内である場合、
対応する出力番号の状態メモリ61のある1ビツトを1
″にする。また計数値が設定された数値データの範囲外
である場合、対応する状態メモリ61のあるビットを“
0″にする。この状態メモリ61の各ビット81〜B1
0はユーザプログラムにて任意に読み出すことができ、
これをそのまま出力信号とすることもできるし、なんら
かの論理演算対象の信号とすることもできる。
Then, when the drum counter command is executed, the following processing is performed. First, the count value of the drum counter is controlled according to the above four types of input signals. Next, it is compared with 1 to determine whether the counted value is outside the range of the numerical range data set corresponding to each drum output number. If the count value of the counter is within the set numerical data range,
Set one bit of the state memory 61 of the corresponding output number to 1.
If the count value is outside the range of the set numerical data, a certain bit of the corresponding state memory 61 is set to “
0''. Each bit 81 to B1 of this state memory 61
0 can be read arbitrarily by the user program,
This can be used as an output signal as is, or it can be used as a signal to be subjected to some logical operation.

以上の処理内容を第4図と第5図のフローチャートに示
している。第4図はユーザプログラム実行ルーチンの概
略フローチャー1・である。まずユ・−ザブログラムメ
モリ4をアドレッシングするためのプログラムカウンタ
PCをクリアし、プログラムカウンタPCで示すところ
のユーザプログラムメモリ4の命令を読み出すくステッ
プ100゜101)。次に、読み出した命令がユーザプ
ログラムの最後に挿入されているEND命令か否かをチ
ェックしくステップ102)、次に読み出した命令がド
ラムカウンタ命令か否かをチェックしくステップ103
)、ドラムカウンタ命令であればステップ104でこれ
を実行し、その他の命令であればステップ105でこれ
を実行する。命令実行後ステップ106でプログラムカ
ウンタPCを歩進し、先のステップ101に戻り次の命
令を実行でる。ユーザプログラムの最後のEND命令が
読み出されると、ステップ102から107に進み、上
述した入出力更新動作を行ない、最初のステップ100
に戻る。
The above processing contents are shown in the flowcharts of FIGS. 4 and 5. FIG. 4 is a schematic flowchart 1 of the user program execution routine. First, the program counter PC for addressing the user program memory 4 is cleared, and the instructions in the user program memory 4 indicated by the program counter PC are read out (steps 100 and 101). Next, check whether the read instruction is an END instruction inserted at the end of the user program (step 102), and check whether the next read instruction is a drum counter instruction (step 103).
), if it is a drum counter command, it is executed in step 104, and if it is another command, it is executed in step 105. After executing the instruction, the program counter PC is incremented in step 106, and the process returns to step 101 to execute the next instruction. When the last END command of the user program is read, the process proceeds from step 102 to step 107, where the input/output update operation described above is performed, and the process returns to the first step 100.
Return to

第5図は上記ステップ104のドラムカウンタ命令の実
行ルーチンの詳細を示すフローチャー1〜である。これ
はDRUM命令がユーザプログラムメモリ4から読み出
されたときに実行される。DRLJ M命令以前の4命
令にて信号S、U/D、CK、Rの状態がスタックに読
み込まれているが、まずステップ200〜206では、
これら信号S、   ・U/D、CK、Rに従ってドラ
ムカウンタを制御する。つまり、リセット信号Rが供給
されていればカウンタをリセッ1−する。また、スター
ト信号SおよびりOツク信号GKが供給されている場合
、U/Dの信号状態に従ってカウンタをインクリメンj
−またはディクリメントする。次にドラム出力番号を指
定するためのレジスタCに1をセットし、まず最初の出
力番号「1」を指定す′る(ス゛テップ207)。次に
設定テーブル41からレジスタtの指定番号に対応する
数値範囲データを読み出し、   (そのデータと上記
カウンタのデータを比較して設定範囲内か否かを判断す
る(ステップ208)。
FIG. 5 is a flowchart 1 to 1 showing details of the drum counter command execution routine in step 104. This is executed when the DRUM instruction is read from user program memory 4. The states of the signals S, U/D, CK, and R are read into the stack in the four instructions before the DRLJ M instruction, but first, in steps 200 to 206,
The drum counter is controlled according to these signals S, ・U/D, CK, and R. That is, if the reset signal R is supplied, the counter is reset to 1-. Also, when the start signal S and the clock signal GK are supplied, the counter is incremented according to the signal state of U/D.
- or decrement. Next, 1 is set in register C for designating the drum output number, and the first output number "1" is designated (step 207). Next, the numerical range data corresponding to the designated number of the register t is read from the setting table 41, and the data is compared with the data of the counter to determine whether it is within the set range (step 208).

範囲内Cある場合ステップ209で状態メモリ61のビ
ットBtを1′′にし、範囲外である場合ステップ21
0で状態メモリ61のビットBtを1101+にする。
If C is within the range, set bit Bt of the state memory 61 to 1'' in step 209; if C is outside the range, step 21
0, the bit Bt of the state memory 61 is set to 1101+.

次にステップ211でレジスタCが最後の出力番号11
0」になっているか否かを判断し、rloJになってい
ない場合にはステップ212でレジスタどの内容を+1
し、先のステップ208に戻る。以上の処理を出ツノ番
号[10Jまで行ない、これでドラムカウンタ命令につ
いての処理を終了する。
Next, in step 211, register C is set to the last output number 11.
If it is not rloJ, in step 212, the contents of the register are set to +1.
Then, the process returns to step 208. The above processing is performed up to the output horn number [10J, and the processing for the drum counter command is thus completed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるプログラマブル・コ
ントローラのハードウェア構成の概略を示すブロック図
、第2図はドラムカウンタ命令の説明図、第3図は設定
テーブル41および状態メモリ61の説明図、第4図お
よび第5図は同上プログラマブル・コントローラのソフ
トウェア構成の概略を示すフローチャートである。 1・・・・・・CPU 2・・・・・・システムプログラムメモリ3・・・・・
・ワーキングメモリ 4・・・・・・ユーザプログラムメモリ5 ・・・ ・
・・ 入 出 ツノ 1侮 置6−・・・・・入出カメ
モリ 7・・・・・・プログラムコンソール 41・・・設定テーブル 61・・・状態メモリ 特許出願人 立石電機株式会社
FIG. 1 is a block diagram showing an outline of the hardware configuration of a programmable controller according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of a drum counter command, and FIG. 3 is an explanatory diagram of a setting table 41 and a state memory 61. , FIG. 4, and FIG. 5 are flowcharts showing an outline of the software configuration of the programmable controller. 1... CPU 2... System program memory 3...
・Working memory 4...User program memory 5...
...Input/output horn 1 Input/output memory 7...Program console 41...Setting table 61...Status memory Patent applicant Tateishi Electric Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] (1)ユーザプログラムにて任意に制御可能なカウンタ
手段と、ユーザプログラムにて任意にビット単位で読出
し可能な状態メモリと、この状態メモリの各ビットに対
応付けられたエリアにそれぞれ数値範囲を示すデータが
格納される設定値テーブルと、この設定値デープルに任
意の数値範囲データを書込むための入力手段と、ユーザ
プログラム中の上記カウンタ手段に関づる命令が実行さ
れたとき、当該カウンタ手段の露!数値と上記設定値テ
ーブルの各数値範囲データとを順次比較し、上記計数値
が設定された数値範囲内か否かを判断する比較手段と、
この比較手段の判断結果に従って各数値範囲データに対
応する上記状態メモリの各ビットの論理を決定する状態
更新手段とを有することを特徴とするプログラマブル・
コントローラ。
(1) Counter means that can be controlled arbitrarily by the user program, a state memory that can be read out in bits by the user program, and numerical ranges shown in areas associated with each bit of this state memory. A set value table in which data is stored, an input means for writing arbitrary numerical range data into this set value table, and a counter means when an instruction related to the counter means in the user program is executed. Dew! Comparison means for sequentially comparing the numerical value and each numerical range data of the set value table to determine whether or not the counted value is within the set numerical range;
and a state updating means for determining the logic of each bit of the state memory corresponding to each numerical range data according to the determination result of the comparison means.
controller.
JP10944382A 1982-06-25 1982-06-25 Programmable controller Granted JPS58225403A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10944382A JPS58225403A (en) 1982-06-25 1982-06-25 Programmable controller
US06/507,003 US4564898A (en) 1982-06-25 1983-06-23 Programmable controller having a drum type sequencer function subject to programming
DE19833322845 DE3322845A1 (en) 1982-06-25 1983-06-24 PROGRAMMABLE CONTROL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10944382A JPS58225403A (en) 1982-06-25 1982-06-25 Programmable controller

Publications (2)

Publication Number Publication Date
JPS58225403A true JPS58225403A (en) 1983-12-27
JPH0439083B2 JPH0439083B2 (en) 1992-06-26

Family

ID=14510368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10944382A Granted JPS58225403A (en) 1982-06-25 1982-06-25 Programmable controller

Country Status (1)

Country Link
JP (1) JPS58225403A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220005A (en) * 1985-03-25 1986-09-30 Mitsubishi Electric Corp Repeating device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54130777A (en) * 1978-03-31 1979-10-11 Toyoda Mach Works Ltd Sequential controller
JPS55135909A (en) * 1979-04-11 1980-10-23 Goro Tomita Non-contact rotary sequencer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54130777A (en) * 1978-03-31 1979-10-11 Toyoda Mach Works Ltd Sequential controller
JPS55135909A (en) * 1979-04-11 1980-10-23 Goro Tomita Non-contact rotary sequencer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220005A (en) * 1985-03-25 1986-09-30 Mitsubishi Electric Corp Repeating device

Also Published As

Publication number Publication date
JPH0439083B2 (en) 1992-06-26

Similar Documents

Publication Publication Date Title
JPS60262204A (en) Programmable controller
JPS63310004A (en) Programmable controller
JPS58225403A (en) Programmable controller
JPS5952303A (en) Programmable controller provided with forcible operating function of input and output data
JPS5975305A (en) Programable controller
JPS58178408A (en) Programmable controller having simulating function
JP3167245B2 (en) Programmable controller operating state monitoring device
JPH0542521Y2 (en)
JPS6348698A (en) Memory storage control device
JPS5828272Y2 (en) Computer debugging device
JP2731166B2 (en) Programmable controller
JPS5949609A (en) Programmable controller equipped with simulation performing function
JPS6217782B2 (en)
JPS59119413A (en) Programmable controller
JPH01244502A (en) Pc program display system
JP3384141B2 (en) Programmable controller and programmable controller maintenance device
JP2001046635A (en) Controller for game machine
JPS59220860A (en) Selecting system of operation procedure
JPH08328793A (en) Machine controller
JPH0377522B2 (en)
JPS6028013B2 (en) microprogram controller
JPH0330029A (en) Input/output simulation device of computer
JPS6113612B2 (en)
JPS6295603A (en) Programmable controller
JPS59106005A (en) Programmable controller