JPS60156225A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPS60156225A JPS60156225A JP59012237A JP1223784A JPS60156225A JP S60156225 A JPS60156225 A JP S60156225A JP 59012237 A JP59012237 A JP 59012237A JP 1223784 A JP1223784 A JP 1223784A JP S60156225 A JPS60156225 A JP S60156225A
- Authority
- JP
- Japan
- Prior art keywords
- power
- turned
- circuit
- relay
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は入力インピーダンスの小さい電気機器に給電
する電源回路に関するものである。
する電源回路に関するものである。
〔１背景技術〕
従来のこの種の電源回路は、第１図に示すように、交流
電源Ｅと負荷（電気機器）ＬＤとの闇に電源スイッチＳ
Ｗ工と突入電流制限用抵抗ＲＯｔｉＩ列回路を介挿接続
し、電源スイッチｓＷ工と突入電流制限用抵抗Ｒの直列
回路の負荷ＬＤ側よりリレー制御部ＣＲに給電し、この
制御部ＣＲによって開閉制御される常開型のリレー接点
ｒｙと突入電流制限用抵抗Ｒに並列に接続した構成であ
った。
電源Ｅと負荷（電気機器）ＬＤとの闇に電源スイッチＳ
Ｗ工と突入電流制限用抵抗ＲＯｔｉＩ列回路を介挿接続
し、電源スイッチｓＷ工と突入電流制限用抵抗Ｒの直列
回路の負荷ＬＤ側よりリレー制御部ＣＲに給電し、この
制御部ＣＲによって開閉制御される常開型のリレー接点
ｒｙと突入電流制限用抵抗Ｒに並列に接続した構成であ
った。
この電源回路は、第２図（んに示すように、時刻ｔ工で
電源スイッチＳＷ工をオンにすると、この時はまだリレ
ー接点ｒｙがオフであるので、交流電源Ｅから突入電流
制限用抵抗Ｒを通して負荷ＬＤへ給電され、電源スィッ
チＳｗｌのオン時よ〕リレー動作遅れ時間積。、たけ遅
れた時刻ｔ２で第２図（印に示すように、リレー接点ｒ
ｙがオンとなり、交流室ｆｉＥから突入電流制限用抵抗
Ｒを介さずにリレー接点ｒｙを通して負荷ＬＤに給電さ
れる。このときのリレー制御電圧ｖＡは第２図（Ｃ１に
示すように変化する。
電源スイッチＳＷ工をオンにすると、この時はまだリレ
ー接点ｒｙがオフであるので、交流電源Ｅから突入電流
制限用抵抗Ｒを通して負荷ＬＤへ給電され、電源スィッ
チＳｗｌのオン時よ〕リレー動作遅れ時間積。、たけ遅
れた時刻ｔ２で第２図（印に示すように、リレー接点ｒ
ｙがオンとなり、交流室ｆｉＥから突入電流制限用抵抗
Ｒを介さずにリレー接点ｒｙを通して負荷ＬＤに給電さ
れる。このときのリレー制御電圧ｖＡは第２図（Ｃ１に
示すように変化する。
その後の時刻ｔ３で電源スイッチＳＷ□をオフにすると
負荷ＬＤへの給電が停止する。この後リレー制御電圧ｖ
Ａが第２図（Ｏのように徐々に下降し、リレー制御部Ｃ
Ｒ同有の電源立下がり時間によるリレーオフ遅れ時間”
ｄＯＦＦ （リレー制御電圧ｖＡがリレー保持電圧ｖＲ
まで下降するまでの時間）とリレーがもつ固有の復帰時
間ｔ との和だけ遅れたＯＦＦ 時刻ｔ４でリレー接点ｒｙがオフとなる。
負荷ＬＤへの給電が停止する。この後リレー制御電圧ｖ
Ａが第２図（Ｏのように徐々に下降し、リレー制御部Ｃ
Ｒ同有の電源立下がり時間によるリレーオフ遅れ時間”
ｄＯＦＦ （リレー制御電圧ｖＡがリレー保持電圧ｖＲ
まで下降するまでの時間）とリレーがもつ固有の復帰時
間ｔ との和だけ遅れたＯＦＦ 時刻ｔ４でリレー接点ｒｙがオフとなる。
このように、この電源回路は、第３図（Ａｔに示す電源
スイッチＳＷ□のオンより第３図（Ｂｌに示すリレー接
点ｒｙがリレー動作遅れ時間籏。、だけ連れてオンとな
るため、このときに負荷ＬＤに流れ込む入力電流は例え
ば第３図（Ｃ１のようになり、突入電流制限用抵抗Ｒで
突入電流がレベＡ／Ｌユに制限され、電源投入時の突入
電流を少なく抑えることができる。
スイッチＳＷ□のオンより第３図（Ｂｌに示すリレー接
点ｒｙがリレー動作遅れ時間籏。、だけ連れてオンとな
るため、このときに負荷ＬＤに流れ込む入力電流は例え
ば第３図（Ｃ１のようになり、突入電流制限用抵抗Ｒで
突入電流がレベＡ／Ｌユに制限され、電源投入時の突入
電流を少なく抑えることができる。
しかしながら、交流電源Ｅの瞬時停電があった場合や電
源スィッチＳＷ□を瞬時的にオフにした場合などにおい
て、給電停止時間ｔＸが（’ｄＯＦＦ ”顎。ＦＦ ）
よシ短いものであり、かつ負荷電源の立上がりが速い場
合に、リレー接点ｒｙがオフとなる前に電源復帰が行わ
れ（突入電流制限が全く行われない）、常、源復帰後負
荷ＬＤに大きな突入電流（レベルＬ２）が流入し、負荷
ＬＤの電子部品を破壊したり、また電源スイッチＳ界工
の接点の摩耗を早めるという問題があった。
源スィッチＳＷ□を瞬時的にオフにした場合などにおい
て、給電停止時間ｔＸが（’ｄＯＦＦ ”顎。ＦＦ ）
よシ短いものであり、かつ負荷電源の立上がりが速い場
合に、リレー接点ｒｙがオフとなる前に電源復帰が行わ
れ（突入電流制限が全く行われない）、常、源復帰後負
荷ＬＤに大きな突入電流（レベルＬ２）が流入し、負荷
ＬＤの電子部品を破壊したり、また電源スイッチＳ界工
の接点の摩耗を早めるという問題があった。
この発明は電源瞬時オフ時においても突入電流を確実に
制限することができる電源回路を提供することを目的と
する。
制限することができる電源回路を提供することを目的と
する。
この発明の電源回路は、電源と、この電源と負荷との間
に介挿接続した電源スィッチおよび突入電流制限用抵抗
の直列回路と、この突入電流制限用抵抗に並列接続した
短絡スイッチと、前記電源スィッチの負荷側より給電さ
れ給電開始後一定時間経過して前Ｅ’ｔ４絡スイッチを
オフからオンに切換える制御部と、前記負荷への給電停
止全期出し Ｉて少くとも一定時間前記短絡スイッチを
強制的にオフにするように前記制御部に信号を与える瞬
時停電検出部とを備える構成にしたことを特徴とする。
に介挿接続した電源スィッチおよび突入電流制限用抵抗
の直列回路と、この突入電流制限用抵抗に並列接続した
短絡スイッチと、前記電源スィッチの負荷側より給電さ
れ給電開始後一定時間経過して前Ｅ’ｔ４絡スイッチを
オフからオンに切換える制御部と、前記負荷への給電停
止全期出し Ｉて少くとも一定時間前記短絡スイッチを
強制的にオフにするように前記制御部に信号を与える瞬
時停電検出部とを備える構成にしたことを特徴とする。
この発明の一実施例を第４図および第５図に基づいて説
明する。この電源回路は、第４図に示すように、交流電
源Ｅｔｃ電源スイッチＳＷ工および突入電流制限用抵抗
Ｒの直列回路を介して負荷ＬＤを接続し、電源スイッチ
Ｓ界工および突入電流制限用抵抗Ｒの直列回路の負荷Ｌ
Ｄ側よりリレー制御部ＣＴおよび瞬時停電検出部ＤＴに
給電し、リレー制御部ＣＴによってオンオフ制御される
常閉型のリレー接点ｒｙを突入電流制限用抵抗Ｒに並列
接続し、瞬時停電検出部ＤＴによってリレー制御部ＣＴ
を制御するようにしている。
明する。この電源回路は、第４図に示すように、交流電
源Ｅｔｃ電源スイッチＳＷ工および突入電流制限用抵抗
Ｒの直列回路を介して負荷ＬＤを接続し、電源スイッチ
Ｓ界工および突入電流制限用抵抗Ｒの直列回路の負荷Ｌ
Ｄ側よりリレー制御部ＣＴおよび瞬時停電検出部ＤＴに
給電し、リレー制御部ＣＴによってオンオフ制御される
常閉型のリレー接点ｒｙを突入電流制限用抵抗Ｒに並列
接続し、瞬時停電検出部ＤＴによってリレー制御部ＣＴ
を制御するようにしている。
この場合、リレー制御部ＣＴは、交流電源Ｅの投入後捷
たけ瞬時停電回復後一定時間（負荷ＬＤへの入力電流が
安定するのに必要な時間）遅れて常閉型のリレー接点ｒ
ｙをオンにして突入電流を制限するようになっている。
たけ瞬時停電回復後一定時間（負荷ＬＤへの入力電流が
安定するのに必要な時間）遅れて常閉型のリレー接点ｒ
ｙをオンにして突入電流を制限するようになっている。
また、瞬時停電検出回路ＤＴは、交流電源Ｅの瞬時停電
（電源スィッチＳＷ□の瞬時オフも含む）を検出してリ
レー制御部ＣＴＫ信号を与えることによりリレー接点ｒ
ｙｉ電源オフ後一定時間ｔだけ強制的にＯＦＦにさせる
ようになっている。この時間ｔは、瞬時停電発生後リレ
ー制御部ＣＴが動作できなくなるまでの時間ｔに設定し
ている。
（電源スィッチＳＷ□の瞬時オフも含む）を検出してリ
レー制御部ＣＴＫ信号を与えることによりリレー接点ｒ
ｙｉ電源オフ後一定時間ｔだけ強制的にＯＦＦにさせる
ようになっている。この時間ｔは、瞬時停電発生後リレ
ー制御部ＣＴが動作できなくなるまでの時間ｔに設定し
ている。
第。５図は第４図の回路におけるリレー制御部ＣＴと瞬
時停電検出部ＤＴの具体回路図を示している。
時停電検出部ＤＴの具体回路図を示している。
第５図において、ＴＲはトランス、ＤＢは全波整流器、
Ｃ□、Ｃ２はコンデンサ、Ｒ工〜Ｒ６は抵抗、ｚＤはツ
ェナーダイオード、ＯＰは比較器、Ｄｌはダイオード、
Ｑはトランジスタ、ＲＹはリレーである。
Ｃ□、Ｃ２はコンデンサ、Ｒ工〜Ｒ６は抵抗、ｚＤはツ
ェナーダイオード、ＯＰは比較器、Ｄｌはダイオード、
Ｑはトランジスタ、ＲＹはリレーである。
つぎに、この回路の動作を説明する。電源投入されると
、トランスＴＲおよび全波整流器ＤＢを通Ｌ−Ｃコンデ
ンサＣ工が充電され、このコンデンサＣ，７５Ｅ比較器
ＯＰおよびリレーＲＹの駆動電源となる。コンデンサＣ
工の充電が進んでその電圧Ｖ。、かに対し、 となると、比較器ＯＰの出力が低レベルから高しベルに
ｆ化してトランジスタＱがオンとなり、リレーＲＹが励
磁されてリレー接点ｒｙがオフからオンに切換わる。ま
た、電源遮断されると、電圧ｖｏ工が徐々に降下し、 となったときに比較器ＯＰの出力が毘レベルから低レベ
ルに変化してトランジスタＱがオフとなり、リレーＲＹ
の励磁が停止し、リレー接点ｒｙがオフとなる。なお、
上記動作はコンデンサＣ２，ダイオードＤ１．抵抗Ｒ４
，Ｒ５よりなる瞬時停電検出部ＤＴがない場合のリレー
制御部ＣＴのみの動作である。
、トランスＴＲおよび全波整流器ＤＢを通Ｌ−Ｃコンデ
ンサＣ工が充電され、このコンデンサＣ，７５Ｅ比較器
ＯＰおよびリレーＲＹの駆動電源となる。コンデンサＣ
工の充電が進んでその電圧Ｖ。、かに対し、 となると、比較器ＯＰの出力が低レベルから高しベルに
ｆ化してトランジスタＱがオンとなり、リレーＲＹが励
磁されてリレー接点ｒｙがオフからオンに切換わる。ま
た、電源遮断されると、電圧ｖｏ工が徐々に降下し、 となったときに比較器ＯＰの出力が毘レベルから低レベ
ルに変化してトランジスタＱがオフとなり、リレーＲＹ
の励磁が停止し、リレー接点ｒｙがオフとなる。なお、
上記動作はコンデンサＣ２，ダイオードＤ１．抵抗Ｒ４
，Ｒ５よりなる瞬時停電検出部ＤＴがない場合のリレー
制御部ＣＴのみの動作である。
上記コンデンサＣ２゜ダイオードＤ１． 抵ａＲ，，Ｒ
。
。
よりなる瞬時停電検出部ＤＴが接続され、かつ抵抗Ｒ５
の値を大キく、かつ抵抗Ｒ４の値およびコンデンサＣ２
の容量を小さく設定しているとすると、Ａ点の電位−は
、電源オン時にゆるやかに上昇し、電源オフ後Ｖ２Ｄ＜
ｖＡとなるまでの期間（負荷ＬＤへΩ入力電流が安定す
るまでの期間）トランジスタＱがオンとはならず、した
がってリレーＲＹも励磁されず、リレー接点ｒｙがオフ
となっているので、負荷ＬＤへの入力電流は突入電流制
限用抵抗Ｒｅ通して流れ、電源オン時の突入電流は十分
抑制される。その後、コンデンサＣ３の充電が進み、ｖ
２Ｄ＜ｖＡトなると、トランジスタＱがオンとなってリ
レーＲＹが励磁され、リレー接点ｒｙがオンとなシ、負
荷ＬＤへの入力電流がリレー接点ｒｙを通して流れるこ
とになる。
の値を大キく、かつ抵抗Ｒ４の値およびコンデンサＣ２
の容量を小さく設定しているとすると、Ａ点の電位−は
、電源オン時にゆるやかに上昇し、電源オフ後Ｖ２Ｄ＜
ｖＡとなるまでの期間（負荷ＬＤへΩ入力電流が安定す
るまでの期間）トランジスタＱがオンとはならず、した
がってリレーＲＹも励磁されず、リレー接点ｒｙがオフ
となっているので、負荷ＬＤへの入力電流は突入電流制
限用抵抗Ｒｅ通して流れ、電源オン時の突入電流は十分
抑制される。その後、コンデンサＣ３の充電が進み、ｖ
２Ｄ＜ｖＡトなると、トランジスタＱがオンとなってリ
レーＲＹが励磁され、リレー接点ｒｙがオンとなシ、負
荷ＬＤへの入力電流がリレー接点ｒｙを通して流れるこ
とになる。
一方、電源オフとなると、コンデンサＣ２の電荷が急激
に放電され、電圧−が急激に降下し、電源オフ後ただち
にトランジスタＱがオフとなってリレーＲＹの励磁が停
止し、リレー接点ｒｙが強制的にオフとなる。
に放電され、電圧−が急激に降下し、電源オフ後ただち
にトランジスタＱがオフとなってリレーＲＹの励磁が停
止し、リレー接点ｒｙが強制的にオフとなる。
このように構成した結果、交流電電Ｅの瞬時停電や電源
スイッチＳＷ工の瞬時オフによる電源瞬時オフがあって
も、電源オフ後ただちにリレー接点ｒｙがオフとなり、
電源回復後一定時間経過して □リレー接点ｒｙがオン
となるため、負荷ＬＤへ流れ込む突入電流を確寮に抑制
することができる。
スイッチＳＷ工の瞬時オフによる電源瞬時オフがあって
も、電源オフ後ただちにリレー接点ｒｙがオフとなり、
電源回復後一定時間経過して □リレー接点ｒｙがオン
となるため、負荷ＬＤへ流れ込む突入電流を確寮に抑制
することができる。
その結果、負荷ＬＤの電子部品の破壊や電源スィッチＳ
Ｗ□の接点消耗を少くできる。
Ｗ□の接点消耗を少くできる。
なお、上記実施例では機械式のリレーＲＹおよびリレー
接点ｒｙを用いたが、これに代えて半導体スイッチを用
いてもよい。また、電源オフの検出は電源電圧の変動に
よって検出したが、電源スイッチＳＷ工に連動する補助
スイッチによって検出するようにしてもよい。
接点ｒｙを用いたが、これに代えて半導体スイッチを用
いてもよい。また、電源オフの検出は電源電圧の変動に
よって検出したが、電源スイッチＳＷ工に連動する補助
スイッチによって検出するようにしてもよい。
この発明の他の実施例ｆ：第６図および第７図に基づい
て説明する。この電源回路は、第６図に示すように第５
図におけるコンデンサＣ２ｅ抵抗Ｒ４゜Ｒ５に代えて、
瞬時停電検出回路Ｂおよび信号保持回路Ｃを用いたもの
である。瞬時停電検出回路Ｂは電源電圧の変動により電
源瞬時オフを検出するか、または電源スイッチＳＷ工の
オンオフによって電源瞬時オフを検出するようになって
いる。信号保持回路Ｃは瞬時停電検出回路Ｂからの瞬時
停電検出信号を受けてそれを時間ｔだけ保持するもので
、例えば単安定マルチバイブレータで構成される。１ つぎに、この回路の動作を説明する。電龜投入すると、
トランスＴＲおよび全波整流器ＤＢを通してコンデンサ
Ｃ工が充電され、 となったときに、比較器ＯＰの出力が高レベルとなって
トランジスタＱがオンとなり、リレーＲＹが励磁されて
リレー接点ｒｙがオンとなる。この場合、電源投入後リ
レー接点ｒｙがオンとなるまでの時間が負荷ＬＤへの入
力電流が安定するまでの時間より長くなるように回路の
時定数を設定する。このように構成すると、電源投入直
後はリレー接点ｒｙがオフで入力電流が突入電流制限用
抵抗Ｒ全通して流れ、入力電流が安定するとリレー接点
ｒｙを通して入力電流が流れることになり、電源投入時
の突入電流を低減することができる。
て説明する。この電源回路は、第６図に示すように第５
図におけるコンデンサＣ２ｅ抵抗Ｒ４゜Ｒ５に代えて、
瞬時停電検出回路Ｂおよび信号保持回路Ｃを用いたもの
である。瞬時停電検出回路Ｂは電源電圧の変動により電
源瞬時オフを検出するか、または電源スイッチＳＷ工の
オンオフによって電源瞬時オフを検出するようになって
いる。信号保持回路Ｃは瞬時停電検出回路Ｂからの瞬時
停電検出信号を受けてそれを時間ｔだけ保持するもので
、例えば単安定マルチバイブレータで構成される。１ つぎに、この回路の動作を説明する。電龜投入すると、
トランスＴＲおよび全波整流器ＤＢを通してコンデンサ
Ｃ工が充電され、 となったときに、比較器ＯＰの出力が高レベルとなって
トランジスタＱがオンとなり、リレーＲＹが励磁されて
リレー接点ｒｙがオンとなる。この場合、電源投入後リ
レー接点ｒｙがオンとなるまでの時間が負荷ＬＤへの入
力電流が安定するまでの時間より長くなるように回路の
時定数を設定する。このように構成すると、電源投入直
後はリレー接点ｒｙがオフで入力電流が突入電流制限用
抵抗Ｒ全通して流れ、入力電流が安定するとリレー接点
ｒｙを通して入力電流が流れることになり、電源投入時
の突入電流を低減することができる。
なお、比較器ＯＰの出力が高レベルとなる時期はコンデ
ンサＣよの電圧Ｖ。、がリレーＲＹの動作電圧Ｖ□を越
える時期より遅れるように設定している。
ンサＣよの電圧Ｖ。、がリレーＲＹの動作電圧Ｖ□を越
える時期より遅れるように設定している。
つぎに、電源の瞬時オフが生じた場合について説明する
。電源の瞬時オフが生じると、瞬時停電検出回路Ｂがそ
れを検出して信号保持回路Ｃに伝える。信号保持回路Ｃ
はそれを受けて、電源がある限）時間ｔだけトランジス
タＱのベースを強制的に低レベルとしてトランジスタＱ
を強制遮断し、リレーＲＹの励磁を停止してリレー接点
ｒｙをオフにする。
。電源の瞬時オフが生じると、瞬時停電検出回路Ｂがそ
れを検出して信号保持回路Ｃに伝える。信号保持回路Ｃ
はそれを受けて、電源がある限）時間ｔだけトランジス
タＱのベースを強制的に低レベルとしてトランジスタＱ
を強制遮断し、リレーＲＹの励磁を停止してリレー接点
ｒｙをオフにする。
今、瞬時停電時間をｔｙとすると、ｔｉｔｙのときは、
電源復帰時は明らかにリレー接点ｒｙがオフとなってお
り、突入電流は低減される。
電源復帰時は明らかにリレー接点ｒｙがオフとなってお
り、突入電流は低減される。
１＝１のときは、電源復帰時はリレー接点ｒｙに入力電
流は安定しており、突入電流は低減できる。
流は安定しており、突入電流は低減できる。
すなわち、強制的にリレー接点ｒｙをオフにする時間ｔ
を電源オフ後電圧Ｖ。、が信号保持回路Ｃが動作可能下
限電圧まで低下するに必要な時間とすることにより、電
源の瞬時的なオン−オフ−オン潮止じても突入電流が確
実に低減される。
を電源オフ後電圧Ｖ。、が信号保持回路Ｃが動作可能下
限電圧まで低下するに必要な時間とすることにより、電
源の瞬時的なオン−オフ−オン潮止じても突入電流が確
実に低減される。
第７図は瞬時停電時間ｔｙとリレー接点ｒｙの遮断時間
ｔとが等しいときのタイムチャートを示している。同図
（Ｎは電源スイッチＳＷ工のオンオフ状態を示し、同図
（ＢｌはコンデンサＣ工の電圧Ｖ。、（制御部電源）を
示し、同図（Ｃ１はリレー接点ｒｙのオンオフ状態を示
している。
ｔとが等しいときのタイムチャートを示している。同図
（Ｎは電源スイッチＳＷ工のオンオフ状態を示し、同図
（ＢｌはコンデンサＣ工の電圧Ｖ。、（制御部電源）を
示し、同図（Ｃ１はリレー接点ｒｙのオンオフ状態を示
している。
図において、時刻ｔ、でｉｆ投入すると、電圧Ｖ。ｌ（
時刻ｔ２）、リレー接点ｒｙがオンとなる。その後、時
刻ｔ３で瞬時停電が起こると、電圧Ｖ。ｌが徐々に低下
し、動作可能下限電圧ｖ３による時刻ｔ４までの時間ｔ
の開信号保持回路Ｃがリレー接点ｒｙを強制的にオフに
する。時刻ｔ４で電源が回復するとなる。この場合に、
時間１５−１４が負荷ＬＤへの入力電流が安定するのに
必要な時間より長くなる “ように電圧Ｖ。□の上昇時
定数を定めている。
時刻ｔ２）、リレー接点ｒｙがオンとなる。その後、時
刻ｔ３で瞬時停電が起こると、電圧Ｖ。ｌが徐々に低下
し、動作可能下限電圧ｖ３による時刻ｔ４までの時間ｔ
の開信号保持回路Ｃがリレー接点ｒｙを強制的にオフに
する。時刻ｔ４で電源が回復するとなる。この場合に、
時間１５−１４が負荷ＬＤへの入力電流が安定するのに
必要な時間より長くなる “ように電圧Ｖ。□の上昇時
定数を定めている。
このように、電源投入時および電源瞬時オフ時に突入電
流を確実に低減することができるので、電子部品の破壊
や電源スイッチｓｗ工の接点消耗を防止することができ
る。
流を確実に低減することができるので、電子部品の破壊
や電源スイッチｓｗ工の接点消耗を防止することができ
る。
この発明の電源回路によれば、電源投入時および電源瞬
時オフ時に突入電流を確実に低減することができ、電子
部品の破壊や電源スィッチの接点消耗を防止できる。
時オフ時に突入電流を確実に低減することができ、電子
部品の破壊や電源スィッチの接点消耗を防止できる。
第１図は従来の電源回路のブロック図、第２図および第
３図はその動作説明のための波形図、第４図社この発明
の一実施例のブロック肉、第５図はその具体回路１図、
第６図はこの発明の他の実施例の回路図、第７図はその
動作説明のための波形図である。 Ｅ−・・交流電源、ｓＷ工・・・電源スィッチ、Ｒ・・
・突入電流制限用抵抗、ｒｙ・・・リレー接点、ＣＴ・
・・リレー制御部、ＤＴ、・・瞬時停電検出部 第１図 第６図 第７図
３図はその動作説明のための波形図、第４図社この発明
の一実施例のブロック肉、第５図はその具体回路１図、
第６図はこの発明の他の実施例の回路図、第７図はその
動作説明のための波形図である。 Ｅ−・・交流電源、ｓＷ工・・・電源スィッチ、Ｒ・・
・突入電流制限用抵抗、ｒｙ・・・リレー接点、ＣＴ・
・・リレー制御部、ＤＴ、・・瞬時停電検出部 第１図 第６図 第７図
Claims (1)
- 電源と、この電源の負荷との間に介挿接続した電源スィ
ッチおよび突入電流制限用抵抗の直列回路と、この突入
電流制限用抵抗に並列接続した短絡スイッチと、前記電
源スィッチの負荷□側より給電され給電開始後一定時間
経過して前記短絡スイッチをオフからオンに切換える制
御部と、前記負荷への給電停止を検出して少くとも一定
時間前記短絡スイッチを強制的にオフにするように前記
制御部に信号を与える瞬時停電検出部とを備えた電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59012237A JPS60156225A (ja) | 1984-01-25 | 1984-01-25 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59012237A JPS60156225A (ja) | 1984-01-25 | 1984-01-25 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60156225A true JPS60156225A (ja) | 1985-08-16 |
| JPH036728B2 JPH036728B2 (ja) | 1991-01-30 |
Family
ID=11799759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59012237A Granted JPS60156225A (ja) | 1984-01-25 | 1984-01-25 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60156225A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990010333A1 (en) * | 1989-03-02 | 1990-09-07 | Fanuc Ltd | Device for preventing inrush current from flowing into electric apparatus |
| JP2009159400A (ja) * | 2007-12-27 | 2009-07-16 | Aiphone Co Ltd | インターホン装置 |
| WO2016157443A1 (ja) * | 2015-03-31 | 2016-10-06 | 三菱電機株式会社 | 冷凍サイクル装置 |
| JP2020113886A (ja) * | 2019-01-10 | 2020-07-27 | パナソニックＩｐマネジメント株式会社 | 送信装置、受信装置、伝送システム及び伝送方法 |
-
1984
- 1984-01-25 JP JP59012237A patent/JPS60156225A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990010333A1 (en) * | 1989-03-02 | 1990-09-07 | Fanuc Ltd | Device for preventing inrush current from flowing into electric apparatus |
| JP2009159400A (ja) * | 2007-12-27 | 2009-07-16 | Aiphone Co Ltd | インターホン装置 |
| WO2016157443A1 (ja) * | 2015-03-31 | 2016-10-06 | 三菱電機株式会社 | 冷凍サイクル装置 |
| JPWO2016157443A1 (ja) * | 2015-03-31 | 2017-10-12 | 三菱電機株式会社 | 冷凍サイクル装置 |
| US10418915B2 (en) | 2015-03-31 | 2019-09-17 | Mitsubishi Electric Corporation | Refrigeration cycle apparatus |
| JP2020113886A (ja) * | 2019-01-10 | 2020-07-27 | パナソニックＩｐマネジメント株式会社 | 送信装置、受信装置、伝送システム及び伝送方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036728B2 (ja) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637980A (en) | Battery charging/discharging switching control protective circuit | |
| US6356468B1 (en) | Arrangement for limiting starting current in a power supply | |
| US3643405A (en) | Circuit arrangement for automatic control of the voltage of an electrical filter | |
| JPS60156225A (ja) | 電源回路 | |
| US3376488A (en) | Single-cycle self-regulating battery charger | |
| JP2558114B2 (ja) | 電源瞬断検出装置 | |
| JPS60183945A (ja) | バツクアツプ回路 | |
| JP2680581B2 (ja) | 電源装置 | |
| JPH0639439Y2 (ja) | 直流安定化電源の停電警報回路 | |
| JPH0564436A (ja) | 高圧電源装置 | |
| JPS63209467A (ja) | スイツチング電源 | |
| JPS62152372A (ja) | 電源装置 | |
| JPS6377383A (ja) | 起動回路 | |
| JPH0312031Y2 (ja) | ||
| JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
| JPH0351876Y2 (ja) | ||
| JP2522437Y2 (ja) | 突入電流防止回路 | |
| JPS6139823A (ja) | 突入電流防止回路 | |
| JPS589573A (ja) | 整流回路 | |
| JPS63254632A (ja) | 電磁接触器のコイル励磁回路 | |
| KR930003748Y1 (ko) | 스위칭 모드전력 공급장치(smps)용 단락 모드 회복시간 단축 장치 | |
| JP2865411B2 (ja) | 放電灯点灯装置 | |
| JPS58144529A (ja) | 突入電流抑制回路 | |
| SU1480009A2 (ru) | Устройство дл токовой защиты нагрузки | |
| JPH0145153Y2 (ja) |