JPS60154642A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60154642A JPS60154642A JP1001484A JP1001484A JPS60154642A JP S60154642 A JPS60154642 A JP S60154642A JP 1001484 A JP1001484 A JP 1001484A JP 1001484 A JP1001484 A JP 1001484A JP S60154642 A JPS60154642 A JP S60154642A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- alloy
- electrode
- semiconductor device
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に係り、特にバンブ電極を利用し
たフリップチップ方式のフェイスダウンボンディング構
造の半導体装置に適用して有効な技術に関するものであ
る。
たフリップチップ方式のフェイスダウンボンディング構
造の半導体装置に適用して有効な技術に関するものであ
る。
バンブ電極を利用したフリップチップ方式のフェイスダ
ウンボンティング構造の半導体装置は。
ウンボンティング構造の半導体装置は。
第１図に示すように、半導体チップ１と基板２にそれぞ
れバンブ電極３を形成し、この両者のバンブ電極３をフ
ェイスボンディングにより電気的に接続したものである
（たとえば、］−業調査会発行ｒＩＣ化実装技術」Ｐ８
１〜）。
れバンブ電極３を形成し、この両者のバンブ電極３をフ
ェイスボンディングにより電気的に接続したものである
（たとえば、］−業調査会発行ｒＩＣ化実装技術」Ｐ８
１〜）。
前記バンブ電極３として適しているとされるものの条件
は。
は。
（１）フエイ、スダウンボンデイング時に半導体チップ
等に高温な熱を与えないようにするためしこ、融点が低
いものであること、 （２）半導体チップ１と基板２の熱膨張係数が異なるこ
とによりバンブ電極３に応力がかかり電気的接続不良に
ならないようにするために、前記応力を吸収できるだけ
の軟性を有すること、（３）半導体チップ１で熱を発生
するが、これを外部に放熱するために、熱伝導性がＪ：
いこと、（４）電気電導性がよいこと、 そこで、前記バンブ電極３として通常半田バンブ電極が
前記条件を満足するものとして用いられている。しかし
ながら、この半Ｆｌｌバンプ電極は、その中に釦（ｐｂ
）の同位元素である Ｐｂ等が分離できない形で存在し
ているため、前記゛１″、導体装置は半ＩＤバンブ電極
接合部（以下、単に＞１を田接合部という）はアルファ
（α）線放出源となる。
等に高温な熱を与えないようにするためしこ、融点が低
いものであること、 （２）半導体チップ１と基板２の熱膨張係数が異なるこ
とによりバンブ電極３に応力がかかり電気的接続不良に
ならないようにするために、前記応力を吸収できるだけ
の軟性を有すること、（３）半導体チップ１で熱を発生
するが、これを外部に放熱するために、熱伝導性がＪ：
いこと、（４）電気電導性がよいこと、 そこで、前記バンブ電極３として通常半田バンブ電極が
前記条件を満足するものとして用いられている。しかし
ながら、この半Ｆｌｌバンプ電極は、その中に釦（ｐｂ
）の同位元素である Ｐｂ等が分離できない形で存在し
ているため、前記゛１″、導体装置は半ＩＤバンブ電極
接合部（以下、単に＞１を田接合部という）はアルファ
（α）線放出源となる。
このために、前記半田接合部のα線放出を考慮して半導
体装置の活性領域近傍に半田接合部を配置できない。こ
れにより、半導体素子の配置に制限が生じるため、前記
半田接合部の高寿命、低い熱抵抗、耐α線強度等の確保
が困難となっている。
体装置の活性領域近傍に半田接合部を配置できない。こ
れにより、半導体素子の配置に制限が生じるため、前記
半田接合部の高寿命、低い熱抵抗、耐α線強度等の確保
が困難となっている。
〔発明の目的〕
本発明の目的は、バンブ電極を利用したフリップチップ
方式のフェイスダウンボンディング構造の半導体装置に
おいて、バンブ電極接合部がらα線が放出しないように
することができる技術手段を提供することにある。
方式のフェイスダウンボンディング構造の半導体装置に
おいて、バンブ電極接合部がらα線が放出しないように
することができる技術手段を提供することにある。
本発明の前記ならびにその他のｌ」的と新規な特徴は、
本明細書の記述及び添（＝Ｊ図面によって明らかになる
であろう。
本明細書の記述及び添（＝Ｊ図面によって明らかになる
であろう。
本願においで開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、前記ハンプ電極を半田以外の半［１１と物性
が似ている金属、例えば、金−錫（Δｕ−Ｓｎ）合金、
金−シリコン（Ａｕ−８ｉ）合金、金−ゲルマニラ７Ｎ
（Ａ ｕ−Ｇｅ） 合金で形成することにより、バンブ
電極接合部からα線が放出しないようにしたものである
。
が似ている金属、例えば、金−錫（Δｕ−Ｓｎ）合金、
金−シリコン（Ａｕ−８ｉ）合金、金−ゲルマニラ７Ｎ
（Ａ ｕ−Ｇｅ） 合金で形成することにより、バンブ
電極接合部からα線が放出しないようにしたものである
。
本実施例Ｉは、前記バンブ電極の材料に金８０重凧％と
錫２０重紙％の成分からなる金−錫合金を使用したもの
である。
錫２０重紙％の成分からなる金−錫合金を使用したもの
である。
〔実施例ＩＩ ）
本実施例１１は、前記バンブ電極の材料に金９７重凧％
とシリコン３重量％の成分からなる金−シリコン合金を
使用したものである。
とシリコン３重量％の成分からなる金−シリコン合金を
使用したものである。
〔実施例１１■〕
本実施例■は、前記バンブ電極の材料に金８８重量％と
ゲルマニラ４１２重量％の成分からなる金−ゲルマニウ
ム合金を使用したものである。
ゲルマニラ４１２重量％の成分からなる金−ゲルマニウ
ム合金を使用したものである。
前記実施例！、ＩＩ、ＩＩＩの金−錫合金、金−シリコ
ン合金及び金−ゲルマニウム合金と従来の鉛６３重量％
、釦９５重景％の半田を比較した実験結果を表１に示す
。
ン合金及び金−ゲルマニウム合金と従来の鉛６３重量％
、釦９５重景％の半田を比較した実験結果を表１に示す
。
表１
前記実施例Ｉ、ＩＩ、ＩＩＩの各バンブ電極の材料は、
Ｐｂ９５重量％の半田とろう材としての各特性において
大差がないことが表１から理解できるであろう。
Ｐｂ９５重量％の半田とろう材としての各特性において
大差がないことが表１から理解できるであろう。
クリープ現象は、第１図において、半導体チップ１の発
熱によりバンブ電極３に生じた応力を、バンブ電極３が
変形することによって吸収することである。前記実施例
１．ＩＩ、Ｉｌｌの各バンブ電極の材料は、この点にお
いて、半１１］バンブ電極より優れている。半ｒＦＪバ
ンブ電極の大きな問題であった熱サイクルによるハンプ
電極の破断を防止できる。
熱によりバンブ電極３に生じた応力を、バンブ電極３が
変形することによって吸収することである。前記実施例
１．ＩＩ、Ｉｌｌの各バンブ電極の材料は、この点にお
いて、半１１］バンブ電極より優れている。半ｒＦＪバ
ンブ電極の大きな問題であった熱サイクルによるハンプ
電極の破断を防止できる。
また、熟伝導度は前記実施例１．！１．Ｉｌｌが優れて
いる。
いる。
融点はＰｂ９５重量％の半田と比較すると大差ない。半
導体チップ１内に形成されたＰ Ｎ接合の拡散深さが極
めて浅い場合でも、融点が４００ ’Ｃ以下であればデ
バイスへの影響はない。融点を小さくするために、材料
組成を実施例のようにするのが望ましい。各合金が共晶
状態となり、最も融点が下がるからである。
導体チップ１内に形成されたＰ Ｎ接合の拡散深さが極
めて浅い場合でも、融点が４００ ’Ｃ以下であればデ
バイスへの影響はない。融点を小さくするために、材料
組成を実施例のようにするのが望ましい。各合金が共晶
状態となり、最も融点が下がるからである。
以上説明したように、（１）前記金−別合金。
金−シリコン合金及び金−ゲルマニウム台金は。
それぞれα線を放出しないろう材として使用できる。
（２）前記（１）のろう材をバンブ電極に使用すること
により、半導体装置の寿命、信頼性等を向」ニさせるこ
とができる。
により、半導体装置の寿命、信頼性等を向」ニさせるこ
とができる。
以ト、本発明を実施例に基づいて具体的に説明したが、
本発明は前記実施例に限定されることなく、その要旨を
逸脱しない範囲において種々変更可能であることは言う
までもない。例えば、前記各ろう材の成分比率は釦−錫
合金と物性が近似しているものであれば、どのような成
分比率であってもよいことは言うまでもない。
本発明は前記実施例に限定されることなく、その要旨を
逸脱しない範囲において種々変更可能であることは言う
までもない。例えば、前記各ろう材の成分比率は釦−錫
合金と物性が近似しているものであれば、どのような成
分比率であってもよいことは言うまでもない。
以−にの説明では主として、本発明をその背景となった
利用分野である半導体装置のバンブ電極形成技術に適用
した場合について説明したが、それに限定されるもので
はなく、例えば、配線基板におけるα線を障害とするｆ
ｆｌ極形酸形成技術に適用できる。本発明は、少なくと
もα線を障害とする装置に使用するろう材には適用でき
る。
利用分野である半導体装置のバンブ電極形成技術に適用
した場合について説明したが、それに限定されるもので
はなく、例えば、配線基板におけるα線を障害とするｆ
ｆｌ極形酸形成技術に適用できる。本発明は、少なくと
もα線を障害とする装置に使用するろう材には適用でき
る。
第１図は、従来のバンブ電極を利用したフリップチップ
方式のフェイスダウンボンディング構造の半導体装置の
問題点を説明するための要部概略図である。 図中、■・・・半導体チップ、２・・・基板、３・・・
バンブ電極。 第１頁の続き ０発 明 者 関 正 俊 小平市上水本町発センタ内
方式のフェイスダウンボンディング構造の半導体装置の
問題点を説明するための要部概略図である。 図中、■・・・半導体チップ、２・・・基板、３・・・
バンブ電極。 第１頁の続き ０発 明 者 関 正 俊 小平市上水本町発センタ内
Claims (1)
- 【特許請求の範囲】 １、バンブ電極を利用したフリップチップ方式のフェイ
スダウンボンディング構造の半導体装置において、前記
バンブ電極を鉛−錫合金以外の鉛−錫合金と物性が似て
いる金属で形成したことを特徴とする半導体装置。 ２、前記バンブ電極を金−錫合金で形成したことを特徴
とする特許請求の範囲第１項記載の半導体装置。 ３、前記バンブ電極を金−シリコン合金で形成したこと
を特徴とする特許請求の範囲第１項記載の半導体装置。 ４、前記バンブ電極を金−ゲルマニウム合金で形成した
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001484A JPS60154642A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001484A JPS60154642A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60154642A true JPS60154642A (ja) | 1985-08-14 |
Family
ID=11738535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1001484A Pending JPS60154642A (ja) | 1984-01-25 | 1984-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60154642A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04283951A (ja) * | 1991-03-13 | 1992-10-08 | Nec Corp | 半導体装置 |
| JP2020088292A (ja) * | 2018-11-29 | 2020-06-04 | キヤノン株式会社 | 半導体装置の製造方法および半導体装置 |
-
1984
- 1984-01-25 JP JP1001484A patent/JPS60154642A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04283951A (ja) * | 1991-03-13 | 1992-10-08 | Nec Corp | 半導体装置 |
| JP2730304B2 (ja) * | 1991-03-13 | 1998-03-25 | 日本電気株式会社 | 半導体装置 |
| JP2020088292A (ja) * | 2018-11-29 | 2020-06-04 | キヤノン株式会社 | 半導体装置の製造方法および半導体装置 |
| CN111243947A (zh) * | 2018-11-29 | 2020-06-05 | 佳能株式会社 | 半导体设备的制造方法及半导体设备 |
| US11769754B2 (en) | 2018-11-29 | 2023-09-26 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor apparatus and semiconductor apparatus |
| CN111243947B (zh) * | 2018-11-29 | 2024-04-02 | 佳能株式会社 | 半导体设备的制造方法及半导体设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3601432B2 (ja) | 半導体装置 | |
| JPS62194652A (ja) | 半導体装置 | |
| JP2001284525A (ja) | 半導体チップおよび半導体装置 | |
| JP2008042041A (ja) | 半導体装置 | |
| US5777385A (en) | Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips | |
| JPS62249429A (ja) | 半導体装置 | |
| US3241011A (en) | Silicon bonding technology | |
| JPS60154642A (ja) | 半導体装置 | |
| US3480842A (en) | Semiconductor structure disc having pn junction with improved heat and electrical conductivity at outer layer | |
| JPH0357251A (ja) | 半導体装置 | |
| JP3097383B2 (ja) | パワー半導体装置 | |
| JP2003046036A (ja) | 半導体装置 | |
| JPS63293931A (ja) | 半導体装置およびその製造方法 | |
| JP3055960B2 (ja) | 半導体装置の製造方法 | |
| JPS6057945A (ja) | 半導体装置 | |
| WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN219269207U (zh) | 一种焊点高度可控触点阵列封装结构 | |
| JP2785917B2 (ja) | 半導体チップモジュール | |
| JPS5951741B2 (ja) | 樹脂封止形半導体装置 | |
| JPS59172757A (ja) | 半導体装置 | |
| JPS59117251A (ja) | 半導体装置 | |
| US3806776A (en) | Improvement for connecting a two terminal electronical device to a case | |
| JPS6233336Y2 (ja) | ||
| JPH05235098A (ja) | フリップチップ実装方法 | |
| JPS62109351A (ja) | 半導体装置 |