JPS60150656A - 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム - Google Patents
半導体装置の製造方法およびそれに使用されるリ−ドフレ−ムInfo
- Publication number
- JPS60150656A JPS60150656A JP59006099A JP609984A JPS60150656A JP S60150656 A JPS60150656 A JP S60150656A JP 59006099 A JP59006099 A JP 59006099A JP 609984 A JP609984 A JP 609984A JP S60150656 A JPS60150656 A JP S60150656A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead frame
- lead
- palladium
- sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の背景と目的］
本発明は半導体装置の製造方法およびそれに使用される
リードフレームに関する。
リードフレームに関する。
■Ｃ等半導体装置を組立てる際に使用されるリードフレ
ームは、一般にベレッ１−状の半導体素子を固着づるダ
イボンド部、Ａｕ、Ｍ等の細線により前記半導体素子と
電気的に接続されるインナーリード部、およびアウター
リード部から構成される。ダイボンド部およびインナー
リード部は、それぞれ高温半田付性を確保するためにＡ
ｕ 、 Ａｇ等の貴金属めっきが施されるが、最近はボ
ンディング技術の向上によりこのような貴金属めっきが
省略可能となる傾向にある。
ームは、一般にベレッ１−状の半導体素子を固着づるダ
イボンド部、Ａｕ、Ｍ等の細線により前記半導体素子と
電気的に接続されるインナーリード部、およびアウター
リード部から構成される。ダイボンド部およびインナー
リード部は、それぞれ高温半田付性を確保するためにＡ
ｕ 、 Ａｇ等の貴金属めっきが施されるが、最近はボ
ンディング技術の向上によりこのような貴金属めっきが
省略可能となる傾向にある。
このようなリードフレームを用いて半導体装置を組立て
る場合、まず半導体素子をダイボンド部に固着し、つい
でＡｔｌ、Ａｊ！等の細線により前記半導体素子Ｊ３よ
びインナーリード部をそれぞれワイヤボンディングし、
これら半導体素子およびインナーリード部分を樹脂モー
ルドにより封止して半導体装置を完成さゼる。このあと
、樹脂モールド部分からはみ出たアウターリード部に半
田めっきすることが従来行なわれる。これはアウターリ
ード部が最終的にプリント基板等の穴に挿入後半田付番
プされるときの半田付性を確保するために必要だからで
ある。
る場合、まず半導体素子をダイボンド部に固着し、つい
でＡｔｌ、Ａｊ！等の細線により前記半導体素子Ｊ３よ
びインナーリード部をそれぞれワイヤボンディングし、
これら半導体素子およびインナーリード部分を樹脂モー
ルドにより封止して半導体装置を完成さゼる。このあと
、樹脂モールド部分からはみ出たアウターリード部に半
田めっきすることが従来行なわれる。これはアウターリ
ード部が最終的にプリント基板等の穴に挿入後半田付番
プされるときの半田付性を確保するために必要だからで
ある。
ところで、この半田めっきであるが、従来完成された半
導体装置に半田めっきを行なうために、どうしても半導
体装置たる製品を薬品であるめっき液に触れさせたり、
高温に加熱さμたりＪることによる製品の信頼性の但干
をぬぐい切れないでいる。また、半ｌ」めっぎ液および
それから発生ヅるガスが、アウターリード部を仏って樹
脂モールド内部に侵入Ｊるという問題がある。ガスによ
る侵入は容易に避けることのできない問題である。
導体装置に半田めっきを行なうために、どうしても半導
体装置たる製品を薬品であるめっき液に触れさせたり、
高温に加熱さμたりＪることによる製品の信頼性の但干
をぬぐい切れないでいる。また、半ｌ」めっぎ液および
それから発生ヅるガスが、アウターリード部を仏って樹
脂モールド内部に侵入Ｊるという問題がある。ガスによ
る侵入は容易に避けることのできない問題である。
そこでこの問題を解決するために、予めリードル−ムの
アウターリード部に半田めっきを７７１！ｉりことが考
えられる。
アウターリード部に半田めっきを７７１！ｉりことが考
えられる。
しかし出願人の検討によれば、この方法は半Ｉ］］めっ
ぎが溶融半田めっきの場合はもちろん電気半田めっきの
場合であってもめっき液噴射方式の採用によるめっきの
高速化ができないために、同じリードフレームのダイボ
ンド部やインナーリード部への△Ｕ、八ｇへのめっきの
場合（めっき液噴射方式を採用）と比較すると、めっき
速度が著しく理いという問題がある。このため、この方
法は一見右利ｆｚように思えるが、リードフレーム全体
としてはめっきの高速化ができないためにリードフレー
ムの製造効率、ひいては半導体装置の生産性を従来より
も著しく悪くし、工業的かつ経済的でないという問題が
ある。
ぎが溶融半田めっきの場合はもちろん電気半田めっきの
場合であってもめっき液噴射方式の採用によるめっきの
高速化ができないために、同じリードフレームのダイボ
ンド部やインナーリード部への△Ｕ、八ｇへのめっきの
場合（めっき液噴射方式を採用）と比較すると、めっき
速度が著しく理いという問題がある。このため、この方
法は一見右利ｆｚように思えるが、リードフレーム全体
としてはめっきの高速化ができないためにリードフレー
ムの製造効率、ひいては半導体装置の生産性を従来より
も著しく悪くし、工業的かつ経済的でないという問題が
ある。
本発明はパラジウムめっきが半田付性に優れ、しかもめ
っき液＋１ＪＩ射方式の採用により高速化が可ｔＷであ
ることに看目し、それならば予めアウターリード部のめ
っきを半田めっきに代えてパラジウムめっきを採用すれ
ば、リードフレームおよび半導体装置の製造を著しく効
率的に行なうことがでさるとの考えにもとづくものであ
る。この場合銀めっきもパラジウムめっき同様に考える
ことができるが、パラジウムめっきは銀めっきのように
Ｎ１あるいはＮ１合金等の下地めっきを必ずしも必要と
しないので、下地めっきが省略可能であるという点で右
利であり、マイグレーションに対する信頼性も高い。こ
のように予めリードフレームのアウターリード部に半田
付性に優れためっきを施ず方式では、完成品にめっきす
るのでないがらめっき液およびめっきガスの樹脂モール
ド内への侵入を閉止できることはもちろんである。
っき液＋１ＪＩ射方式の採用により高速化が可ｔＷであ
ることに看目し、それならば予めアウターリード部のめ
っきを半田めっきに代えてパラジウムめっきを採用すれ
ば、リードフレームおよび半導体装置の製造を著しく効
率的に行なうことがでさるとの考えにもとづくものであ
る。この場合銀めっきもパラジウムめっき同様に考える
ことができるが、パラジウムめっきは銀めっきのように
Ｎ１あるいはＮ１合金等の下地めっきを必ずしも必要と
しないので、下地めっきが省略可能であるという点で右
利であり、マイグレーションに対する信頼性も高い。こ
のように予めリードフレームのアウターリード部に半田
付性に優れためっきを施ず方式では、完成品にめっきす
るのでないがらめっき液およびめっきガスの樹脂モール
ド内への侵入を閉止できることはもちろんである。
アウターリード部で実際にめっきが必要な個所はプリン
ト基板等の穴への挿入部であり、したがってこの挿入部
付近にのみパラジウムめっきを部分的に設けることは経
済的にイｊ利である。
ト基板等の穴への挿入部であり、したがってこの挿入部
付近にのみパラジウムめっきを部分的に設けることは経
済的にイｊ利である。
［実施例］
第３図は本発明による１４Ｐ（ビン）ＩＣリードフレー
ムの一例を示す。銅合金あるいは４２１０イ（Ｆｅ−７
１２％Ｎ１合金）製のリードフレーム１は、図示しない
プレスにＪζり図のようなパターンに打抜かれ、これに
よりダイボンド部２、インナーリード部３およびアウタ
ーリード部を形成Ｊる。黒く塗りつぶして示した５、６
はイれぞれインナーリード部２とアウターリード部４に
施された３μのパラジウムめっきである。パラジウムめ
っき５．６いずれもめっき液噴射方式により行なわれた
高速のスポットめっきであり、これらは同一めっきライ
ン上で平行あるいは別々に行なうことかできる。
ムの一例を示す。銅合金あるいは４２１０イ（Ｆｅ−７
１２％Ｎ１合金）製のリードフレーム１は、図示しない
プレスにＪζり図のようなパターンに打抜かれ、これに
よりダイボンド部２、インナーリード部３およびアウタ
ーリード部を形成Ｊる。黒く塗りつぶして示した５、６
はイれぞれインナーリード部２とアウターリード部４に
施された３μのパラジウムめっきである。パラジウムめ
っき５．６いずれもめっき液噴射方式により行なわれた
高速のスポットめっきであり、これらは同一めっきライ
ン上で平行あるいは別々に行なうことかできる。
なお、本実施例ではダイボンド部２へは何もめつきして
いない。
いない。
また、最近はボンディング技術の向上によりインナーリ
ード部３へのめっさｂ省略覆る場合があるが、銅合金あ
るいは４２７０イ考の上へは直接のワイヤボンディング
は回動であることに鑑み、本実施例ではインナーリード
部３へはパラジウムめっぎ５を設【ノた。インナーリー
ド部３へはパラジウムめっき５に代えて銀めっきを施す
ことも可能であるが、その場合はＮｉあるいはＮｉ合金
等の］・地めっきが必要である。
ード部３へのめっさｂ省略覆る場合があるが、銅合金あ
るいは４２７０イ考の上へは直接のワイヤボンディング
は回動であることに鑑み、本実施例ではインナーリード
部３へはパラジウムめっぎ５を設【ノた。インナーリー
ド部３へはパラジウムめっき５に代えて銀めっきを施す
ことも可能であるが、その場合はＮｉあるいはＮｉ合金
等の］・地めっきが必要である。
第４図は上記リードフレームを用いて組立てられた半導
体装置を示す。この半導体装置は、半導体素子７をリー
ドフレーム１のダイボンド部２に固着し、Ａ（Ｊ、Ａｌ
＠の細線８により前記半導体素子７とインナーリード部
３をそれぞれワイヤボンディングし、これら接合部を樹
脂モールド９により封止して完成したものである。アウ
ターリード部４は通常樹脂モールドの後で折り曲げられ
、その先端部分は使用時プリント基板１０等の穴１１に
挿入されて半田付される。本実施例ではアウターリード
部４の先端部分にのみパラジウムめっき６を設けたため
に貴金属であるパラジウムの節約になり、経済的である
。
体装置を示す。この半導体装置は、半導体素子７をリー
ドフレーム１のダイボンド部２に固着し、Ａ（Ｊ、Ａｌ
＠の細線８により前記半導体素子７とインナーリード部
３をそれぞれワイヤボンディングし、これら接合部を樹
脂モールド９により封止して完成したものである。アウ
ターリード部４は通常樹脂モールドの後で折り曲げられ
、その先端部分は使用時プリント基板１０等の穴１１に
挿入されて半田付される。本実施例ではアウターリード
部４の先端部分にのみパラジウムめっき６を設けたため
に貴金属であるパラジウムの節約になり、経済的である
。
つぎに第１図および第２図にＪ、り上記リードフレーム
１のパラジウムめつき方法、特にアウターリード部４の
パラジウムめっきｌｊ法を説明りる。
１のパラジウムめつき方法、特にアウターリード部４の
パラジウムめっきｌｊ法を説明りる。
すなわち、パラジウムめつぎは、リードフレーム１のア
ウターリード部４に相当りる部分が聞Ｌ１１２されたマ
スク１３を用いて行なわれる。
ウターリード部４に相当りる部分が聞Ｌ１１２されたマ
スク１３を用いて行なわれる。
このマスク１３はリードフレームどの接触面を軟質ゴム
１４張りしたものである。１５うはめつき液噴射方向を
示し、めっき液はマスク１３の間口１２を通してアウタ
ーリード部に噴射される。
１４張りしたものである。１５うはめつき液噴射方向を
示し、めっき液はマスク１３の間口１２を通してアウタ
ーリード部に噴射される。
この状態を第２図により詳しくみると、リードフレーム
１に対しＣは前記マスク１３ど共に同様の間口部分１６
をイ１するスポンヂ１７が配置され、ざらにイの後３に
バックプレート１８が配置される。このようにスポンヂ
１７を配置ａツれぽリードフレームの裏面にまで容易に
めっきをすることができる。なお、パラジウムの目付を
減らり危味でかかる裏面のパラジウムめっきを省略づる
ことも差し支えない。１９はめつき液の流出口を示す。
１に対しＣは前記マスク１３ど共に同様の間口部分１６
をイ１するスポンヂ１７が配置され、ざらにイの後３に
バックプレート１８が配置される。このようにスポンヂ
１７を配置ａツれぽリードフレームの裏面にまで容易に
めっきをすることができる。なお、パラジウムの目付を
減らり危味でかかる裏面のパラジウムめっきを省略づる
ことも差し支えない。１９はめつき液の流出口を示す。
ここでリードフレーム１を陰極とし、陽極（白金Ｍ）２
０との間に電流を通じると、所定のパラジウムめっきが
行なわれる。めっき液の流速は、例えばパラジウムめっ
きのＨさが０．５μであれば３ｍ／秒の速さにすること
ができ、これにより高電流密度をもって高速めっきを行
なうことができる。
０との間に電流を通じると、所定のパラジウムめっきが
行なわれる。めっき液の流速は、例えばパラジウムめっ
きのＨさが０．５μであれば３ｍ／秒の速さにすること
ができ、これにより高電流密度をもって高速めっきを行
なうことができる。
液の組成は、例えばＫＰａ （ＣＮ）２１０ｇ／Ｊ、Ｋ
ＣＮｏ、２ｆｊ／Ｉｔ、クエン酸１０ｔｊ／Ｊ、リン酸
０．５ｙ／Ｊからなるものであり、その浴温は７０℃で
ある。
ＣＮｏ、２ｆｊ／Ｉｔ、クエン酸１０ｔｊ／Ｊ、リン酸
０．５ｙ／Ｊからなるものであり、その浴温は７０℃で
ある。
次表は同一構造の半導体装置において、完成品に半田め
っきした場合（従来例）と上記のように予めリードフレ
ームにパラジウムめっきした場合（実施例）のそれぞれ
コスト比較をしたものである１、なおこの場合インナー
リード部におけるパラジウムめっきなどの共通項はいず
れも比較の対象から除外した。また、半田（す性の点か
ら１０μ半田めっきが０．５μＰａめっきに相当すると
し、さらに従来例における半田式は省略した。
っきした場合（従来例）と上記のように予めリードフレ
ームにパラジウムめっきした場合（実施例）のそれぞれ
コスト比較をしたものである１、なおこの場合インナー
リード部におけるパラジウムめっきなどの共通項はいず
れも比較の対象から除外した。また、半田（す性の点か
ら１０μ半田めっきが０．５μＰａめっきに相当すると
し、さらに従来例における半田式は省略した。
［発明の効果１
以上のように本発明によれば、予めアウターリード部に
パラジウムめっきを施したリードフレームを用いること
により、予め当該部分に半ぽ」めっきを７７１ｉｉ−！
ｌｌ会合比較してリードフレームの製造および半導体装
置の製造を君しく効率的かっ安４１１ｉに行なうことが
できる。また、完成品後に」−記アウターリード部に手
口」めっきを施づ場合の従来法と比較してみても、本発
明のｈが半導体装置の製）責が輻しく効率的であり、半
導体装置の１６１価低減にきわめて大きな効果がある。
パラジウムめっきを施したリードフレームを用いること
により、予め当該部分に半ぽ」めっきを７７１ｉｉ−！
ｌｌ会合比較してリードフレームの製造および半導体装
置の製造を君しく効率的かっ安４１１ｉに行なうことが
できる。また、完成品後に」−記アウターリード部に手
口」めっきを施づ場合の従来法と比較してみても、本発
明のｈが半導体装置の製）責が輻しく効率的であり、半
導体装置の１６１価低減にきわめて大きな効果がある。
また、かかる従来法は完成品後に１で田めっさを施す関
係から樹脂モールド内へのめっき液、めっきガスの侵入
により製品の信頼性の紙上の問題があるが、本発明によ
れば予め）７ウタ一リード部に半田イ」性に必要なパラ
ジウムめっきが施されくいるためにこのような問題を解
消し、製品の信ｉｆｉ ＋！１を高めることかでかる。
係から樹脂モールド内へのめっき液、めっきガスの侵入
により製品の信頼性の紙上の問題があるが、本発明によ
れば予め）７ウタ一リード部に半田イ」性に必要なパラ
ジウムめっきが施されくいるためにこのような問題を解
消し、製品の信ｉｆｉ ＋！１を高めることかでかる。
第１図はリードフレームｌ＼のめつき状況説明図、第２
図は同要部詳細図、第３図はアウターリード部にパラジ
ウムめっきを施したリードフレームを示η本発明の詳細
な説明図、第４図は前記リードフレームを使用した半導
体装置の組立て説明図である。 １：リードフレーム、２：ダイボンド部、３：インナー
リード部、４：アウターリード部、５．６：パラジウム
めっき、７：半導体素子、８：細線、９：樹脂し一ルド
、１０ニブリン１一基板。
図は同要部詳細図、第３図はアウターリード部にパラジ
ウムめっきを施したリードフレームを示η本発明の詳細
な説明図、第４図は前記リードフレームを使用した半導
体装置の組立て説明図である。 １：リードフレーム、２：ダイボンド部、３：インナー
リード部、４：アウターリード部、５．６：パラジウム
めっき、７：半導体素子、８：細線、９：樹脂し一ルド
、１０ニブリン１一基板。
Claims (1)
- （１）予めアウターリード部にパラジウムめっぎを施し
てなるリードフレームを用い、ダイボンディングおよび
ワイＡ７ボンデイング後前記アウターリード部を残して
樹脂モールドづることを特徴とする半導体装置の製造方
法。 （′２Ｊ アウターリード部に部分的にパラジウムめっ
きを施してなることを特徴どジーをリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59006099A JPS60150656A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59006099A JPS60150656A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150656A true JPS60150656A (ja) | 1985-08-08 |
Family
ID=11629054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59006099A Pending JPS60150656A (ja) | 1984-01-17 | 1984-01-17 | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150656A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435057A (ja) * | 1990-05-31 | 1992-02-05 | Mitsui High Tec Inc | リードフレームの製造方法 |
| JPH04130451U (ja) * | 1991-05-20 | 1992-11-30 | 富士通株式会社 | 電子デバイス用接続端子 |
-
1984
- 1984-01-17 JP JP59006099A patent/JPS60150656A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435057A (ja) * | 1990-05-31 | 1992-02-05 | Mitsui High Tec Inc | リードフレームの製造方法 |
| JPH04130451U (ja) * | 1991-05-20 | 1992-11-30 | 富士通株式会社 | 電子デバイス用接続端子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6034422A (en) | Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame | |
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR101026586B1 (ko) | 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법 | |
| US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| US5444293A (en) | Structure and method for providing a lead frame with enhanced solder wetting leads | |
| JP4620584B2 (ja) | 回路部材の製造方法 | |
| JPS60150656A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム | |
| JPS61183950A (ja) | 半導体用リ−ドフレ−ムの製造方法 | |
| JP5954871B2 (ja) | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JPS60149155A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム | |
| JPS60150655A (ja) | 半導体装置の製造方法およびそれに使用されるリ−ドフレ−ム | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| KR200286757Y1 (ko) | 반도체패키지 제조용 리드프레임 구조 | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| JPH05211261A (ja) | 半導体装置 | |
| JPH07147292A (ja) | 半導体装置の製造方法 | |
| JPH0395960A (ja) | アウターリードが半田めっきされてなるリードフレームの製造方法 | |
| JPH11135546A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム |