JPS6014509B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6014509B2 JPS6014509B2 JP5082980A JP5082980A JPS6014509B2 JP S6014509 B2 JPS6014509 B2 JP S6014509B2 JP 5082980 A JP5082980 A JP 5082980A JP 5082980 A JP5082980 A JP 5082980A JP S6014509 B2 JPS6014509 B2 JP S6014509B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- semiconductor device
- sealing material
- view
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000003566 sealing material Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000007789 sealing Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の封着方法の改善に係り、とくに
ＩＣ等の半導体素子を搭載する絶縁基Ｚ板を封着する合
成樹脂と、ケースの間に弾性を有する薄板を介在せしめ
た半導体装置に関するものである。
ＩＣ等の半導体素子を搭載する絶縁基Ｚ板を封着する合
成樹脂と、ケースの間に弾性を有する薄板を介在せしめ
た半導体装置に関するものである。
一般にＩＣ等の半導体素子を搭載したセラミック等から
なる基板を、ケースに封着する場合は、Ｚ前記基板とケ
ース間にェボキシ樹脂等からなる封着材料を介在せしめ
て加熱封着することが行われている。
なる基板を、ケースに封着する場合は、Ｚ前記基板とケ
ース間にェボキシ樹脂等からなる封着材料を介在せしめ
て加熱封着することが行われている。
従来の半導体装置の封着方法を第１図に示し、ａは組立
工程を示す斜視図、ｂは組立を終了した斜視図、ｃは組
立を終了した半導体装置の側断面図である。第１図ａに
おいて１はアルミニウムＡそ等からなるケース、２はェ
ボキシ樹脂等からなる封着材料、３はＩＣを搭載した複
数の外部接続端子４が檀立されたセラミック基板である
。このような構成において、たとえばアルミニウムＡそ
等で形成されたケース１内に、ェボキシ樹脂等からなる
封着材料２を介在せしめたのち、ＩＣが搭載された基板
３を挿入し加熱封着する。
工程を示す斜視図、ｂは組立を終了した斜視図、ｃは組
立を終了した半導体装置の側断面図である。第１図ａに
おいて１はアルミニウムＡそ等からなるケース、２はェ
ボキシ樹脂等からなる封着材料、３はＩＣを搭載した複
数の外部接続端子４が檀立されたセラミック基板である
。このような構成において、たとえばアルミニウムＡそ
等で形成されたケース１内に、ェボキシ樹脂等からなる
封着材料２を介在せしめたのち、ＩＣが搭載された基板
３を挿入し加熱封着する。
しかしながら、このような従来の構成では封着作業終了
後に前記封着材料２が硬化収縮する際、第１図ｃに示す
ことくケース１が変形したり亀裂が発生する問題があり
、また、これを防ぐためにケース１を厚くして強度を持
たせると、基板３に亀裂を生ずる等の問題を生じていた
。本発明は前記の問題点に鑑みなされたもので、ケース
底面と封着材料との間に薄板を介在せしめて、封着材料
の硬化収縮時のストレスを前記薄板０に吸収せしめ、ケ
ースに変形、亀裂を生じさせないようにした半導体装置
を提供するものである。
後に前記封着材料２が硬化収縮する際、第１図ｃに示す
ことくケース１が変形したり亀裂が発生する問題があり
、また、これを防ぐためにケース１を厚くして強度を持
たせると、基板３に亀裂を生ずる等の問題を生じていた
。本発明は前記の問題点に鑑みなされたもので、ケース
底面と封着材料との間に薄板を介在せしめて、封着材料
の硬化収縮時のストレスを前記薄板０に吸収せしめ、ケ
ースに変形、亀裂を生じさせないようにした半導体装置
を提供するものである。
以下図面を参照しながら本発明に係る半導体装置の封着
方法の実施例について詳細に説明する。第２図は、本発
明の一実施例を示し、ａは組立タ工程を示す斜視図、ｂ
は組立を終了した斜視図、ｃは組立ての終了した半導体
装置の側断面図であって、前図と同等の部分については
同一符号が記してある。５はケース１の内底面と封着材
料２との間に埋込む金属薄板である。
方法の実施例について詳細に説明する。第２図は、本発
明の一実施例を示し、ａは組立タ工程を示す斜視図、ｂ
は組立を終了した斜視図、ｃは組立ての終了した半導体
装置の側断面図であって、前図と同等の部分については
同一符号が記してある。５はケース１の内底面と封着材
料２との間に埋込む金属薄板である。
０ このような構成において、まずケースー内にたとえ
ば鉄ーニツケル合金（Ｎｉ−４２％，Ｆｅ−５８％）か
らなる金属薄板５（約０．１伽）を鉄め込み、つづいて
ェボキシ樹脂等からなる封着材料２を、そしてＩＣを搭
載した基板３を重ねて加熱２夕（約１５ぴ０）し、前記
封着材料２が溶けた状態で加熱を止めると前記溶融して
いた封着材料２が硬化をはじめ、前記ＩＣ基板３が封着
される。
ば鉄ーニツケル合金（Ｎｉ−４２％，Ｆｅ−５８％）か
らなる金属薄板５（約０．１伽）を鉄め込み、つづいて
ェボキシ樹脂等からなる封着材料２を、そしてＩＣを搭
載した基板３を重ねて加熱２夕（約１５ぴ０）し、前記
封着材料２が溶けた状態で加熱を止めると前記溶融して
いた封着材料２が硬化をはじめ、前記ＩＣ基板３が封着
される。
かくして前記ェボキシ樹脂からなる封着材料２の温度が
さらに低下して硬化収縮をはじめると、前記封着材料２
に接している。前記金属薄板４が前記封着材料２の収縮
によるストレスを吸収して変形する。この時金属薄板４
はケースー内に固着されておらないため、ケース１の底
部は何等の変形、亀裂を生じない。これは加熱溶融され
た封着材料２に密着している前記金属簿板４のみが、前
記封着材料２の接着力によって引っ張られるからである
。このようにして組立を完了した半導体装置の側断面図
を第２図ｃに示し、前図と同等の部分については同一符
号で記してあり、６はケース１の底面と金属薄板４との
間にできた空間である。
さらに低下して硬化収縮をはじめると、前記封着材料２
に接している。前記金属薄板４が前記封着材料２の収縮
によるストレスを吸収して変形する。この時金属薄板４
はケースー内に固着されておらないため、ケース１の底
部は何等の変形、亀裂を生じない。これは加熱溶融され
た封着材料２に密着している前記金属簿板４のみが、前
記封着材料２の接着力によって引っ張られるからである
。このようにして組立を完了した半導体装置の側断面図
を第２図ｃに示し、前図と同等の部分については同一符
号で記してあり、６はケース１の底面と金属薄板４との
間にできた空間である。
この空間６はケースーが真空吸引力によって湾曲しない
程度の気密度であることが望ましい。なお、本実施例で
はケース１の材料を金属Ａそ等について説明したが、金
属に限らずプラスチックであっても構わない。
程度の気密度であることが望ましい。なお、本実施例で
はケース１の材料を金属Ａそ等について説明したが、金
属に限らずプラスチックであっても構わない。
また薄板５も金属に限らず、プラスチックから構成され
てもよい。以上説明したように、本発明に係る半導体装
置によれば、封着樹脂の硬イり技縮時におけるケースの
湾曲、亀裂等の障害が防止できることとなるので製品価
値および良品率の向上が期待でき、この種集積回路の封
着工程に適用して極めて有利である。
てもよい。以上説明したように、本発明に係る半導体装
置によれば、封着樹脂の硬イり技縮時におけるケースの
湾曲、亀裂等の障害が防止できることとなるので製品価
値および良品率の向上が期待でき、この種集積回路の封
着工程に適用して極めて有利である。
なお、半導体素子は予めインナーキャップ（図示せず）
によって封止されたものであっても、本発明を適用する
ことができる。
によって封止されたものであっても、本発明を適用する
ことができる。
第１図は従来の半導体装置の封着方法を示し、ａは組立
工程を示す斜視図、ｂは組立を終了した斜視図、ｃは組
立を終了した半導体装置の側断面図、第２図は本発明に
憤る半導体装置の封着方法の一実施例を示し、ａは組立
工程を示す斜視図、ｂは組立を終了した斜視図、ｃは組
立を終了した半導体装置の側断面図である。 １・・・・・・ケース、２・・…・封着材料、３・・・
・・・基板、４・・・・・・外部接続端子、５・・・・
・・金属薄板、６・・・・・・空間。 第１図 第２図
工程を示す斜視図、ｂは組立を終了した斜視図、ｃは組
立を終了した半導体装置の側断面図、第２図は本発明に
憤る半導体装置の封着方法の一実施例を示し、ａは組立
工程を示す斜視図、ｂは組立を終了した斜視図、ｃは組
立を終了した半導体装置の側断面図である。 １・・・・・・ケース、２・・…・封着材料、３・・・
・・・基板、４・・・・・・外部接続端子、５・・・・
・・金属薄板、６・・・・・・空間。 第１図 第２図
Claims (1)
- １ 半導体素子が搭載された基板を、ケース内に充填さ
れる封着材料によって該ケースに封着してなる半導体装
置において、前記封着材料とケース底面との間に位置し
、且つ前記封着材料に接する薄板を配設せしめたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082980A JPS6014509B2 (ja) | 1980-04-16 | 1980-04-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5082980A JPS6014509B2 (ja) | 1980-04-16 | 1980-04-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56147452A JPS56147452A (en) | 1981-11-16 |
| JPS6014509B2 true JPS6014509B2 (ja) | 1985-04-13 |
Family
ID=12869647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5082980A Expired JPS6014509B2 (ja) | 1980-04-16 | 1980-04-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014509B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079294A (en) * | 1987-07-30 | 1992-01-07 | The Dow Chemical Company | Rubber-modified cyanate ester resins and polytriazines derived therefrom |
| US4894414A (en) * | 1987-07-30 | 1990-01-16 | The Dow Chemical Company | Rubber-modified cyanate ester resins and polytriazines derived therefrom |
-
1980
- 1980-04-16 JP JP5082980A patent/JPS6014509B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56147452A (en) | 1981-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3706840A (en) | Semiconductor device packaging | |
| US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
| US4855868A (en) | Preformed packaging arrangement for energy dissipating devices | |
| US5139969A (en) | Method of making resin molded semiconductor device | |
| US5230759A (en) | Process for sealing a semiconductor device | |
| JPH03136355A (ja) | ヒートシンク付半導体装置 | |
| US4482781A (en) | Stabilization of semiconductor device package leads | |
| JPS6014509B2 (ja) | 半導体装置 | |
| KR20040014420A (ko) | 패키지된 전기 구성 요소 및 전기 구성 요소의 패키지를위한 방법 | |
| JPS62104145A (ja) | 半導体装置 | |
| KR940016700A (ko) | 플라스틱-몰드형 중공 반도체장치 및 그 제조공정 | |
| KR940001887B1 (ko) | 반도체 장치의 밀봉방법 | |
| JPH06188335A (ja) | 樹脂封止形半導体装置 | |
| JPS5837694B2 (ja) | 半導体装置 | |
| KR19980070675A (ko) | 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법 | |
| JP2784126B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| KR940016718A (ko) | 성형 반도체장치 및 성형 반도체장치의 제조방법 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JPS62202544A (ja) | 半導体装置 | |
| JP3014873B2 (ja) | 半導体装置の製造方法 | |
| JPH0236281Y2 (ja) | ||
| JPH0714946A (ja) | 樹脂封止型半導体装置のパッケージ組立構造 | |
| JP2526183B2 (ja) | 電力用半導体モジュ―ル | |
| JPS62113433A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPS5835377B2 (ja) | 電子機器の製造方法 |