JPS60140384A - キヤラクタジエネレ−タ・アクセス制御方式 - Google Patents
キヤラクタジエネレ−タ・アクセス制御方式Info
- Publication number
- JPS60140384A JPS60140384A JP58250369A JP25036983A JPS60140384A JP S60140384 A JPS60140384 A JP S60140384A JP 58250369 A JP58250369 A JP 58250369A JP 25036983 A JP25036983 A JP 25036983A JP S60140384 A JPS60140384 A JP S60140384A
- Authority
- JP
- Japan
- Prior art keywords
- character
- address
- memory
- character generator
- memory area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はキャラクタディスプレイ方式を備えた表示装置
を含むシステムにおけるキャラクタジェネレータ・アク
セス制御方式に関し、特にROMで梼成したキャラクタ
ジェネレータを、他の入出力機器からアクセスすること
を可能とするキャラクタジェネレーターアクセス方式に
関するものである。
を含むシステムにおけるキャラクタジェネレータ・アク
セス制御方式に関し、特にROMで梼成したキャラクタ
ジェネレータを、他の入出力機器からアクセスすること
を可能とするキャラクタジェネレーターアクセス方式に
関するものである。
従来、キャラクタディスプレイ方式の表示装置のキャラ
クタジェネレータとしてはROMあるいはRAM等が用
いられている。特に、漢字等種類の多い文字種を含むも
のにはRAMが用いられ、そのRAMをメモリ装置のメ
モリマツプ上にメモリエリアとして割当てて、RAMの
読出し、、S込みによりキャラクタパターンの読出し、
書込みを行っていた。
クタジェネレータとしてはROMあるいはRAM等が用
いられている。特に、漢字等種類の多い文字種を含むも
のにはRAMが用いられ、そのRAMをメモリ装置のメ
モリマツプ上にメモリエリアとして割当てて、RAMの
読出し、、S込みによりキャラクタパターンの読出し、
書込みを行っていた。
しかしながら、これには、メモリマツプ上にキャラクタ
ジェネレータ用RAMのメモリエリアの割当てが必要で
あり、このため、メモリ装置のプログラムエリアが制限
されるという重大な問題があった。
ジェネレータ用RAMのメモリエリアの割当てが必要で
あり、このため、メモリ装置のプログラムエリアが制限
されるという重大な問題があった。
また、ワードプロセッサ等の普及により漢字種の増加が
必要となり、これに従って、キャラクタジェネレータ用
RAM容量が増加して来ている。
必要となり、これに従って、キャラクタジェネレータ用
RAM容量が増加して来ている。
このため、メモリエリア上のキャラクタジェネレータ用
RAMのメモリエリアが増加し、装置全体としてのメモ
リエリアを拡大する必要が生じて来ているという事情も
ある。
RAMのメモリエリアが増加し、装置全体としてのメモ
リエリアを拡大する必要が生じて来ているという事情も
ある。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の表示装置を含むシステムにおける
上述の如き問題を解消し、メモリ装置のメモリマツプ上
のキャラクタジェネレータ用メモリエリアを最少限に押
さえ、プログラムエリアを確保することを可能とすると
ともに、キャラクタジェネレータを表示用として用いる
のみならず、外部からの読出しを可能にしてこの内容を
他装置にも利用可能とするキャラクタジェネレータ・ア
クセス方式を提供することにある。
するところは、従来の表示装置を含むシステムにおける
上述の如き問題を解消し、メモリ装置のメモリマツプ上
のキャラクタジェネレータ用メモリエリアを最少限に押
さえ、プログラムエリアを確保することを可能とすると
ともに、キャラクタジェネレータを表示用として用いる
のみならず、外部からの読出しを可能にしてこの内容を
他装置にも利用可能とするキャラクタジェネレータ・ア
クセス方式を提供することにある。
本発明の要点は、キャラクタジェネレータとして、例え
ば、ROMを用い、また、キャラクタコードを記憶する
キャラクタコートレジスタを設け、メモリマツプ上には
1文字分のキャラクタパターンのウィンドウメモリエリ
アを割当てておき、読出すべきキャラクタパターンのキ
ャラクタコードを上記キャラクタコートレジスタにセッ
トした後、上記ウィンドウメモリエリアをアクセスして
読出しを行うことにより、上記キャラクタコードレジス
タにセットしたキャラクタコードのキャラクタパターン
を、キャラクタジェネレータから読出す如く制御するよ
うにした点にある。
ば、ROMを用い、また、キャラクタコードを記憶する
キャラクタコートレジスタを設け、メモリマツプ上には
1文字分のキャラクタパターンのウィンドウメモリエリ
アを割当てておき、読出すべきキャラクタパターンのキ
ャラクタコードを上記キャラクタコートレジスタにセッ
トした後、上記ウィンドウメモリエリアをアクセスして
読出しを行うことにより、上記キャラクタコードレジス
タにセットしたキャラクタコードのキャラクタパターン
を、キャラクタジェネレータから読出す如く制御するよ
うにした点にある。
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第1図は本発明の一実施例を示す、表示装置を含むシス
テムの構成図である。図において、21は後に詳述する
表示装置、22はCPU、23はメモリ装置、23Aは
後述するウィンドウメモリエリア。
テムの構成図である。図において、21は後に詳述する
表示装置、22はCPU、23はメモリ装置、23Aは
後述するウィンドウメモリエリア。
24はプリンタ、25はファクシミリ装置(’F A
X )を示しており、上記各構成要素は、共通のデータ
バス12.アドレスバス13を介して互いに接続されて
いる。
X )を示しており、上記各構成要素は、共通のデータ
バス12.アドレスバス13を介して互いに接続されて
いる。
また、第2図は上記表示装置のキャラクタジェネレータ
・アクセス制御部の構成を示すブロック図である。ここ
では、1文字のキャラクタパターンのラスタ数が32本
であるとする。
・アクセス制御部の構成を示すブロック図である。ここ
では、1文字のキャラクタパターンのラスタ数が32本
であるとする。
第2図において、1はリフレッシュメモリ52はラスタ
アドレス信号を出力するラスタアドレス制御回路、3は
読出すべきキャラクタコードをセットするためのキャラ
クタコードレジスタ、4は上記メモリ装置23のメモリ
マツプ上に設けたウィンドウメモリエリア23Aのアド
レスをセットするためのメモリアドレスレジスタを示し
ている。
アドレス信号を出力するラスタアドレス制御回路、3は
読出すべきキャラクタコードをセットするためのキャラ
クタコードレジスタ、4は上記メモリ装置23のメモリ
マツプ上に設けたウィンドウメモリエリア23Aのアド
レスをセットするためのメモリアドレスレジスタを示し
ている。
また、5はアドレス比較回路、6はマルチプレクサ、7
はROMで構成されたキャラクタジェネレータ、8は並
/直列変換回路、9は内部に後述する読出し制御信号で
開くゲートをイTするランチ回路、10は否定回路、1
1はアンド回路、12.13は前述のデータバス、アド
レスバスを示している。
はROMで構成されたキャラクタジェネレータ、8は並
/直列変換回路、9は内部に後述する読出し制御信号で
開くゲートをイTするランチ回路、10は否定回路、1
1はアンド回路、12.13は前述のデータバス、アド
レスバスを示している。
なお、 14は上記リフレッシュメモリ1から出力され
るキャラクタコードおよび上記ラスタアドレス制御回路
2から出力されるラスタアドレス信号から成るROMア
ドレス、15は上記キャラクタコードレジスタ3から出
力されるキャラクタコードおよびキャラクタパターンの
ラスタアドレスを示す、アドレスバス13の下位5ビツ
ト(ラスタ数分)の信号から成るROMアドレス、16
はROM読出し制御信号、17は表示ドツト信号を示し
ている。
るキャラクタコードおよび上記ラスタアドレス制御回路
2から出力されるラスタアドレス信号から成るROMア
ドレス、15は上記キャラクタコードレジスタ3から出
力されるキャラクタコードおよびキャラクタパターンの
ラスタアドレスを示す、アドレスバス13の下位5ビツ
ト(ラスタ数分)の信号から成るROMアドレス、16
はROM読出し制御信号、17は表示ドツト信号を示し
ている。
上記ROMアドレス14および同15はマルチプレクサ
6を介してキャラクタジェネレータフに入力される。ま
た、メモリアドレスレジスタ4から出力されるアドレス
と、アドレスバス13のアドレス信号中の上記キャラク
タパターンのラスクアドレス番;相当する下位5ビツト
を除いたアドレスとがアドレス比較回路5に入力され、
両アドレスが−致すると前記ROM読出し制御信号16
が出力される如く構成されている。
6を介してキャラクタジェネレータフに入力される。ま
た、メモリアドレスレジスタ4から出力されるアドレス
と、アドレスバス13のアドレス信号中の上記キャラク
タパターンのラスクアドレス番;相当する下位5ビツト
を除いたアドレスとがアドレス比較回路5に入力され、
両アドレスが−致すると前記ROM読出し制御信号16
が出力される如く構成されている。
キャラクタジェネレータ7から出力されるキャラクタパ
ターンは、アンド回vPJ11で、ROM読出し制御信
号16の否定回路IOを通った信号とのアンドをとられ
た後、並/直列変換回路8に入力され、ここで並/直列
変換を受けて表示トラ1〜信号17が出力される。また
、同キャラクタパターンはランチ回路9でランチされ、
その出力信号が前記読出し制御信号16によりデータバ
ス12に出力される。
ターンは、アンド回vPJ11で、ROM読出し制御信
号16の否定回路IOを通った信号とのアンドをとられ
た後、並/直列変換回路8に入力され、ここで並/直列
変換を受けて表示トラ1〜信号17が出力される。また
、同キャラクタパターンはランチ回路9でランチされ、
その出力信号が前記読出し制御信号16によりデータバ
ス12に出力される。
以下、上述の如く構成されたキャラクタジェネレータ・
アクセス制御部を有する本表示装置の表示方式、および
キャラクタジェネレータを他の入出力@器、例えば、プ
リンタ、■?ΔX等に共用する使用態様におけるキャラ
クタジェネレータの読出し方式を説明する。
アクセス制御部を有する本表示装置の表示方式、および
キャラクタジェネレータを他の入出力@器、例えば、プ
リンタ、■?ΔX等に共用する使用態様におけるキャラ
クタジェネレータの読出し方式を説明する。
まず、本表示装置の表示においては、マルチプレクサ6
が、リフレッシュメモリ1に記憶されたキャラクタコー
ド、およびラスタアドレス制御回路2から出力されるラ
スタアドレスを選択する如くセットされる。これにより
、キャラクタジェネレータ7がアクセスされ、その結果
、出力されるキャラクタパターンが前記並/直列変換回
路8で並/直列変換されて表示ドッl−信号17が出力
され、表示が行われる。この表示方式は、いわゆる、キ
ャラクタ表示方式であり、特に変った点はない。
が、リフレッシュメモリ1に記憶されたキャラクタコー
ド、およびラスタアドレス制御回路2から出力されるラ
スタアドレスを選択する如くセットされる。これにより
、キャラクタジェネレータ7がアクセスされ、その結果
、出力されるキャラクタパターンが前記並/直列変換回
路8で並/直列変換されて表示ドッl−信号17が出力
され、表示が行われる。この表示方式は、いわゆる、キ
ャラクタ表示方式であり、特に変った点はない。
次に、上記表示装置のキャラクタジェネレータ7内のキ
ャラクタパターンを、他の入出力機器、例えば、プリン
タ、FAX等に共用する使用態様におけるキャラクタジ
ェネレータフの読出し方式1を説明する。
ャラクタパターンを、他の入出力機器、例えば、プリン
タ、FAX等に共用する使用態様におけるキャラクタジ
ェネレータフの読出し方式1を説明する。
まず、上記キャラクタジェネレータ7内のキャラクタパ
ターンを上記データバス12上に読出す方式について説
明する。以下に説明する方式は、前記メモリ装置23の
メモリマツプ+に1文字分のキャラクタパターンのウィ
ンドウメモリエリア23Aを割当て、該ウィンドウメモ
リエリア23Aの読出し動作を行うことによりキャラク
タジェネレータ7からキャラクタパターンを読出す方式
である。
ターンを上記データバス12上に読出す方式について説
明する。以下に説明する方式は、前記メモリ装置23の
メモリマツプ+に1文字分のキャラクタパターンのウィ
ンドウメモリエリア23Aを割当て、該ウィンドウメモ
リエリア23Aの読出し動作を行うことによりキャラク
タジェネレータ7からキャラクタパターンを読出す方式
である。
以下に説明する読出し方式においては、予め、プロゲラ
11により、前記データバス12を介して、上記ウィン
ドウメモリエリア23Aのアドレスを、前記メモリアド
レスレジスタ4にセットしておく必要がある。
11により、前記データバス12を介して、上記ウィン
ドウメモリエリア23Aのアドレスを、前記メモリアド
レスレジスタ4にセットしておく必要がある。
次に、読出すべきキャラクタパターンのキャラクタコー
ドを、プログラムにより、上記データバス■2を介して
前記キャラクタコードレジスタ3にセットし、上記ウィ
ンドウメモリエリア23Aのメモリ読出し動作を行う。
ドを、プログラムにより、上記データバス■2を介して
前記キャラクタコードレジスタ3にセットし、上記ウィ
ンドウメモリエリア23Aのメモリ読出し動作を行う。
上記メモリの読出しは前記ウィンドウメモリエリア23
Aの先頭アドレスから、アドレスバス13の下位5ビツ
トを順次インクリメントし、キャラクタパターンのラス
タ数分の(ここでは合計32回)読出し動作を行う。
Aの先頭アドレスから、アドレスバス13の下位5ビツ
トを順次インクリメントし、キャラクタパターンのラス
タ数分の(ここでは合計32回)読出し動作を行う。
上記ウィンドウメモリエリア23Δの読出し動作が行わ
れると、アドレス比較回路5で、予めメモリアドレスレ
ジスタ4にセットされていたウィンドウメモリエリア2
3Aのアドレスと、ウィンドウメモリエリア23A読出
し時に発生するアドレスバス13の信号中の下位5ビツ
トを除いたアドレスとが比較され、この結果、両者が一
致し、ROM読出し制御(11号16が出力される。な
お、」二記ウィンドウメモリエリー723A以外のメモ
リエリアの読出し時には、アドレスの一致が起きないた
めROM読出し制御信号16は出力されない。
れると、アドレス比較回路5で、予めメモリアドレスレ
ジスタ4にセットされていたウィンドウメモリエリア2
3Aのアドレスと、ウィンドウメモリエリア23A読出
し時に発生するアドレスバス13の信号中の下位5ビツ
トを除いたアドレスとが比較され、この結果、両者が一
致し、ROM読出し制御(11号16が出力される。な
お、」二記ウィンドウメモリエリー723A以外のメモ
リエリアの読出し時には、アドレスの一致が起きないた
めROM読出し制御信号16は出力されない。
ROM読出し11il#il信号1Gが出力されると、
マルチプレクサ6により、ROMアドレス15がキャラ
クタジェネレータ7に入力さ匙、前述の動作で、予め、
キャラクタコードレジスタ3にセットされていたキャラ
クタコードのキャラクタパターン中の、ウィンドウメモ
リエリア23A続出し時のアドレスバス13の下位5ビ
ツトで示されるラスタのキャラクタパターンが上記キャ
ラクタジェネレータ7から出力され、ラッチ回路9を介
してデータバス12上に続出さ九る。
マルチプレクサ6により、ROMアドレス15がキャラ
クタジェネレータ7に入力さ匙、前述の動作で、予め、
キャラクタコードレジスタ3にセットされていたキャラ
クタコードのキャラクタパターン中の、ウィンドウメモ
リエリア23A続出し時のアドレスバス13の下位5ビ
ツトで示されるラスタのキャラクタパターンが上記キャ
ラクタジェネレータ7から出力され、ラッチ回路9を介
してデータバス12上に続出さ九る。
一上述の如く、データバス12上にキャラクタパターン
を読出すことができるため、プリンタあるいはFAX等
の他の入出力機器がキャラクタパターンを必要とすると
き、各入出力機器を制御するプログラムが前述の如く、
キャラクタジェネレータフの読出し動作を行うことによ
り、キャラクタパターンを読出し、使用することが可能
になる。
を読出すことができるため、プリンタあるいはFAX等
の他の入出力機器がキャラクタパターンを必要とすると
き、各入出力機器を制御するプログラムが前述の如く、
キャラクタジェネレータフの読出し動作を行うことによ
り、キャラクタパターンを読出し、使用することが可能
になる。
なお、各入出力機器から上記キャラクタジェネレータ7
の読出し動作が行われないときはROM読出し制御46
号16が出力さJしず、前述の如く、マルチプレクサ6
によりリフレッシュメモリ1側のROMアドレス14が
キャラクタジェネレータ7に入力され、キャラクタパタ
ーンが出力されて並/直列変換され、表示ドツト信号1
7が出力されてキャラクタパターンの表示動作が行われ
る。
の読出し動作が行われないときはROM読出し制御46
号16が出力さJしず、前述の如く、マルチプレクサ6
によりリフレッシュメモリ1側のROMアドレス14が
キャラクタジェネレータ7に入力され、キャラクタパタ
ーンが出力されて並/直列変換され、表示ドツト信号1
7が出力されてキャラクタパターンの表示動作が行われ
る。
また、各入出力機器からキャラクタジェネレータ7の読
出し動作が行われると、ROM読出し制御信号16が出
力されるため、前記アンド回路11により1表示は上記
読出し動作期間中、該続出し動作期間に対応する1表示
すべきキャラクタパターンのラスタのみが禁II;され
る。但し、この表示の禁止は全表示ラスタに比較して、
極めてわずかの割合であるので、実質的な影響はない。
出し動作が行われると、ROM読出し制御信号16が出
力されるため、前記アンド回路11により1表示は上記
読出し動作期間中、該続出し動作期間に対応する1表示
すべきキャラクタパターンのラスタのみが禁II;され
る。但し、この表示の禁止は全表示ラスタに比較して、
極めてわずかの割合であるので、実質的な影響はない。
〔発明の効果)
以上述べた如く、本発明によれば、キャラクタジェネレ
ータとしてROMを用い、該ROM読出し用にプログラ
マブルに設定可能なウィンドウメモリエリアを割当て、
該ウィンドウメモリエリアのアクセスによりキャラクタ
コードレジスタにセットしたキャラクタコードのキャラ
クタパターンの読出しを行うようにしたので、メモリ装
置のメモリマツプ上のキャラクタジェネレータ用メモリ
エリアを最少限に押え、プログラムエリアを確保すると
ともに、キャラクタジェネレータを表示用として用いる
のみならず、外部からの読出しを可能にしてこの内用を
他装置にも利用可能とする。
ータとしてROMを用い、該ROM読出し用にプログラ
マブルに設定可能なウィンドウメモリエリアを割当て、
該ウィンドウメモリエリアのアクセスによりキャラクタ
コードレジスタにセットしたキャラクタコードのキャラ
クタパターンの読出しを行うようにしたので、メモリ装
置のメモリマツプ上のキャラクタジェネレータ用メモリ
エリアを最少限に押え、プログラムエリアを確保すると
ともに、キャラクタジェネレータを表示用として用いる
のみならず、外部からの読出しを可能にしてこの内用を
他装置にも利用可能とする。
キャラクタジェネレータ・アクセス方式を実現できると
いう顕著な効果を奏するものである。
いう顕著な効果を奏するものである。
第1図は本発明の一実施例を示す1表示装置を含むシス
テムの祷成図、第2図は表示装置のキャラクタジェネレ
ータ・アクセス制御部の構成図である。 l:リフレッシュメモリ、2:ラスクアドレス制御回路
、3:キャラクタコードレジスタ、4:メモリアドレス
レジスタ、5ニアドレス比較[IM、6:マルチプレク
サ、7:キャラクタジェネレータ、9:ラッチ回路、1
2:データパス、13ニアドレスバス、16:ROM読
出し制御信号、17:表示ドラトイ目量、21:表示装
置、22:CPU、23:メモリ装置、23A:ウィン
ドウメモリエリア。 特許出願人 株式会社日立製作所 代理人弁理士磯村雅俊 第1図
テムの祷成図、第2図は表示装置のキャラクタジェネレ
ータ・アクセス制御部の構成図である。 l:リフレッシュメモリ、2:ラスクアドレス制御回路
、3:キャラクタコードレジスタ、4:メモリアドレス
レジスタ、5ニアドレス比較[IM、6:マルチプレク
サ、7:キャラクタジェネレータ、9:ラッチ回路、1
2:データパス、13ニアドレスバス、16:ROM読
出し制御信号、17:表示ドラトイ目量、21:表示装
置、22:CPU、23:メモリ装置、23A:ウィン
ドウメモリエリア。 特許出願人 株式会社日立製作所 代理人弁理士磯村雅俊 第1図
Claims (1)
- (1)キャラクタコードを所定のキャラクタパターンに
変換するキャラクタジェネレータを有する表示装置と、
メモリ装置を有するシステムにおいて、上記メモリ装置
のメモリマツプ上に1文字分のキャラクタパターンのウ
ィンドウメモリエリアを割当てるとともに、上記ウィン
ドウメモリエリアのアドレスを記憶するメモリアドレス
レジスタと。 キャラクタコードを記憶するキャラクタコードレジスタ
と、上記メモリアドレスレジスタの内容と外部からアク
セスされるアドレスとの比較手段とを設け、予め設定し
た上記ウィンド ウメモリエリアがアクセスされたときにこれを上記比較
手段により検出し、前記キャラクタコードレジスタに記
憶したキャラクタコードに対応するキャラクタパターン
を、前記キャラクタジェネレータから読出すことを特徴
とするキャラクタジェネレータ・アクセス制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58250369A JPS60140384A (ja) | 1983-12-28 | 1983-12-28 | キヤラクタジエネレ−タ・アクセス制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58250369A JPS60140384A (ja) | 1983-12-28 | 1983-12-28 | キヤラクタジエネレ−タ・アクセス制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60140384A true JPS60140384A (ja) | 1985-07-25 |
Family
ID=17206894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58250369A Pending JPS60140384A (ja) | 1983-12-28 | 1983-12-28 | キヤラクタジエネレ−タ・アクセス制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60140384A (ja) |
-
1983
- 1983-12-28 JP JP58250369A patent/JPS60140384A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IE52210B1 (en) | Display controlling apparatus | |
US4646259A (en) | Strip map memory controller | |
US5276781A (en) | Laser printer controller flexible frame buffer architecture which allows hardware assisted memory erase | |
JPS60140384A (ja) | キヤラクタジエネレ−タ・アクセス制御方式 | |
US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
JP2698497B2 (ja) | メモリ制御回路 | |
JPS5836782B2 (ja) | ヒヨウジヨウメモリノ ジブンカツリヨウホウ | |
JPS6021087A (ja) | アドレス生成回路 | |
JPH0430052B2 (ja) | ||
JP3005220B2 (ja) | 走査型表示制御装置 | |
JPH0126073B2 (ja) | ||
JPS608891A (ja) | キヤラクタジエネレ−タの制御方式 | |
SU455343A1 (ru) | Уравл ющий автомат | |
JP3027849B2 (ja) | 印字装置 | |
JPS58143384A (ja) | Crtデイスプレイ装置におけるデ−タのリ−ド/ライト方式 | |
JPS60245362A (ja) | プリンタ制御装置 | |
JPH03227269A (ja) | プリンタ制御装置 | |
JPS638692A (ja) | 文字フオント記憶発生回路 | |
JPS61233558A (ja) | 文字変換方式 | |
JPH0450612B2 (ja) | ||
JPS60246171A (ja) | レザ−ビ−ムプリンタの印字制御方式 | |
JPS6073583A (ja) | 分割表示装置 | |
JPS6366671B2 (ja) | ||
JPS5949585A (ja) | 文字パタ−ン発生装置 | |
JPS60122448A (ja) | メモリシステム |