JPS60137582A - 抵抗溶接機の定電流制御回路 - Google Patents
抵抗溶接機の定電流制御回路Info
- Publication number
- JPS60137582A JPS60137582A JP58243100A JP24310083A JPS60137582A JP S60137582 A JPS60137582 A JP S60137582A JP 58243100 A JP58243100 A JP 58243100A JP 24310083 A JP24310083 A JP 24310083A JP S60137582 A JPS60137582 A JP S60137582A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- inverter
- effective value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K11/00—Resistance welding; Severing by resistance heating
- B23K11/24—Electric supply or control circuits therefor
- B23K11/25—Monitoring devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ffJ接電流を設定しfc実効値に制御する
抵抗浴接機の定電流制御回路に関する。
抵抗浴接機の定電流制御回路に関する。
従来、1D、源舌・インバータを介して溶接ガンに接続
した抵抗浴接機において、インバータの電流制御素子と
して主にサイリスタが使用さfているが、該素子をオン
にする(トリガする)タイミングを変え、導通角を制御
することによシ溶接電流を制御していた。
した抵抗浴接機において、インバータの電流制御素子と
して主にサイリスタが使用さfているが、該素子をオン
にする(トリガする)タイミングを変え、導通角を制御
することによシ溶接電流を制御していた。
したがって、溶接電流を所定の実効値に制御するために
は、一つかあるいはそn以上前のサイクルの浴接電流を
サンプルホールドし、そのサンプルホールド値をフィー
ドバックして次のサイクルの点弧角を決定していk。
は、一つかあるいはそn以上前のサイクルの浴接電流を
サンプルホールドし、そのサンプルホールド値をフィー
ドバックして次のサイクルの点弧角を決定していk。
かくてそのサイクルにおいて電源電圧、溶接負荷等が変
化したとき、その影響がそのま\溶接電流の変化となっ
て現わfするから、精度上限界がある等の不都合があっ
た。
化したとき、その影響がそのま\溶接電流の変化となっ
て現わfするから、精度上限界がある等の不都合があっ
た。
本発明は、かかる不都合を無くすことをその目的とした
もので、電源回路をインバータを介して溶接ガンに接続
した抵抗浴接機において、前記接続回路に介入さn7z
電流検出器と、該検出器に接続さ1#接続回路に流nる
電流の実効値又は実効値に対応する値を算出する演算回
路と、該演算回路の出力と設定値とを比較し、該出力が
設定値と一致しに特出カイロ号を発生する比較回路と、
前記インバータに接続さ1該比較回路の出力によりイン
バータを制御し前記接続回路に流nる電流ン・遮断する
制御回路とを備えることケ特徴とする。
もので、電源回路をインバータを介して溶接ガンに接続
した抵抗浴接機において、前記接続回路に介入さn7z
電流検出器と、該検出器に接続さ1#接続回路に流nる
電流の実効値又は実効値に対応する値を算出する演算回
路と、該演算回路の出力と設定値とを比較し、該出力が
設定値と一致しに特出カイロ号を発生する比較回路と、
前記インバータに接続さ1該比較回路の出力によりイン
バータを制御し前記接続回路に流nる電流ン・遮断する
制御回路とを備えることケ特徴とする。
以下本発明の実施例を図面につき説明する。
第1図は本発明の一実施例のブロック図を示す。
同区1において、(1)は電源回路で、該電源回路(1
)は、商用゛電源端子(2)に接続さノ]た整流回路(
3)と平滑回路(4)とから成る。(5)はトランジス
タなどにより構成さfl、 女インバータで、該インバ
ータ(5)の父流出力を溶接トランス(6)及び整流回
路(7)を介して?8接ガン(8)に加えるようにし女
。
)は、商用゛電源端子(2)に接続さノ]た整流回路(
3)と平滑回路(4)とから成る。(5)はトランジス
タなどにより構成さfl、 女インバータで、該インバ
ータ(5)の父流出力を溶接トランス(6)及び整流回
路(7)を介して?8接ガン(8)に加えるようにし女
。
該電源回路(1)をインバータ(5)f介して溶接ガン
(8)に接続する接続回路におけるイン、Q−夕(5)
の入力回路(又は溶接トランス(6)の2次回路)には
変流器等の電流検出器(9) (r−介入した。
(8)に接続する接続回路におけるイン、Q−夕(5)
の入力回路(又は溶接トランス(6)の2次回路)には
変流器等の電流検出器(9) (r−介入した。
θ0は、該電流検出器(9)に接続さnた二乗器(11
)及び積分器□□□からなり、前記接続回路を流1.る
電流の実効値に対応する値を算出する演算回路、(2)
は実効値設定回路で、該回路a3は電流設定器04)と
二乗器00とオーバーシュート補正回路(4とからなり
、電流設定器(141で設定した電流の実効値に対応す
る値を出力するようにした。
)及び積分器□□□からなり、前記接続回路を流1.る
電流の実効値に対応する値を算出する演算回路、(2)
は実効値設定回路で、該回路a3は電流設定器04)と
二乗器00とオーバーシュート補正回路(4とからなり
、電流設定器(141で設定した電流の実効値に対応す
る値を出力するようにした。
該実効値設定回路0[有]全演算回路θOと共に比較器
0′hに接続し、演算回路00の出力が実効値設定回路
0りの出力と一致したとき出力信号を発生する比較回路
を構成し女。
0′hに接続し、演算回路00の出力が実効値設定回路
0りの出力と一致したとき出力信号を発生する比較回路
を構成し女。
前記オーバーシュート補正回路(イ)は例えばアッテネ
ータから成り、接続回路に流nる電流が設定値と一致し
たことを検出してからインバータ(5)のトランジスタ
(51)〜(54)全オフするまでの時間遅n、1−補
正するための回路である。この時間遅nは電流値と相関
関係があるので、正確な補正を行なう場合はオーバーシ
ュート補正回路(6)をアッテネータ、差動増幅器等で
構成し、該増幅器の一入力端子を図の鎖線で示すように
二乗器oJ)に接続し電流の二乗値も補正量の決定要素
とする。
ータから成り、接続回路に流nる電流が設定値と一致し
たことを検出してからインバータ(5)のトランジスタ
(51)〜(54)全オフするまでの時間遅n、1−補
正するための回路である。この時間遅nは電流値と相関
関係があるので、正確な補正を行なう場合はオーバーシ
ュート補正回路(6)をアッテネータ、差動増幅器等で
構成し、該増幅器の一入力端子を図の鎖線で示すように
二乗器oJ)に接続し電流の二乗値も補正量の決定要素
とする。
また電流設定器α荀の代りに電流設定入力全二乗器([
丘に鎖線で示すように端子θ8)から加えるようにして
もよい。
丘に鎖線で示すように端子θ8)から加えるようにして
もよい。
萌はインバータ(5)の出カッ々ルス幅を・制御する制
御回路で、該回路(L91はN A、N l)ゲートは
jを介して比較器(17)に接続さfするパルス幅制御
回路Q1)と発振器(イ)とからなり、その出力ゲイン
ペース(5〕を構成するトランジスタ(5s)(5□8
53 )(54)のペースドライブ回路(231)(2
3□)(233)(234)に各接続し、パルス幅制御
回路(21)に低レベルの信号が入力しているときはイ
ンバータ(5ンヲ作動する高し/ベルの信号を出力し、
高レベルの信号が入力したときはインバータ(5)を不
作動にして電流を遮断する低レベルの信号を出力するよ
うにした。
御回路で、該回路(L91はN A、N l)ゲートは
jを介して比較器(17)に接続さfするパルス幅制御
回路Q1)と発振器(イ)とからなり、その出力ゲイン
ペース(5〕を構成するトランジスタ(5s)(5□8
53 )(54)のペースドライブ回路(231)(2
3□)(233)(234)に各接続し、パルス幅制御
回路(21)に低レベルの信号が入力しているときはイ
ンバータ(5ンヲ作動する高し/ベルの信号を出力し、
高レベルの信号が入力したときはインバータ(5)を不
作動にして電流を遮断する低レベルの信号を出力するよ
うにした。
同図において、い9はインバータ(5)の作動を確保す
るトランジスタ(51) (54)の最長通電パルス幅
を設定する設定回路で、該設定回路127ilは最大パ
ルス幅設足器(ハ)と、積分器い9と、該積分器0il
の出力と二乗器a9の出力Vref2i比較する比較器
(イ)とから成り、 NANDゲートいIを介してノ々
ルス幅制御回路Qvに接続し、積分器(ホ)の出力が二
乗器(5)の出力Vref2と一致し、設定した最大パ
ルス幅に達したとき出力する信号で該パルス幅制御回B
(2U’に作動しインバータ(5)を不作動にするよう
にした。
るトランジスタ(51) (54)の最長通電パルス幅
を設定する設定回路で、該設定回路127ilは最大パ
ルス幅設足器(ハ)と、積分器い9と、該積分器0il
の出力と二乗器a9の出力Vref2i比較する比較器
(イ)とから成り、 NANDゲートいIを介してノ々
ルス幅制御回路Qvに接続し、積分器(ホ)の出力が二
乗器(5)の出力Vref2と一致し、設定した最大パ
ルス幅に達したとき出力する信号で該パルス幅制御回B
(2U’に作動しインバータ(5)を不作動にするよう
にした。
(ハ)に過電流設定回路で、該回路(281に過電流設
定器C!■とこの出力及び電流検出器(9)の出力と全
比較する比較諸国とからなり、NARDゲーIは介して
、又はラッチ回路0υを介してパルス幅制御回路(2υ
に接続し、設定した過電原音超過したとき出力する信号
でパルスIIII制御回路(211作動シ、インバータ
(5)ヲ不作動にしてトランジスタ(5,)〜(54J
k保護するようにした。
定器C!■とこの出力及び電流検出器(9)の出力と全
比較する比較諸国とからなり、NARDゲーIは介して
、又はラッチ回路0υを介してパルス幅制御回路(2υ
に接続し、設定した過電原音超過したとき出力する信号
でパルスIIII制御回路(211作動シ、インバータ
(5)ヲ不作動にしてトランジスタ(5,)〜(54J
k保護するようにした。
第2図に別記パルス幅制御回路圓の一例を示す。
同図において、C32+G切0噌□□□は、そnぞ詐A
NDゲート、(支)+sy+ij:フリツプフロツ1、
儲はオアゲート、(39)はパルスでQ端子の出力が短
時間低レベルになる単安定マルチバイブレータで、同回
路(211は、発振器四の出カバルスANDゲー) (
33+に入力すると入力毎にANDゲートANDゲート
rsa国の出力が共に低レベルになるように作動する。
NDゲート、(支)+sy+ij:フリツプフロツ1、
儲はオアゲート、(39)はパルスでQ端子の出力が短
時間低レベルになる単安定マルチバイブレータで、同回
路(211は、発振器四の出カバルスANDゲー) (
33+に入力すると入力毎にANDゲートANDゲート
rsa国の出力が共に低レベルになるように作動する。
次に、第1図示の回路の作用について説明すると、イン
バータ(5)が作動し、溶接ガン(8)に溶接電流が供
給さn、ると、電流検出器(9)Kよp接続回路に流n
、る電流が検出さ4、演算回路θ()の二乗器01)か
ら第3図(4)に示すような該電流の二乗さn、 g
!電流が出力する。この電流は積分器(2)で積分さn
1第3図(B)に示すような波形の′電圧を出力する。
バータ(5)が作動し、溶接ガン(8)に溶接電流が供
給さn、ると、電流検出器(9)Kよp接続回路に流n
、る電流が検出さ4、演算回路θ()の二乗器01)か
ら第3図(4)に示すような該電流の二乗さn、 g
!電流が出力する。この電流は積分器(2)で積分さn
1第3図(B)に示すような波形の′電圧を出力する。
この電圧は接続回路に流nる′電流の実効値に対応する
もので、比較器0乃において電流設定器(14)で設足
さnた電流値の実効値に対応する電圧Vrefl と比
較さソ1、この電圧Vrcfl と一致した時、比較器
α力から第3図CD)に示すように低レベルの信号を出
力する。
もので、比較器0乃において電流設定器(14)で設足
さnた電流値の実効値に対応する電圧Vrefl と比
較さソ1、この電圧Vrcfl と一致した時、比較器
α力から第3図CD)に示すように低レベルの信号を出
力する。
かくてこの信号はN A、N I)ゲート翰ヲ介してパ
ルス幅制御回路e!υを制御し、発績器(イ)の出力パ
ルスと同期して立上り、インバータ(5)のトランジス
タ(51)(52)Xは(511)(54)に流nてい
f )’! )Lpス′亀電流・ゼルス幅?1lIJ御
回路eυの出力が低レベルになることによシ遮断さnる
。
ルス幅制御回路e!υを制御し、発績器(イ)の出力パ
ルスと同期して立上り、インバータ(5)のトランジス
タ(51)(52)Xは(511)(54)に流nてい
f )’! )Lpス′亀電流・ゼルス幅?1lIJ御
回路eυの出力が低レベルになることによシ遮断さnる
。
前記電圧Vref1は前記したようにオーバーシュート
補正回路(6)により補正さn、2値であるから、第3
図(イ)(B)に示すように、接続回路に流fる電流は
縫分器(2)の出力電圧がVreflと一致した時点を
経過してなお若干流f続けても、電流が遮断さn、女時
点で電流設定器(ロ)で設定しfc電流の実効値になる
。
補正回路(6)により補正さn、2値であるから、第3
図(イ)(B)に示すように、接続回路に流fる電流は
縫分器(2)の出力電圧がVreflと一致した時点を
経過してなお若干流f続けても、電流が遮断さn、女時
点で電流設定器(ロ)で設定しfc電流の実効値になる
。
かくて第3図(A)に示す二乗した電流波形1.II■
のように電源電圧、負荷抵抗の値に応じて振幅が変化し
てもその各電流の実効値は設定値となる。
のように電源電圧、負荷抵抗の値に応じて振幅が変化し
てもその各電流の実効値は設定値となる。
負荷インピーダンスが何等かの異常によシ特別に高くな
って、第3図囚に示すように二乗した電流波形1vの振
幅が低下し、第3図(Blに示すように、積分電圧が設
定器(ハ)で設定したトランジスタ(5+)〜(54)
の最長通電ノξルス幅になってもVrefHに達しない
時は、積分器(イ)の出力(第3図(0) )が二乗器
Q61の出力Vref2と一致し、比較器■よシ第3図
(8に示すように低レベルの信号を出力するから、この
出力によJ NANDゲート休pを体して、uルス幅制
御回路Q◇が作動し、電流が遮断さnる。
って、第3図囚に示すように二乗した電流波形1vの振
幅が低下し、第3図(Blに示すように、積分電圧が設
定器(ハ)で設定したトランジスタ(5+)〜(54)
の最長通電ノξルス幅になってもVrefHに達しない
時は、積分器(イ)の出力(第3図(0) )が二乗器
Q61の出力Vref2と一致し、比較器■よシ第3図
(8に示すように低レベルの信号を出力するから、この
出力によJ NANDゲート休pを体して、uルス幅制
御回路Q◇が作動し、電流が遮断さnる。
また、過負荷又は溶接ガンアームの短絡によシ第3図(
4)に示すように、二乗した電流波形Vが過電流検出レ
ベルvrefBを超過した時は、比較器cすよシ第3図
(F’)に示すように低レベルの信号を出力するから、
この出力によシNANDゲート(イ)を介してパルス幅
利@j回路ψυを作動し、電流が#i断さr+る。ラッ
チ回路01)全設けたときは、該回路t、3υをリセッ
トするまで通電は阻止さn、る。
4)に示すように、二乗した電流波形Vが過電流検出レ
ベルvrefBを超過した時は、比較器cすよシ第3図
(F’)に示すように低レベルの信号を出力するから、
この出力によシNANDゲート(イ)を介してパルス幅
利@j回路ψυを作動し、電流が#i断さr+る。ラッ
チ回路01)全設けたときは、該回路t、3υをリセッ
トするまで通電は阻止さn、る。
尚、前記実施例では、演算回路θ(jを二乗器OD及び
A!i分器(2)で構成して電流の実効値に対応する値
全49.出するようにしたが、実効値のだ義から明らか
なように、更に平均化回路及び開平回路ft−設けて実
効値を算出するようにし、実効値設定回路−も同じよう
に構成してもよいことは勿論である。
A!i分器(2)で構成して電流の実効値に対応する値
全49.出するようにしたが、実効値のだ義から明らか
なように、更に平均化回路及び開平回路ft−設けて実
効値を算出するようにし、実効値設定回路−も同じよう
に構成してもよいことは勿論である。
このように本発明によるときは、電源回路をインバータ
を介して溶接カンに接続する回路に流几るIj、流の実
効値又は実効値に対応する値を算出する演算回路を設け
、その演算器の出力が設定値と一致した時出力する信号
により制御回路を作動させ、インバータのトランジスタ
等d素子に流nる電流を遮断するようにしたので、電源
及び負荷の変動があっても正確に且つよシ高速に設定し
た実効値に制御できる効果を有する。
を介して溶接カンに接続する回路に流几るIj、流の実
効値又は実効値に対応する値を算出する演算回路を設け
、その演算器の出力が設定値と一致した時出力する信号
により制御回路を作動させ、インバータのトランジスタ
等d素子に流nる電流を遮断するようにしたので、電源
及び負荷の変動があっても正確に且つよシ高速に設定し
た実効値に制御できる効果を有する。
第1図は本発明の一実施例のブロック図、第2図はその
要部の回路図、第3図囚〜ψ〕は、各部の波形を示す図
である。 (1)・・・電源回路 (5)・・・インバータ(8)
・・・浴接ガン 0I・・・演算回路(至)・・・実効
値設定回路 αη・・・比較器01・・・制御回路 (
21)・・リゼルス幅制御回路(2)・・・発振器 (23t)〜(234)・・・ペースドライブ回路■・
・・設定回路 に)・・・比較器 (ハ)・・・過電流設定回路 特許出願人 本田技研工業株式会社 第1図 1 手続補正書目側 11j1和F、9イ14 %3 日 特許庁長官殿 ■、小事件表示 昭和58年特許願第243100号 2、発明の名称 抵抗溶接機の定電流制御回路 3、袖市をする者 事件との関係 特許出願人 552本田技研工業株式会社 4、代 理 人 「第5図」に補正する。
要部の回路図、第3図囚〜ψ〕は、各部の波形を示す図
である。 (1)・・・電源回路 (5)・・・インバータ(8)
・・・浴接ガン 0I・・・演算回路(至)・・・実効
値設定回路 αη・・・比較器01・・・制御回路 (
21)・・リゼルス幅制御回路(2)・・・発振器 (23t)〜(234)・・・ペースドライブ回路■・
・・設定回路 に)・・・比較器 (ハ)・・・過電流設定回路 特許出願人 本田技研工業株式会社 第1図 1 手続補正書目側 11j1和F、9イ14 %3 日 特許庁長官殿 ■、小事件表示 昭和58年特許願第243100号 2、発明の名称 抵抗溶接機の定電流制御回路 3、袖市をする者 事件との関係 特許出願人 552本田技研工業株式会社 4、代 理 人 「第5図」に補正する。
Claims (1)
- 電源回路をインバータを介して溶接ガンに接続した抵抗
溶接機において、前記接続回路に介入さnた電流検出器
と、該検出器に接続さ几該接続回路に流几る電流の実効
値又は実効値に対応する値を算出する演算回路と、該演
算回路の出力と設定値とを比較し、該出力が設定値と一
致しに時出力信号を発生する比較回路と、前記インバー
タに接続さ九該比較回路の出力によりインバータを制御
し前記接続回路に流j5る電流を遮断する制御回路とを
備えることを特徴とする抵抗浴接機の定電流制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58243100A JPS60137582A (ja) | 1983-12-24 | 1983-12-24 | 抵抗溶接機の定電流制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58243100A JPS60137582A (ja) | 1983-12-24 | 1983-12-24 | 抵抗溶接機の定電流制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60137582A true JPS60137582A (ja) | 1985-07-22 |
JPH0212672B2 JPH0212672B2 (ja) | 1990-03-23 |
Family
ID=17098787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58243100A Granted JPS60137582A (ja) | 1983-12-24 | 1983-12-24 | 抵抗溶接機の定電流制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60137582A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60137581A (ja) * | 1983-12-27 | 1985-07-22 | Honda Motor Co Ltd | 抵抗溶接機における溶接電流制御装置 |
JPS6454790U (ja) * | 1987-09-28 | 1989-04-04 | ||
JPS6454986U (ja) * | 1987-10-01 | 1989-04-05 | ||
EP0339551A2 (en) * | 1988-04-25 | 1989-11-02 | Kabushiki Kaisha Toshiba | Control apparatus of resistance welders and control method thereof |
JPH01293985A (ja) * | 1988-05-20 | 1989-11-27 | Dengensha Mfg Co Ltd | インバータ式抵抗溶接機 |
JPH0259888U (ja) * | 1988-10-25 | 1990-05-01 | ||
JPH02182384A (ja) * | 1989-01-10 | 1990-07-17 | Honda Motor Co Ltd | 直流抵抗溶接機の保護装置 |
US5866866A (en) * | 1995-09-20 | 1999-02-02 | Miyachi Technos Corporation | Inverter seam resistance welding electric power supply apparatus |
EP1880788A2 (de) * | 2006-07-21 | 2008-01-23 | EWM Hightec Welding GmbH | Lichtbogenschweißgerät |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS481722A (ja) * | 1971-05-17 | 1973-01-11 |
-
1983
- 1983-12-24 JP JP58243100A patent/JPS60137582A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS481722A (ja) * | 1971-05-17 | 1973-01-11 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60137581A (ja) * | 1983-12-27 | 1985-07-22 | Honda Motor Co Ltd | 抵抗溶接機における溶接電流制御装置 |
JPS6454790U (ja) * | 1987-09-28 | 1989-04-04 | ||
JPS6454986U (ja) * | 1987-10-01 | 1989-04-05 | ||
EP0339551A2 (en) * | 1988-04-25 | 1989-11-02 | Kabushiki Kaisha Toshiba | Control apparatus of resistance welders and control method thereof |
JPH01293985A (ja) * | 1988-05-20 | 1989-11-27 | Dengensha Mfg Co Ltd | インバータ式抵抗溶接機 |
JPH0259888U (ja) * | 1988-10-25 | 1990-05-01 | ||
JPH065027Y2 (ja) * | 1988-10-25 | 1994-02-09 | 宮地電子株式会社 | インバータ式抵抗溶接機の電源装置 |
JPH02182384A (ja) * | 1989-01-10 | 1990-07-17 | Honda Motor Co Ltd | 直流抵抗溶接機の保護装置 |
US5866866A (en) * | 1995-09-20 | 1999-02-02 | Miyachi Technos Corporation | Inverter seam resistance welding electric power supply apparatus |
EP1880788A2 (de) * | 2006-07-21 | 2008-01-23 | EWM Hightec Welding GmbH | Lichtbogenschweißgerät |
EP1880788A3 (de) * | 2006-07-21 | 2008-05-21 | EWM Hightec Welding GmbH | Lichtbogenschweißgerät |
Also Published As
Publication number | Publication date |
---|---|
JPH0212672B2 (ja) | 1990-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60137582A (ja) | 抵抗溶接機の定電流制御回路 | |
US4151485A (en) | Digital clock recovery circuit | |
US4311438A (en) | Method and apparatus for controlling the start of an intermittently operating pump | |
JPH11510941A (ja) | 加熱素子の温度制御用回路装置 | |
US3252010A (en) | Scr control circuit gated by unijunction transistor relaxation oscillator with capacitive linearization | |
US3935530A (en) | Compensation equipment for fluctuations in A.C. source voltage | |
JP4685030B2 (ja) | トライアックのトリガを制御するシステムおよび方法 | |
JPH0554887B2 (ja) | ||
JPS5854412A (ja) | 電源装置の出力電圧調整装置 | |
US3523174A (en) | Welding timing circuit | |
JPH0216862Y2 (ja) | ||
JPS6016175A (ja) | 制御整流器のデイジタル制御装置 | |
JPS5824235A (ja) | 設定時間可変crタイマ | |
JPH055507Y2 (ja) | ||
JPS59160772A (ja) | 線路異常検出装置 | |
US2448422A (en) | Electronic relay arrangement | |
JPS6174773A (ja) | 半田ごての温度調整回路 | |
JPS62139408A (ja) | クロツク発生回路 | |
JPH0786888A (ja) | 遅延時間制御回路 | |
JPS5834499Y2 (ja) | 温度補償回路 | |
JPS59108921A (ja) | 液面検出装置 | |
KR820000940Y1 (ko) | C. v. c. f용 전압전류 자동제어장치 | |
JPS61165143A (ja) | Cpuの誤動作防止方式 | |
JPS63157B2 (ja) | ||
JPH02174522A (ja) | インバータ装置の過電流検出装置 |