JPS60137582A - 抵抗溶接機の定電流制御回路 - Google Patents
抵抗溶接機の定電流制御回路Info
- Publication number
- JPS60137582A JPS60137582A JP58243100A JP24310083A JPS60137582A JP S60137582 A JPS60137582 A JP S60137582A JP 58243100 A JP58243100 A JP 58243100A JP 24310083 A JP24310083 A JP 24310083A JP S60137582 A JPS60137582 A JP S60137582A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- inverter
- effective value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K11/00—Resistance welding; Severing by resistance heating
- B23K11/24—Electric supply or control circuits therefor
- B23K11/25—Monitoring devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ｆｆＪ接電流を設定しｆｃ実効値に制御する
抵抗浴接機の定電流制御回路に関する。
抵抗浴接機の定電流制御回路に関する。
従来、１Ｄ、源舌・インバータを介して溶接ガンに接続
した抵抗浴接機において、インバータの電流制御素子と
して主にサイリスタが使用さｆているが、該素子をオン
にする（トリガする）タイミングを変え、導通角を制御
することによシ溶接電流を制御していた。
した抵抗浴接機において、インバータの電流制御素子と
して主にサイリスタが使用さｆているが、該素子をオン
にする（トリガする）タイミングを変え、導通角を制御
することによシ溶接電流を制御していた。
したがって、溶接電流を所定の実効値に制御するために
は、一つかあるいはそｎ以上前のサイクルの浴接電流を
サンプルホールドし、そのサンプルホールド値をフィー
ドバックして次のサイクルの点弧角を決定していｋ。
は、一つかあるいはそｎ以上前のサイクルの浴接電流を
サンプルホールドし、そのサンプルホールド値をフィー
ドバックして次のサイクルの点弧角を決定していｋ。
かくてそのサイクルにおいて電源電圧、溶接負荷等が変
化したとき、その影響がそのま＼溶接電流の変化となっ
て現わｆするから、精度上限界がある等の不都合があっ
た。
化したとき、その影響がそのま＼溶接電流の変化となっ
て現わｆするから、精度上限界がある等の不都合があっ
た。
本発明は、かかる不都合を無くすことをその目的とした
もので、電源回路をインバータを介して溶接ガンに接続
した抵抗浴接機において、前記接続回路に介入さｎ７ｚ
電流検出器と、該検出器に接続さ１＃接続回路に流ｎる
電流の実効値又は実効値に対応する値を算出する演算回
路と、該演算回路の出力と設定値とを比較し、該出力が
設定値と一致しに特出カイロ号を発生する比較回路と、
前記インバータに接続さ１該比較回路の出力によりイン
バータを制御し前記接続回路に流ｎる電流ン・遮断する
制御回路とを備えることケ特徴とする。
もので、電源回路をインバータを介して溶接ガンに接続
した抵抗浴接機において、前記接続回路に介入さｎ７ｚ
電流検出器と、該検出器に接続さ１＃接続回路に流ｎる
電流の実効値又は実効値に対応する値を算出する演算回
路と、該演算回路の出力と設定値とを比較し、該出力が
設定値と一致しに特出カイロ号を発生する比較回路と、
前記インバータに接続さ１該比較回路の出力によりイン
バータを制御し前記接続回路に流ｎる電流ン・遮断する
制御回路とを備えることケ特徴とする。
以下本発明の実施例を図面につき説明する。
第１図は本発明の一実施例のブロック図を示す。
同区１において、（１）は電源回路で、該電源回路（１
）は、商用゛電源端子（２）に接続さノ］た整流回路（
３）と平滑回路（４）とから成る。（５）はトランジス
タなどにより構成さｆｌ、 女インバータで、該インバ
ータ（５）の父流出力を溶接トランス（６）及び整流回
路（７）を介して？８接ガン（８）に加えるようにし女
。
）は、商用゛電源端子（２）に接続さノ］た整流回路（
３）と平滑回路（４）とから成る。（５）はトランジス
タなどにより構成さｆｌ、 女インバータで、該インバ
ータ（５）の父流出力を溶接トランス（６）及び整流回
路（７）を介して？８接ガン（８）に加えるようにし女
。
該電源回路（１）をインバータ（５）ｆ介して溶接ガン
（８）に接続する接続回路におけるイン、Ｑ−夕（５）
の入力回路（又は溶接トランス（６）の２次回路）には
変流器等の電流検出器（９） （ｒ−介入した。
（８）に接続する接続回路におけるイン、Ｑ−夕（５）
の入力回路（又は溶接トランス（６）の２次回路）には
変流器等の電流検出器（９） （ｒ−介入した。
θ０は、該電流検出器（９）に接続さｎた二乗器（１１
）及び積分器□□□からなり、前記接続回路を流１．る
電流の実効値に対応する値を算出する演算回路、（２）
は実効値設定回路で、該回路ａ３は電流設定器０４）と
二乗器００とオーバーシュート補正回路（４とからなり
、電流設定器（１４１で設定した電流の実効値に対応す
る値を出力するようにした。
）及び積分器□□□からなり、前記接続回路を流１．る
電流の実効値に対応する値を算出する演算回路、（２）
は実効値設定回路で、該回路ａ３は電流設定器０４）と
二乗器００とオーバーシュート補正回路（４とからなり
、電流設定器（１４１で設定した電流の実効値に対応す
る値を出力するようにした。
該実効値設定回路０［有］全演算回路θＯと共に比較器
０′ｈに接続し、演算回路００の出力が実効値設定回路
０りの出力と一致したとき出力信号を発生する比較回路
を構成し女。
０′ｈに接続し、演算回路００の出力が実効値設定回路
０りの出力と一致したとき出力信号を発生する比較回路
を構成し女。
前記オーバーシュート補正回路（イ）は例えばアッテネ
ータから成り、接続回路に流ｎる電流が設定値と一致し
たことを検出してからインバータ（５）のトランジスタ
（５１）〜（５４）全オフするまでの時間遅ｎ、１−補
正するための回路である。この時間遅ｎは電流値と相関
関係があるので、正確な補正を行なう場合はオーバーシ
ュート補正回路（６）をアッテネータ、差動増幅器等で
構成し、該増幅器の一入力端子を図の鎖線で示すように
二乗器ｏＪ）に接続し電流の二乗値も補正量の決定要素
とする。
ータから成り、接続回路に流ｎる電流が設定値と一致し
たことを検出してからインバータ（５）のトランジスタ
（５１）〜（５４）全オフするまでの時間遅ｎ、１−補
正するための回路である。この時間遅ｎは電流値と相関
関係があるので、正確な補正を行なう場合はオーバーシ
ュート補正回路（６）をアッテネータ、差動増幅器等で
構成し、該増幅器の一入力端子を図の鎖線で示すように
二乗器ｏＪ）に接続し電流の二乗値も補正量の決定要素
とする。
また電流設定器α荀の代りに電流設定入力全二乗器（［
丘に鎖線で示すように端子θ８）から加えるようにして
もよい。
丘に鎖線で示すように端子θ８）から加えるようにして
もよい。
萌はインバータ（５）の出カッ々ルス幅を・制御する制
御回路で、該回路（Ｌ９１はＮ Ａ、Ｎ ｌ）ゲートは
ｊを介して比較器（１７）に接続さｆするパルス幅制御
回路Ｑ１）と発振器（イ）とからなり、その出力ゲイン
ペース（５〕を構成するトランジスタ（５ｓ）（５□８
５３ ）（５４）のペースドライブ回路（２３１）（２
３□）（２３３）（２３４）に各接続し、パルス幅制御
回路（２１）に低レベルの信号が入力しているときはイ
ンバータ（５ンヲ作動する高し／ベルの信号を出力し、
高レベルの信号が入力したときはインバータ（５）を不
作動にして電流を遮断する低レベルの信号を出力するよ
うにした。
御回路で、該回路（Ｌ９１はＮ Ａ、Ｎ ｌ）ゲートは
ｊを介して比較器（１７）に接続さｆするパルス幅制御
回路Ｑ１）と発振器（イ）とからなり、その出力ゲイン
ペース（５〕を構成するトランジスタ（５ｓ）（５□８
５３ ）（５４）のペースドライブ回路（２３１）（２
３□）（２３３）（２３４）に各接続し、パルス幅制御
回路（２１）に低レベルの信号が入力しているときはイ
ンバータ（５ンヲ作動する高し／ベルの信号を出力し、
高レベルの信号が入力したときはインバータ（５）を不
作動にして電流を遮断する低レベルの信号を出力するよ
うにした。
同図において、い９はインバータ（５）の作動を確保す
るトランジスタ（５１） （５４）の最長通電パルス幅
を設定する設定回路で、該設定回路１２７ｉｌは最大パ
ルス幅設足器（ハ）と、積分器い９と、該積分器０ｉｌ
の出力と二乗器ａ９の出力Ｖｒｅｆ２ｉ比較する比較器
（イ）とから成り、 ＮＡＮＤゲートいＩを介してノ々
ルス幅制御回路Ｑｖに接続し、積分器（ホ）の出力が二
乗器（５）の出力Ｖｒｅｆ２と一致し、設定した最大パ
ルス幅に達したとき出力する信号で該パルス幅制御回Ｂ
（２Ｕ’に作動しインバータ（５）を不作動にするよう
にした。
るトランジスタ（５１） （５４）の最長通電パルス幅
を設定する設定回路で、該設定回路１２７ｉｌは最大パ
ルス幅設足器（ハ）と、積分器い９と、該積分器０ｉｌ
の出力と二乗器ａ９の出力Ｖｒｅｆ２ｉ比較する比較器
（イ）とから成り、 ＮＡＮＤゲートいＩを介してノ々
ルス幅制御回路Ｑｖに接続し、積分器（ホ）の出力が二
乗器（５）の出力Ｖｒｅｆ２と一致し、設定した最大パ
ルス幅に達したとき出力する信号で該パルス幅制御回Ｂ
（２Ｕ’に作動しインバータ（５）を不作動にするよう
にした。
（ハ）に過電流設定回路で、該回路（２８１に過電流設
定器Ｃ！■とこの出力及び電流検出器（９）の出力と全
比較する比較諸国とからなり、ＮＡＲＤゲーＩは介して
、又はラッチ回路０υを介してパルス幅制御回路（２υ
に接続し、設定した過電原音超過したとき出力する信号
でパルスＩＩＩＩ制御回路（２１１作動シ、インバータ
（５）ヲ不作動にしてトランジスタ（５，）〜（５４Ｊ
ｋ保護するようにした。
定器Ｃ！■とこの出力及び電流検出器（９）の出力と全
比較する比較諸国とからなり、ＮＡＲＤゲーＩは介して
、又はラッチ回路０υを介してパルス幅制御回路（２υ
に接続し、設定した過電原音超過したとき出力する信号
でパルスＩＩＩＩ制御回路（２１１作動シ、インバータ
（５）ヲ不作動にしてトランジスタ（５，）〜（５４Ｊ
ｋ保護するようにした。
第２図に別記パルス幅制御回路圓の一例を示す。
同図において、Ｃ３２＋Ｇ切０噌□□□は、そｎぞ詐Ａ
ＮＤゲート、（支）＋ｓｙ＋ｉｊ：フリツプフロツ１、
儲はオアゲート、（３９）はパルスでＱ端子の出力が短
時間低レベルになる単安定マルチバイブレータで、同回
路（２１１は、発振器四の出カバルスＡＮＤゲー） （
３３＋に入力すると入力毎にＡＮＤゲートＡＮＤゲート
ｒｓａ国の出力が共に低レベルになるように作動する。
ＮＤゲート、（支）＋ｓｙ＋ｉｊ：フリツプフロツ１、
儲はオアゲート、（３９）はパルスでＱ端子の出力が短
時間低レベルになる単安定マルチバイブレータで、同回
路（２１１は、発振器四の出カバルスＡＮＤゲー） （
３３＋に入力すると入力毎にＡＮＤゲートＡＮＤゲート
ｒｓａ国の出力が共に低レベルになるように作動する。
次に、第１図示の回路の作用について説明すると、イン
バータ（５）が作動し、溶接ガン（８）に溶接電流が供
給さｎ、ると、電流検出器（９）Ｋよｐ接続回路に流ｎ
、る電流が検出さ４、演算回路θ（）の二乗器０１）か
ら第３図（４）に示すような該電流の二乗さｎ、 ｇ
！電流が出力する。この電流は積分器（２）で積分さｎ
１第３図（Ｂ）に示すような波形の′電圧を出力する。
バータ（５）が作動し、溶接ガン（８）に溶接電流が供
給さｎ、ると、電流検出器（９）Ｋよｐ接続回路に流ｎ
、る電流が検出さ４、演算回路θ（）の二乗器０１）か
ら第３図（４）に示すような該電流の二乗さｎ、 ｇ
！電流が出力する。この電流は積分器（２）で積分さｎ
１第３図（Ｂ）に示すような波形の′電圧を出力する。
この電圧は接続回路に流ｎる′電流の実効値に対応する
もので、比較器０乃において電流設定器（１４）で設足
さｎた電流値の実効値に対応する電圧Ｖｒｅｆｌ と比
較さソ１、この電圧Ｖｒｃｆｌ と一致した時、比較器
α力から第３図ＣＤ）に示すように低レベルの信号を出
力する。
もので、比較器０乃において電流設定器（１４）で設足
さｎた電流値の実効値に対応する電圧Ｖｒｅｆｌ と比
較さソ１、この電圧Ｖｒｃｆｌ と一致した時、比較器
α力から第３図ＣＤ）に示すように低レベルの信号を出
力する。
かくてこの信号はＮ Ａ、Ｎ Ｉ）ゲート翰ヲ介してパ
ルス幅制御回路ｅ！υを制御し、発績器（イ）の出力パ
ルスと同期して立上り、インバータ（５）のトランジス
タ（５１）（５２）Ｘは（５１１）（５４）に流ｎてい
ｆ ）’！ ）Ｌｐス′亀電流・ゼルス幅？１ｌＩＪ御
回路ｅυの出力が低レベルになることによシ遮断さｎる
。
ルス幅制御回路ｅ！υを制御し、発績器（イ）の出力パ
ルスと同期して立上り、インバータ（５）のトランジス
タ（５１）（５２）Ｘは（５１１）（５４）に流ｎてい
ｆ ）’！ ）Ｌｐス′亀電流・ゼルス幅？１ｌＩＪ御
回路ｅυの出力が低レベルになることによシ遮断さｎる
。
前記電圧Ｖｒｅｆ１は前記したようにオーバーシュート
補正回路（６）により補正さｎ、２値であるから、第３
図（イ）（Ｂ）に示すように、接続回路に流ｆる電流は
縫分器（２）の出力電圧がＶｒｅｆｌと一致した時点を
経過してなお若干流ｆ続けても、電流が遮断さｎ、女時
点で電流設定器（ロ）で設定しｆｃ電流の実効値になる
。
補正回路（６）により補正さｎ、２値であるから、第３
図（イ）（Ｂ）に示すように、接続回路に流ｆる電流は
縫分器（２）の出力電圧がＶｒｅｆｌと一致した時点を
経過してなお若干流ｆ続けても、電流が遮断さｎ、女時
点で電流設定器（ロ）で設定しｆｃ電流の実効値になる
。
かくて第３図（Ａ）に示す二乗した電流波形１．ＩＩ■
のように電源電圧、負荷抵抗の値に応じて振幅が変化し
てもその各電流の実効値は設定値となる。
のように電源電圧、負荷抵抗の値に応じて振幅が変化し
てもその各電流の実効値は設定値となる。
負荷インピーダンスが何等かの異常によシ特別に高くな
って、第３図囚に示すように二乗した電流波形１ｖの振
幅が低下し、第３図（Ｂｌに示すように、積分電圧が設
定器（ハ）で設定したトランジスタ（５＋）〜（５４）
の最長通電ノξルス幅になってもＶｒｅｆＨに達しない
時は、積分器（イ）の出力（第３図（０） ）が二乗器
Ｑ６１の出力Ｖｒｅｆ２と一致し、比較器■よシ第３図
（８に示すように低レベルの信号を出力するから、この
出力によＪ ＮＡＮＤゲート休ｐを体して、ｕルス幅制
御回路Ｑ◇が作動し、電流が遮断さｎる。
って、第３図囚に示すように二乗した電流波形１ｖの振
幅が低下し、第３図（Ｂｌに示すように、積分電圧が設
定器（ハ）で設定したトランジスタ（５＋）〜（５４）
の最長通電ノξルス幅になってもＶｒｅｆＨに達しない
時は、積分器（イ）の出力（第３図（０） ）が二乗器
Ｑ６１の出力Ｖｒｅｆ２と一致し、比較器■よシ第３図
（８に示すように低レベルの信号を出力するから、この
出力によＪ ＮＡＮＤゲート休ｐを体して、ｕルス幅制
御回路Ｑ◇が作動し、電流が遮断さｎる。
また、過負荷又は溶接ガンアームの短絡によシ第３図（
４）に示すように、二乗した電流波形Ｖが過電流検出レ
ベルｖｒｅｆＢを超過した時は、比較器ｃすよシ第３図
（Ｆ’）に示すように低レベルの信号を出力するから、
この出力によシＮＡＮＤゲート（イ）を介してパルス幅
利＠ｊ回路ψυを作動し、電流が＃ｉ断さｒ＋る。ラッ
チ回路０１）全設けたときは、該回路ｔ、３υをリセッ
トするまで通電は阻止さｎ、る。
４）に示すように、二乗した電流波形Ｖが過電流検出レ
ベルｖｒｅｆＢを超過した時は、比較器ｃすよシ第３図
（Ｆ’）に示すように低レベルの信号を出力するから、
この出力によシＮＡＮＤゲート（イ）を介してパルス幅
利＠ｊ回路ψυを作動し、電流が＃ｉ断さｒ＋る。ラッ
チ回路０１）全設けたときは、該回路ｔ、３υをリセッ
トするまで通電は阻止さｎ、る。
尚、前記実施例では、演算回路θ（ｊを二乗器ＯＤ及び
Ａ！ｉ分器（２）で構成して電流の実効値に対応する値
全４９．出するようにしたが、実効値のだ義から明らか
なように、更に平均化回路及び開平回路ｆｔ−設けて実
効値を算出するようにし、実効値設定回路−も同じよう
に構成してもよいことは勿論である。
Ａ！ｉ分器（２）で構成して電流の実効値に対応する値
全４９．出するようにしたが、実効値のだ義から明らか
なように、更に平均化回路及び開平回路ｆｔ−設けて実
効値を算出するようにし、実効値設定回路−も同じよう
に構成してもよいことは勿論である。
このように本発明によるときは、電源回路をインバータ
を介して溶接カンに接続する回路に流几るＩｊ、流の実
効値又は実効値に対応する値を算出する演算回路を設け
、その演算器の出力が設定値と一致した時出力する信号
により制御回路を作動させ、インバータのトランジスタ
等ｄ素子に流ｎる電流を遮断するようにしたので、電源
及び負荷の変動があっても正確に且つよシ高速に設定し
た実効値に制御できる効果を有する。
を介して溶接カンに接続する回路に流几るＩｊ、流の実
効値又は実効値に対応する値を算出する演算回路を設け
、その演算器の出力が設定値と一致した時出力する信号
により制御回路を作動させ、インバータのトランジスタ
等ｄ素子に流ｎる電流を遮断するようにしたので、電源
及び負荷の変動があっても正確に且つよシ高速に設定し
た実効値に制御できる効果を有する。
第１図は本発明の一実施例のブロック図、第２図はその
要部の回路図、第３図囚〜ψ〕は、各部の波形を示す図
である。 （１）・・・電源回路 （５）・・・インバータ（８）
・・・浴接ガン ０Ｉ・・・演算回路（至）・・・実効
値設定回路 αη・・・比較器０１・・・制御回路 （
２１）・・リゼルス幅制御回路（２）・・・発振器 （２３ｔ）〜（２３４）・・・ペースドライブ回路■・
・・設定回路 に）・・・比較器 （ハ）・・・過電流設定回路 特許出願人 本田技研工業株式会社 第１図 １ 手続補正書目側 １１ｊ１和Ｆ、９イ１４ ％３ 日 特許庁長官殿 ■、小事件表示 昭和５８年特許願第２４３１００号 ２、発明の名称 抵抗溶接機の定電流制御回路 ３、袖市をする者 事件との関係 特許出願人 ５５２本田技研工業株式会社 ４、代 理 人 「第５図」に補正する。
要部の回路図、第３図囚〜ψ〕は、各部の波形を示す図
である。 （１）・・・電源回路 （５）・・・インバータ（８）
・・・浴接ガン ０Ｉ・・・演算回路（至）・・・実効
値設定回路 αη・・・比較器０１・・・制御回路 （
２１）・・リゼルス幅制御回路（２）・・・発振器 （２３ｔ）〜（２３４）・・・ペースドライブ回路■・
・・設定回路 に）・・・比較器 （ハ）・・・過電流設定回路 特許出願人 本田技研工業株式会社 第１図 １ 手続補正書目側 １１ｊ１和Ｆ、９イ１４ ％３ 日 特許庁長官殿 ■、小事件表示 昭和５８年特許願第２４３１００号 ２、発明の名称 抵抗溶接機の定電流制御回路 ３、袖市をする者 事件との関係 特許出願人 ５５２本田技研工業株式会社 ４、代 理 人 「第５図」に補正する。
Claims (1)
- 電源回路をインバータを介して溶接ガンに接続した抵抗
溶接機において、前記接続回路に介入さｎた電流検出器
と、該検出器に接続さ几該接続回路に流几る電流の実効
値又は実効値に対応する値を算出する演算回路と、該演
算回路の出力と設定値とを比較し、該出力が設定値と一
致しに時出力信号を発生する比較回路と、前記インバー
タに接続さ九該比較回路の出力によりインバータを制御
し前記接続回路に流ｊ５る電流を遮断する制御回路とを
備えることを特徴とする抵抗浴接機の定電流制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243100A JPS60137582A (ja) | 1983-12-24 | 1983-12-24 | 抵抗溶接機の定電流制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243100A JPS60137582A (ja) | 1983-12-24 | 1983-12-24 | 抵抗溶接機の定電流制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60137582A true JPS60137582A (ja) | 1985-07-22 |
| JPH0212672B2 JPH0212672B2 (ja) | 1990-03-23 |
Family
ID=17098787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243100A Granted JPS60137582A (ja) | 1983-12-24 | 1983-12-24 | 抵抗溶接機の定電流制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137582A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137581A (ja) * | 1983-12-27 | 1985-07-22 | Honda Motor Co Ltd | 抵抗溶接機における溶接電流制御装置 |
| JPS6454790U (ja) * | 1987-09-28 | 1989-04-04 | ||
| JPS6454986U (ja) * | 1987-10-01 | 1989-04-05 | ||
| EP0339551A2 (en) * | 1988-04-25 | 1989-11-02 | Kabushiki Kaisha Toshiba | Control apparatus of resistance welders and control method thereof |
| JPH01293985A (ja) * | 1988-05-20 | 1989-11-27 | Dengensha Mfg Co Ltd | インバータ式抵抗溶接機 |
| JPH0259888U (ja) * | 1988-10-25 | 1990-05-01 | ||
| JPH02182384A (ja) * | 1989-01-10 | 1990-07-17 | Honda Motor Co Ltd | 直流抵抗溶接機の保護装置 |
| US5866866A (en) * | 1995-09-20 | 1999-02-02 | Miyachi Technos Corporation | Inverter seam resistance welding electric power supply apparatus |
| EP1880788A2 (de) * | 2006-07-21 | 2008-01-23 | EWM Hightec Welding GmbH | Lichtbogenschweißgerät |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS481722A (ja) * | 1971-05-17 | 1973-01-11 |
-
1983
- 1983-12-24 JP JP58243100A patent/JPS60137582A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS481722A (ja) * | 1971-05-17 | 1973-01-11 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137581A (ja) * | 1983-12-27 | 1985-07-22 | Honda Motor Co Ltd | 抵抗溶接機における溶接電流制御装置 |
| JPS6454790U (ja) * | 1987-09-28 | 1989-04-04 | ||
| JPS6454986U (ja) * | 1987-10-01 | 1989-04-05 | ||
| EP0339551A2 (en) * | 1988-04-25 | 1989-11-02 | Kabushiki Kaisha Toshiba | Control apparatus of resistance welders and control method thereof |
| JPH01293985A (ja) * | 1988-05-20 | 1989-11-27 | Dengensha Mfg Co Ltd | インバータ式抵抗溶接機 |
| JPH0259888U (ja) * | 1988-10-25 | 1990-05-01 | ||
| JPH065027Y2 (ja) * | 1988-10-25 | 1994-02-09 | 宮地電子株式会社 | インバータ式抵抗溶接機の電源装置 |
| JPH02182384A (ja) * | 1989-01-10 | 1990-07-17 | Honda Motor Co Ltd | 直流抵抗溶接機の保護装置 |
| US5866866A (en) * | 1995-09-20 | 1999-02-02 | Miyachi Technos Corporation | Inverter seam resistance welding electric power supply apparatus |
| EP1880788A2 (de) * | 2006-07-21 | 2008-01-23 | EWM Hightec Welding GmbH | Lichtbogenschweißgerät |
| EP1880788A3 (de) * | 2006-07-21 | 2008-05-21 | EWM Hightec Welding GmbH | Lichtbogenschweißgerät |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0212672B2 (ja) | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60137582A (ja) | 抵抗溶接機の定電流制御回路 | |
| US3981191A (en) | Method and apparatus for the ultrasonic measurement of the flow velocity of fluent media | |
| US4311438A (en) | Method and apparatus for controlling the start of an intermittently operating pump | |
| US5847367A (en) | Circuit arrangement for controlling the temperature of a heating element | |
| JPS5860311A (ja) | パラメ−タ制御装置 | |
| US3252010A (en) | Scr control circuit gated by unijunction transistor relaxation oscillator with capacitive linearization | |
| US3935530A (en) | Compensation equipment for fluctuations in A.C. source voltage | |
| JP4685030B2 (ja) | トライアックのトリガを制御するシステムおよび方法 | |
| JPH02246769A (ja) | 電力制御回路 | |
| JPH0554887B2 (ja) | ||
| JPS5854412A (ja) | 電源装置の出力電圧調整装置 | |
| US3523174A (en) | Welding timing circuit | |
| JPS6016175A (ja) | 制御整流器のデイジタル制御装置 | |
| JPS5824235A (ja) | 設定時間可変ｃｒタイマ | |
| JP2530171Y2 (ja) | サーマルヘッドの断線チェック装置 | |
| JPS59160772A (ja) | 線路異常検出装置 | |
| US2448422A (en) | Electronic relay arrangement | |
| JPS6174773A (ja) | 半田ごての温度調整回路 | |
| JPS62139408A (ja) | クロツク発生回路 | |
| JPH0786888A (ja) | 遅延時間制御回路 | |
| JPS5834499Y2 (ja) | 温度補償回路 | |
| KR820000940Y1 (ko) | C. v. c. f용 전압전류 자동제어장치 | |
| JPS61165143A (ja) | Ｃｐｕの誤動作防止方式 | |
| JPS63157B2 (ja) | ||
| JPH02174522A (ja) | インバータ装置の過電流検出装置 |