JPS60126851A - 半導体デバイスの冷却装置 - Google Patents
半導体デバイスの冷却装置Info
- Publication number
- JPS60126851A JPS60126851A JP23422183A JP23422183A JPS60126851A JP S60126851 A JPS60126851 A JP S60126851A JP 23422183 A JP23422183 A JP 23422183A JP 23422183 A JP23422183 A JP 23422183A JP S60126851 A JPS60126851 A JP S60126851A
- Authority
- JP
- Japan
- Prior art keywords
- fins
- thermal
- thermal conductor
- housing
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4338—Pistons, e.g. spring-loaded members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野）
本発明は、半導体素子あるいは集積回路チップから発生
する熱を除去するための冷却装置に関する。 ・ 〔発明の背景〕 大型電子計算機では処理速度の速いことが要求されるた
め、辺部、半導体素子を大規模に集積した回路チップが
開発されている。また、その集積回路チップを互いに接
続する電気配線をできるだめ短かくするため、マ′イク
ロパッチージに多数の集積回路チップを実装する方法が
開発されている。
する熱を除去するための冷却装置に関する。 ・ 〔発明の背景〕 大型電子計算機では処理速度の速いことが要求されるた
め、辺部、半導体素子を大規模に集積した回路チップが
開発されている。また、その集積回路チップを互いに接
続する電気配線をできるだめ短かくするため、マ′イク
ロパッチージに多数の集積回路チップを実装する方法が
開発されている。
この、マイクロパツチージに実装された多数の集積回路
チップを冷却する冷却装置に関し、第１図に示すような
冷却装置が提案されている。
チップを冷却する冷却装置に関し、第１図に示すような
冷却装置が提案されている。
大規模集積回路（以下ＬＳＩと略記）チップ１は、多数
の導電層及び絶縁層からなる多層配線基板２（以下基板
と称す）上に非常に小さな半田ボール３とＦｒｅｅ Ｃ
ｈｉｐ −Ｆａｃｅ Ｄｏｗｎ Ｂｏｎｄｉｎｇとによ
って実装され、基板２の裏面の多数のピンに電気接続さ
れている。多数のＬＳＩチップ２を覆うようにハウジン
グ５が基板２に装着されている。ハウジング５内には多
数のシリンダ６が開けられ。
の導電層及び絶縁層からなる多層配線基板２（以下基板
と称す）上に非常に小さな半田ボール３とＦｒｅｅ Ｃ
ｈｉｐ −Ｆａｃｅ Ｄｏｗｎ Ｂｏｎｄｉｎｇとによ
って実装され、基板２の裏面の多数のピンに電気接続さ
れている。多数のＬＳＩチップ２を覆うようにハウジン
グ５が基板２に装着されている。ハウジング５内には多
数のシリンダ６が開けられ。
シリンダ６の中にはＬＳＩチップ１の背面から熱を導く
ピストン７と、ピストン７に押圧力を加えるバネ８が挿
入されている。基板２とハウジング５とで囲まれた密閉
空間７には、ヘリウムガスが満たされている。ＬＳＩチ
ップ２からの発生熱は、ピストン７とＬＳＩチップ２と
の接触部に介在するヘリウムガス層を介してピストン７
に伝えられる。そして、ピストン７から更にピストン７
とシリンダ６との隙間に介在するヘリウムガス層を伝わ
り、ハウジング５に′導かれ、最終的に、ハウジング５
の上部に設けられた冷水または冷却空気の流通する冷却
器１０により除去される。
ピストン７と、ピストン７に押圧力を加えるバネ８が挿
入されている。基板２とハウジング５とで囲まれた密閉
空間７には、ヘリウムガスが満たされている。ＬＳＩチ
ップ２からの発生熱は、ピストン７とＬＳＩチップ２と
の接触部に介在するヘリウムガス層を介してピストン７
に伝えられる。そして、ピストン７から更にピストン７
とシリンダ６との隙間に介在するヘリウムガス層を伝わ
り、ハウジング５に′導かれ、最終的に、ハウジング５
の上部に設けられた冷水または冷却空気の流通する冷却
器１０により除去される。
しかし、このような従来技術には次のような問題点があ
る。
る。
ヘリウムガスの熱伝導率は気体の中では大きい方である
が、ピストンあるいはシリンダなど金属体に比べ非常に
小さい。したがって、ヘリウム層の熱抵抗を小さくする
ためには、ピストン７とシリンダ６との隙間を小さくす
る必要がある。このため、ピストン７あるいはシリンダ
６は、高い加工精度が要求される。
が、ピストンあるいはシリンダなど金属体に比べ非常に
小さい。したがって、ヘリウム層の熱抵抗を小さくする
ためには、ピストン７とシリンダ６との隙間を小さくす
る必要がある。このため、ピストン７あるいはシリンダ
６は、高い加工精度が要求される。
第２図の冷却構造は、第１図の冷却構造に比べ熱伝導板
１３と平行溝１２の側壁との間のかさなり面積を大きく
することができる。しかし、各熱伝導板が全く独立にバ
ラバラに可動であるため、その分解、組立に複雑な作業
を必要とする。
１３と平行溝１２の側壁との間のかさなり面積を大きく
することができる。しかし、各熱伝導板が全く独立にバ
ラバラに可動であるため、その分解、組立に複雑な作業
を必要とする。
本発明の目的は、基板の反り、半導体チップ接続時の変
位、冷却構造組立時の変形、冷却構造の熱変形など種々
の変位を吸収する能力を有し、かつ、コンパクトで高い
冷却性能を有する半導体素子及び集積回路の冷却装置を
提供することである。
位、冷却構造組立時の変形、冷却構造の熱変形など種々
の変位を吸収する能力を有し、かつ、コンパクトで高い
冷却性能を有する半導体素子及び集積回路の冷却装置を
提供することである。
本発明は、互いに面で接触しながら上下左右に自由に動
き得る熱伝導体構造により、その熱抵抗を減少させたこ
とを特徴とする。
き得る熱伝導体構造により、その熱抵抗を減少させたこ
とを特徴とする。
以下、本発明の一実施例を第３図、第４図によって説明
すあ。
すあ。
図において、銅あるいはアルミニュウムのような熱伝導
性の良好な材料により作られたハウジング１５の内面に
は、多数のプレート状のフィン１６が互いに平行に設け
られている。ＬＳＩチップ１の背面の伝熱面積より大き
な投影面積を有する熱伝導体ａ１７及び熱伝導体ｂ１８
にも、前記フィン１６と同ピツチでフィン１９，２０．
２１が多数設けられている。ハウジング１５のフィン１
６と熱伝導体ａ’１７のフィン１９及び熱伝導体ａ１７
のもう一方のフィン２０と熱伝導体ｂ１８のフィン２１
とは互いに押しつけられその片面が面接触した状態で嵌
め合わされている。また、熱伝導体ｂ１８とＬＳＩチッ
プ１とも押し付けられ面接触している。上記フィン相互
及び熱伝導体とＬＳＩチップの圧接触構造を図４に示す
。ハウジング１５と熱伝導体＝１７とはフィン１６及び
１９を斜めに横断するバネ２２により連結されており、
それぞれのフィン１６及び１９は該バネ２２のバネ力の
水平方向成分によって互いにその片面が面接触するよう
に押し付けられている。一方、熱伝導体ａ１７と熱伝導
体ｂ１８とは、フィン２０及び２１を斜めに横断するバ
ネ２３により連結されており、それぞれのフィン２０及
び２１は該バネ２３のバネ力の水平方向成分によって互
いにその片面が面接触するように押し付けられている。
性の良好な材料により作られたハウジング１５の内面に
は、多数のプレート状のフィン１６が互いに平行に設け
られている。ＬＳＩチップ１の背面の伝熱面積より大き
な投影面積を有する熱伝導体ａ１７及び熱伝導体ｂ１８
にも、前記フィン１６と同ピツチでフィン１９，２０．
２１が多数設けられている。ハウジング１５のフィン１
６と熱伝導体ａ’１７のフィン１９及び熱伝導体ａ１７
のもう一方のフィン２０と熱伝導体ｂ１８のフィン２１
とは互いに押しつけられその片面が面接触した状態で嵌
め合わされている。また、熱伝導体ｂ１８とＬＳＩチッ
プ１とも押し付けられ面接触している。上記フィン相互
及び熱伝導体とＬＳＩチップの圧接触構造を図４に示す
。ハウジング１５と熱伝導体＝１７とはフィン１６及び
１９を斜めに横断するバネ２２により連結されており、
それぞれのフィン１６及び１９は該バネ２２のバネ力の
水平方向成分によって互いにその片面が面接触するよう
に押し付けられている。一方、熱伝導体ａ１７と熱伝導
体ｂ１８とは、フィン２０及び２１を斜めに横断するバ
ネ２３により連結されており、それぞれのフィン２０及
び２１は該バネ２３のバネ力の水平方向成分によって互
いにその片面が面接触するように押し付けられている。
また、熱伝導体ｂ１８とＬＳＩチップ１とは上記バネ２
２及び２３のバネ力の垂直方向成分によって押し付けら
れ面接触している。
２及び２３のバネ力の垂直方向成分によって押し付けら
れ面接触している。
ＬＳＩチップ１で発生した熱は熱伝導体ｂ１８底面に伝
えられ、その熱順次熱伝導体ｂ１８のフィン２１→熱伝
導体ａ１７のフィン２０→熱伝導体ａ１７のフィン１９
→ハウジング１５のフィン１６へとそれぞれ固体壁の面
接触によって伝えられる。そして、それぞれの接触面間
の接触熱抵抗は、それぞれの面の仕上げ面精度、面間に
介在するガス或には液体の熱伝導率によって′一義的に
決まり、組立精度、運転状態などにはよらない。また、
ごく一般的な加工方法を用いてもフィンの仕上げ面精度
はμｍのオーダであり、２０〜３０μｍのヘリウム層を
介して熱を伝える従抹例図１、図２に比べその熱抵抗は
非常に小さい。また、熱伝導体ａ１７は方向２５及び２
６に、熱伝導体ｂ １ ’８は方向２７及び２８に自由
に動くことができるため、Ｌ、ＳＩチップ１の高さのバ
ラツキ、水平度のバラツキにかかわらず、ＬＳＩチップ
１と熱伝導体ｂ１８とは常に面で接触することができる
。したがって、その接触熱抵抗を小さくできる。
えられ、その熱順次熱伝導体ｂ１８のフィン２１→熱伝
導体ａ１７のフィン２０→熱伝導体ａ１７のフィン１９
→ハウジング１５のフィン１６へとそれぞれ固体壁の面
接触によって伝えられる。そして、それぞれの接触面間
の接触熱抵抗は、それぞれの面の仕上げ面精度、面間に
介在するガス或には液体の熱伝導率によって′一義的に
決まり、組立精度、運転状態などにはよらない。また、
ごく一般的な加工方法を用いてもフィンの仕上げ面精度
はμｍのオーダであり、２０〜３０μｍのヘリウム層を
介して熱を伝える従抹例図１、図２に比べその熱抵抗は
非常に小さい。また、熱伝導体ａ１７は方向２５及び２
６に、熱伝導体ｂ １ ’８は方向２７及び２８に自由
に動くことができるため、Ｌ、ＳＩチップ１の高さのバ
ラツキ、水平度のバラツキにかかわらず、ＬＳＩチップ
１と熱伝導体ｂ１８とは常に面で接触することができる
。したがって、その接触熱抵抗を小さくできる。
二二二″、、″、富＝：六１５ｋｉ［、＆、１ｏ。
率の等しい円筒面でかみ合わされており、方向２６に自
由に動くことができる。一方、熱伝導体の１７と熱伝導
体ｂ２１、熱伝導体ｂ２１とＬＳＩチップ１との接続は
第４図に示す実施例の場合と同様である。本実施例の場
合において、ＬＳＩチップ１で発した熱は全て、固体面
の接触によりハウジング１５に伝えられるため、その熱
抵抗は非常に小さく、したがって、コンパクトな冷却構
造とすることができる。
由に動くことができる。一方、熱伝導体の１７と熱伝導
体ｂ２１、熱伝導体ｂ２１とＬＳＩチップ１との接続は
第４図に示す実施例の場合と同様である。本実施例の場
合において、ＬＳＩチップ１で発した熱は全て、固体面
の接触によりハウジング１５に伝えられるため、その熱
抵抗は非常に小さく、したがって、コンパクトな冷却構
造とすることができる。
以上１本発明の一実施例節３因、第５図においてフィン
板数として三枚の場合を示したが、この枚数にとられれ
ることなく、ＬＳＩチップの発熱量に応じてフィン枚数
を決定すればよい。また、それぞれのフィン同士及び熱
伝導体とＬＳＩチップとを圧接触させる構造として、バ
ネを斜めに取７り付ける構造を説明したが、水平方向用
のバね、垂直方向用のバネと二種類のバネを用いてそれ
ぞれの方向の押し付は力を得てもよい。
板数として三枚の場合を示したが、この枚数にとられれ
ることなく、ＬＳＩチップの発熱量に応じてフィン枚数
を決定すればよい。また、それぞれのフィン同士及び熱
伝導体とＬＳＩチップとを圧接触させる構造として、バ
ネを斜めに取７り付ける構造を説明したが、水平方向用
のバね、垂直方向用のバネと二種類のバネを用いてそれ
ぞれの方向の押し付は力を得てもよい。
本発明によれば、ＬＳＩチップの水平度及び高さのバラ
ツキに対応して、常にＬＳＩチップ面に面で、接触する
ことができ、再に、ＬＳＩチップよりハウジングに至る
まで全て接触した面によって熱が伝えられる。したがっ
て、その熱抵抗を小さくすることができ、冷却構造をコ
ンパクトにすることができる。
ツキに対応して、常にＬＳＩチップ面に面で、接触する
ことができ、再に、ＬＳＩチップよりハウジングに至る
まで全て接触した面によって熱が伝えられる。したがっ
て、その熱抵抗を小さくすることができ、冷却構造をコ
ンパクトにすることができる。
第１図、第２図は従来の半導体チップの冷却装置の縦断
面図、第３図は本発明の一実施例を示す一部断面斜視図
、第４図は、第３図の実施例に示す冷却構造の主要部の
斜視断面図、第５図は、本発明の他の一実施例の主要部
の断面図。 １・・・ＬＳＩチップ、２・・・基板、３・・・半田ボ
ール、５．１１，１５・・・ハウジング、７・・・ピス
トン、８゜２２．２３・・・バネ、１２・・・溝、１３
・・・熱伝導板、１６．１７，２０，２１・・・フィン
、１７．１８・・・′″ｆＪｌ 図 ￥、２［２１ 第 ３ （２） ｓ ｚｔ 第 ４ 図 １７ １５ 図
面図、第３図は本発明の一実施例を示す一部断面斜視図
、第４図は、第３図の実施例に示す冷却構造の主要部の
斜視断面図、第５図は、本発明の他の一実施例の主要部
の断面図。 １・・・ＬＳＩチップ、２・・・基板、３・・・半田ボ
ール、５．１１，１５・・・ハウジング、７・・・ピス
トン、８゜２２．２３・・・バネ、１２・・・溝、１３
・・・熱伝導板、１６．１７，２０，２１・・・フィン
、１７．１８・・・′″ｆＪｌ 図 ￥、２［２１ 第 ３ （２） ｓ ｚｔ 第 ４ 図 １７ １５ 図
Claims (1)
- 半導体チップで発した熱を、複数の熱伝導体の組合せに
より外部へ導く半導体チップ冷却装置の熱伝導体におい
て、熱伝導体同士、熱゛伝導体と半導体チップ、熱伝導
体とハウジングとをバネ力により常に面で接触した状態
に保ったことを特徴とする半導体チップの冷却装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23422183A JPS60126851A (ja) | 1983-12-14 | 1983-12-14 | 半導体デバイスの冷却装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23422183A JPS60126851A (ja) | 1983-12-14 | 1983-12-14 | 半導体デバイスの冷却装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60126851A true JPS60126851A (ja) | 1985-07-06 |
| JPH0568859B2 JPH0568859B2 (ja) | 1993-09-29 |
Family
ID=16967594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23422183A Granted JPS60126851A (ja) | 1983-12-14 | 1983-12-14 | 半導体デバイスの冷却装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126851A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0344084A2 (en) * | 1988-05-26 | 1989-11-29 | International Business Machines Corporation | High conduction cooling module having internal fins and compliant interfaces for VLSI chip technology |
| JP2011155226A (ja) * | 2010-01-28 | 2011-08-11 | Nec Access Technica Ltd | 電気機器のヒートシンク機構 |
-
1983
- 1983-12-14 JP JP23422183A patent/JPS60126851A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0344084A2 (en) * | 1988-05-26 | 1989-11-29 | International Business Machines Corporation | High conduction cooling module having internal fins and compliant interfaces for VLSI chip technology |
| US5052481A (en) * | 1988-05-26 | 1991-10-01 | International Business Machines Corporation | High conduction cooling module having internal fins and compliant interfaces for vlsi chip technology |
| JP2011155226A (ja) * | 2010-01-28 | 2011-08-11 | Nec Access Technica Ltd | 電気機器のヒートシンク機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568859B2 (ja) | 1993-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155661A (en) | Aluminum nitride multi-chip module | |
| EP0288183B1 (en) | Cooling apparatus and semiconductor device employing the same | |
| US6862186B2 (en) | Stack up assembly | |
| JP2724033B2 (ja) | 半導体モジユール | |
| US8115302B2 (en) | Electronic module with carrier substrates, multiple integrated circuit (IC) chips and microchannel cooling device | |
| JP2926537B2 (ja) | マルチチップモジュ−ルの冷却装置 | |
| US5052481A (en) | High conduction cooling module having internal fins and compliant interfaces for vlsi chip technology | |
| JPS60126853A (ja) | 半導体デバイス冷却装置 | |
| EP0871352A1 (en) | Integrated circuit device cooling structure | |
| JP2978511B2 (ja) | 集積回路素子実装構造体 | |
| KR20000069624A (ko) | 집적회로용 패키징 구조물 | |
| JPH04229645A (ja) | 電子回路パッケージ・モジュール | |
| US6597582B2 (en) | Semiconductor device incorporating module structure | |
| JPS60126851A (ja) | 半導体デバイスの冷却装置 | |
| WO2023272637A1 (zh) | 一种封装散热盖、芯片封装结构及电子设备 | |
| CN116114060A (zh) | 用于多芯片模块的散热器配置 | |
| JP2506885B2 (ja) | 半導体装置 | |
| JPH02138762A (ja) | 実装冷却方法 | |
| JP3395409B2 (ja) | 半導体モジュール | |
| JPH0422022B2 (ja) | ||
| JPH0440862B2 (ja) | ||
| JPH0573268B2 (ja) | ||
| JPH0573061B2 (ja) | ||
| JPH07202095A (ja) | 電子デバイスの冷却装置 | |
| JP2988453B2 (ja) | 電子機器の実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |