JPS60123020A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60123020A
JPS60123020A JP58230838A JP23083883A JPS60123020A JP S60123020 A JPS60123020 A JP S60123020A JP 58230838 A JP58230838 A JP 58230838A JP 23083883 A JP23083883 A JP 23083883A JP S60123020 A JPS60123020 A JP S60123020A
Authority
JP
Japan
Prior art keywords
film
substrate
single crystal
psg
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58230838A
Other languages
English (en)
Inventor
Yoshimitsu Hiroshima
広島　義光
Shigenori Matsumoto
松本　茂則
Koji Senda
耕司 千田
Toshihiro Kuriyama
俊寛 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP58230838A priority Critical patent/JPS60123020A/ja
Publication of JPS60123020A publication Critical patent/JPS60123020A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、特に単結晶半導
体基板の表面をおおう誘電体膜上に単結晶半導体膜を形
成する方法に関する。
従来例の構成とその問題点 あるいは非晶質Ｓ１膜を被着し、これをレーザービーム
等のエネルギービームで照射加熱することにより前記非
晶質Ｓｉ　膜を単結晶Ｓ１　膜に変換する技術はよく知
られている。しかしながら、これには結晶粒界の大きな
ものは得られに＜＜、結晶方位も確定しないという欠点
がある。
この欠点を補うものとしてＳｌ　単結晶基板表面に露呈
部を設け、露呈部の基板単結晶を成長様として露呈部（
シード部）から誘電体膜上にわたり単結晶化させるラテ
ラルエピタキシと呼ばれる成長技術が提案されている。
しかしこれにも次のような問題がある。すなわち、シー
ド部と５ｉ０２膜部では熱伝導率や熱膨張率が異なるた
めＳｌ　再結晶層にストレスがかかりやすいことである
。特にシード端部で高密度欠陥を発生しやすく結晶面方
位もくずれてくる。
発明の目的 本発明は上記欠点を鑑み、誘電体膜上の多結晶Ｓｉ　膜
を大面積にわたって良質な単結晶半導体膜である。
発明の構成 本発明による方法は単結晶半導体基板の表面上に基板表
面の一部を露呈させるように燐けい酸ガラス（ＰＳＧ　
）膜を形成したのち前記ＰＳＧ膜上に前記基板表面の露
呈部と接触するように多結晶又は非晶質半導体膜を被着
し、エネルギービーム照射によシ前記半導体膜を基板露
呈部からｐｓｅ膜上にわたり単結晶半導体膜に変換する
ことを特徴とする。
実施例の説明 以下本発明の実施例を図面を参照して詳述する。
図は本発明の一実施例を示すものである。単結晶Ｓｊ−
基板１ｏの表面に基板表面の一部を露呈するように選択
的にｐｓＧ膜１１をｃｖｎ法などで形成する。ＰＳ０膜
１１のリン濃度は５〜１５重量％が適当である。つぎに
、ＰＳσ膜１膜上１上板表面の露呈部と接触するように
多結晶もしくは非晶質Ｓｉ　膜１２をｃｖｎ法、蒸着法
などによシ被着する。しかる後、エネルギービーム例え
ばレーザー光１３でＳｊ−膜１２を照射加熱しながら矢
印方向に走査して熱処理を行なう。このときレーザー光
１３はｓ、１　基板１ｏとＳｌ　膜１２の接触部を起点
として走査を行なうもので、この接触部ではＳｌ膜１２
の一部分１２Ａが基板表面に整合して同−熱晶面を呈す
るように単結晶化される。そしてこの単結晶化部分１２
Ａは矢印方向への走査の進行につれて走査方向に拡延す
るのでＳｉ　膜１２は全体として基板と同じ面方位で単
結晶化される。
ここで本発明の特徴であるＰＳＧ膜１１の効果を以下に
述べる。レーザー光１３の照射により多結晶ｓｌ　膜１
２は局部的にしがも極短時間の溶融。
再固化が行われる。このときｓｌ　膜１２内には急激な
温度勾配が発生し、熱膨張と熱収縮が繰り返えされる。
このストレスを緩和するのがＰＳＧ膜１１である。リン
濃度が６〜１５重量％のＰｓＧＭｌｌは９００　’Ｑ程
度のアニール処理により粘性が小さくなる。レーザー照
射中Ｓｉ膜下のＰｓＧ膜１膜上１の余熱をうけ表面部分
はアニール処理を受けたと同様の状態になっている。Ｐ
ＳＧ膜（７）粘性が下ると、それに密着したＳｉ　薄−
膜の急激な体積変化にも追随できノリクションをおこす
ことなくそのストレスを吸収する効果が期待される０と
くにラテラルエピタキシ技術で問題となるシード端部で
のストレスが低粘性によりフローするｐｓｅ膜により緩
和され結晶欠陥および結晶粒界が殆ど含まれない良品質
の単結晶薄膜が形成される０ なおＰＳＧ膜の膜厚については何ら制約はない０また極
端な場合として誘電体膜がｐｓｅ膜を含む多層膜であっ
てもその効果は全つく変わらない０発明の詳細 な説明したように本発明によれば誘電体膜上の半導体膜
を基板表面と結晶方位を同じくして且つ方位ばらつきな
しに単結晶化することができ、しかもシード端部におい
ても結晶欠陥を発生させない単結晶半導体膜を形成する
ことができる０さらにシード端部の影響がないため、シ
ード部を自由に配置することができ、各種の半漢体デパ
Ａス
【図面の簡単な説明】
図は本発明の一実施例を示す基板断面図である。 １ｏ・・・・・・単結晶Ｓｉ基板、１１・・・・・・Ｐ
ｓＧ膜、１２・・・・・・多結晶又は非晶質ｓｌ膜、１
２Ａ・・・・・・単結晶シード部分、１３・・・・・・
レーザー光。

Claims (1)

    【特許請求の範囲】
  1. 単結晶半導体基板の表面に前記基板表面の一部を露呈さ
    せるように燐けん酸ガラス（ｐｓＧ）膜を形成する工程
    と、前記ＰＳＧ膜上に前記基板表面の露呈部と接触する
    ように多結晶又は非晶質半導体膜を被着する工程と、し
    かるのちエネルギービーム照射により前記半導体膜を前
    記基板露呈部から前記ｐｓＧ膜上にわたり単結晶半導体
    膜に変換する工程とを含むことを特徴とする半導体装置
    の製造方法。
JP58230838A 1983-12-07 1983-12-07 半導体装置の製造方法 Pending JPS60123020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58230838A JPS60123020A (ja) 1983-12-07 1983-12-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58230838A JPS60123020A (ja) 1983-12-07 1983-12-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60123020A true JPS60123020A (ja) 1985-07-01

Family

ID=16914072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58230838A Pending JPS60123020A (ja) 1983-12-07 1983-12-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60123020A (ja)

Similar Documents

Publication Publication Date Title
US4773964A (en) Process for the production of an oriented monocrystalline silicon film with localized defects on an insulating support
JPS59161014A (ja) 半導体薄膜結晶化方法
JPS6119116A (ja) 半導体装置の製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS60123020A (ja) 半導体装置の製造方法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS621220A (ja) 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法
JPS5983993A (ja) 単結晶半導体層の成長方法
JPH0236052B2 (ja)
JP2929660B2 (ja) 半導体装置の製造方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JP2993107B2 (ja) 半導体薄膜の製造方法
JPS58212123A (ja) 単結晶薄膜の製造方法
JPH0442358B2 (ja)
JPS59121823A (ja) 単結晶シリコン膜形成法
JPS6091622A (ja) 半導体基板の製造方法
JPS60161396A (ja) シリコン薄膜の製造方法
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPH02177534A (ja) 半導体装置の製造方法
JPH0453124A (ja) 単結晶シリコン薄膜の製造方法およびその装置
JPS6126598A (ja) ゲルマニウム薄膜結晶の製造方法
JPS61212012A (ja) Ｓｏｉ構造形成方法
JPS6151820A (ja) 半導体装置の製造方法
JPS61106484A (ja) 半導体装置用基板及びその製造方法