JPS60121806A - C−mos増幅器 - Google Patents

C−mos増幅器

Info

Publication number
JPS60121806A
JPS60121806A JP58229289A JP22928983A JPS60121806A JP S60121806 A JPS60121806 A JP S60121806A JP 58229289 A JP58229289 A JP 58229289A JP 22928983 A JP22928983 A JP 22928983A JP S60121806 A JPS60121806 A JP S60121806A
Authority
JP
Japan
Prior art keywords
stage
mos
channel
terminal
inverters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58229289A
Other languages
English (en)
Other versions
JPH0252885B2 (ja
Inventor
Minoru Takeda
稔 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON PRECISION SAAKITSUTSU KK
Nippon Precision Circuits Inc
Original Assignee
NIPPON PRECISION SAAKITSUTSU KK
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON PRECISION SAAKITSUTSU KK, Nippon Precision Circuits Inc filed Critical NIPPON PRECISION SAAKITSUTSU KK
Priority to JP58229289A priority Critical patent/JPS60121806A/ja
Publication of JPS60121806A publication Critical patent/JPS60121806A/ja
Publication of JPH0252885B2 publication Critical patent/JPH0252885B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はO−M’O8増幅器に関するものである。
従来、第1図のようKO−MOSインバータを縦続接続
した0−MOS増幅器が多方面で利用さh”1ニー い
、6゜この例に4段接続しfcもので、PチャンネルM
 OS −F E T 1〜4、UチャンネルMO8−
FET5〜8および帰還抵抗9がらなっている。Pチャ
ンネル)A OS −F Fi T 1〜4 オLびN
チャンネルIA OS −F’ ET 5〜8はそれぞ
れ0−M0EIインバータを構成して卦り、第1段目の
端子PiK入力信号が供給され、各段によって順次増幅
されて第4段目の端子Poから出力信号が発生するもの
である。一般KO−MOSインバータは、ある周波数以
下の周波数領域で増幅機能をもっており、縦続接続する
ことに、l:って1段の0−MOSインバータ、!ニジ
はるかに大きな増幅率が得られるのである。しかしなが
ら高周波領域における増幅率は周波数にほぼ反比例して
おり、動作周波数の上限が自ずと定まるものであった。
従来は各0−M0E!インバータは同一寸法で形成され
てお多、最大動作周波数があまり高くとれず、最大動作
周波数の上昇および高周波領域における増幅率の改善が
切望されていた。
そこで本発明は縦続接続された0−M0EIインバータ
の面積を後段にいくにしたがって順次小さくすることK
よシ、高周波領域Ki−ける増幅率の改善等を図るもの
である。
まず本発明の原理を示すために、0−M0EIインバー
タの増幅率の周波数特性について述べる。
C−MOE!インバータの低周波領域によさける増幅率
6周波数に依らずはぼ一定で、以下の式(1)で近似さ
れる。
A = (fmp +fmN ) / (1/raep
−1−17rd日N)・・・(1) ただし、 A:C−MOSインバータの増幅率 fmP : PチャンネルM OS−P K Tの相互
コンダクタンス 9mN : NチャンネルM OB −F E Tの相
互コンダクタンス rash:飽和領域でのPチャンネルMO8−FETの
ドレイン抵抗 rdθ11:飽和領域でのNチャンネル長O5−FKT
のドレイン抵抗 である。
−また0−MOSインバータの高周波領域における増幅
率は周波数にほぼ反比例しており、以下の式(2)で近
似される。
A : (fmp + fmN)/2πf(a L −
1−CD ) −(2)ただし。
f:周波数 Or、:C!−MOSインバータの負荷容量OD:0−
MOSインバータ自イ本のもつドレイン料−験 である。
ざらに、相互コンダクタンスfmN 、fmP および
CD はPチャンネルMO8−FBT(!:Nチャンネ
ルMO8−PETのチャンネル長りが等しいとした場合
、以下の式で衣わさ丑る。
fmP’=μP−00X@WP/L@FP (VDn、
vTp)=ア≦ 1−WP/L ・・・(3ン fmN =μu−oox@wN/b@FN(vDn、v
Tn)=Kl−WN/I、・・・(4) CD二==≦に3・OJPΦWP+に4争Q、TN・W
N・・・(5) ただし、 μP :PチャンネルMOEI−FETの移動度μn:
1iグヤン7− ルM OS F FJTの移動度WP
;Pf−yンネJl/ M Os −F E Tのチャ
ンネル幅 wy 二Hチャンノ、kMO8−FETのチャンネル長 L:P、Nチャンノ;ルMO8−FETのチャンネル長 COX :単位面積当りのゲート容量 FP(VT)D、VTP) : V D D 、 V 
T Pの関数FN(VDD、VTIJ) : V D 
D 、 V T N (DrjAIBVTP:Pチャン
ネルM OS −F B Tのしきい値電圧 VTN:IJチャフ ;i−ルM OS −F E T
のしきいイ1白7CL圧 Kt 〜に4 : WP、WNに依らナイ定n0JP:
pチャンネルMO8−FKTのドレインの単位面積当9
の接合容量 CJ+i:Nチー’C’7ネルM OS −F K T
のドレインの単位面積当りの接合容量 である。
ここで、チャンネル幅WP、WNの比全一定の値rとし
て固定すると、r=Wp/wN だからOD/ (? 
m p + 9 m p )ユL・(K3・CJP−W
P+拘・CJN−wN)/(KI WP+に2 WN) ≧L ・(K3 ・OJ p−r十に4 ・CJN )
/(Kl r+”2 )=に5・・・(6) となる。
ただし、 K5;WP、 WNによらない定数 である。
上式(6)からc!D/(f’mp−11’mN ) 
は、Q−MOSインバータのWP、WNの大きさに依ら
ないことがわかる。
また、(jLは0−MOSインバータの負荷容量であυ
、縦続接続の中間にあるc−MOSインバータにとって
は、次段のC−IA OSインバータのPチャンネルM
O8−F]1mTおよびNチャンネルMO8−F’ET
のゲート各社にほぼ等しい。実際には、金属配線容量等
の浮遊容量もQ Lに含まれているが、ゲート容量の大
きさに灼しては無視しうる程度である。したがって、c
Lはほぼ次式で近似できる。
cLユに6 ・COX−L (W P’+ W N’)
すに7 (W P’+ W Nつ・(7)ただし、 wp’;次段のPチャンネルMO8−FIT のチャン
ネル幅 W N/ ;次段のNチャ7ネルM OS −FIT 
のチャンネル幅 に6 、 K、7 ; Wp’ 、 WN’に依らない
定数である。
次段の0−MOSインバータにおいても、チャンネル幅
WP’、、WN’ の比が一定の値r′となっていると
、r = W P ’ / W N’だからct、/(
fmp十fmkす!に7 (WP/ +WN’ )/C
KIWP十に2WN) ”K7 (r+1 )/(Kl・r+に2 )・W N
 ’ /W N Σに8・W N’ /WN川(8) ただし、 K8;WN、 wN; wp、 wp’に依らない定数
である。
したがって、高周波領域における0−MOSインバータ
の増幅率Aは、次式で表わされる。
Aユ1/2πf・(Kg (Vi N/WN )十に5
)・・・(9)この式より、WN’ /WNの値が小さ
い程、Ap値は大きくなる傾向があることがわかる。す
なわち、縦続接続された0−M0EIインバータの次段
のFETのチャンネル幅を前段のそれより縮小化するこ
とによって増幅率が増大することになる。
第2図は上記で述べた結果を説明するだめのもので、横
軸に周波数fの対数も、縦軸に増幅率Aの対数をとって
いる。a、bよりなる折れ線が従来の同一寸法の0−M
0EIインバータを縦続接続してなるC−MOS増幅器
の1段当シの増幅率の周波数依存性であるとすると、後
段にいくに従ってMOS−FETのチャンネル幅全縮小
化した場合の1段当りの増幅率は、高周波領域で波線b
′のようになり、同一周波数で比較すると、増幅率が向
上する。また増幅率の対数がUとなる周波数もCからC
′に上昇、すなわち最大動作周数数が上昇する。
本発明は、上述の原理全第1図に示すようなCM Q 
Sインバータの縦続接続によるC −M’019増幅器
に適用したものであシ、例えば1段目のチャンネル幅を
1とした場合、2段目をその棒、3段目全に+4段目を
% という具合に縮小する。
この縮小率は、C!−MOB増幅器全体の面積、C!−
MOSインバータの段数および最終段の負荷等全考慮し
て適切に定める必要がある。、以上のように本発明によ
れば、縦続接続したC−MOSインバータの寸法を後段
にいくに従って順次小さくするようにしたので、高周波
領域において増幅率が増大し、最大動作周波数が上昇す
る。
【図面の簡単な説明】
第1図1ric−MOSインバータを縦続接続した0−
MOS増幅器の一例を示した電気回路図、第2図は増幅
率の周波数依存性全話した特性図である。 1〜4・・・PチャンネルMO8−FET。 5〜8・・・NチャンネルMOS−FFjT0以 上 代理人弁理士最 上 務

Claims (1)

    【特許請求の範囲】
  1. MOS−FKTからなる複数の0−M0Bインバータ金
    縦続接続することによって増幅器を構成し、各C!−M
    OSインバータの面積を前段から後段にいくにしたがっ
    て順次小さくしたことを特徴とするO −M OS増幅
    器。
JP58229289A 1983-12-05 1983-12-05 C−mos増幅器 Granted JPS60121806A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58229289A JPS60121806A (ja) 1983-12-05 1983-12-05 C−mos増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58229289A JPS60121806A (ja) 1983-12-05 1983-12-05 C−mos増幅器

Publications (2)

Publication Number Publication Date
JPS60121806A true JPS60121806A (ja) 1985-06-29
JPH0252885B2 JPH0252885B2 (ja) 1990-11-15

Family

ID=16889786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58229289A Granted JPS60121806A (ja) 1983-12-05 1983-12-05 C−mos増幅器

Country Status (1)

Country Link
JP (1) JPS60121806A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340015U (ja) * 1986-08-30 1988-03-15
US10986889B2 (en) 2009-05-29 2021-04-27 Jean Luc Guer Sports shoe with studs

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0453899U (ja) * 1990-09-14 1992-05-08
JP2002204128A (ja) * 2000-10-27 2002-07-19 Nippon Precision Circuits Inc 発振回路および発振用集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6340015U (ja) * 1986-08-30 1988-03-15
US10986889B2 (en) 2009-05-29 2021-04-27 Jean Luc Guer Sports shoe with studs

Also Published As

Publication number Publication date
JPH0252885B2 (ja) 1990-11-15

Similar Documents

Publication Publication Date Title
US5121080A (en) Amplifier with controlled output impedance
JP2643516B2 (ja) 対数増幅回路
JPS5923915A (ja) シユミツトトリガ回路
EP0398016A3 (en) Driver circuits
US5319264A (en) Logarithmic amplifying circuit
US4164842A (en) Buffer amplifier circuit
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
JPS60121806A (ja) C−mos増幅器
KR960015009B1 (ko) 대수 중간 주파수 증폭기
US3602732A (en) Exclusive and/or circuit device
JPS60235513A (ja) 増幅回路
US4016431A (en) Optimal driver for LSI
EP0797303A3 (en) Inverter circuit and amplifier
US6160435A (en) Integrator input circuit
JPH0656940B2 (ja) 対数増幅回路
JPH0129096B2 (ja)
US4992756A (en) Low offset transconductance amplifier in an analog electronic cochlea
JP3113420B2 (ja) Gm−Cフィルタ
JP3036121B2 (ja) 擬似対数if増幅器
EP0249040A2 (en) Booth's conversion circuit
JP3477844B2 (ja) 高周波分周器
JPH0245377B2 (ja)
JPS6323684B2 (ja)
JPH05304441A (ja) 半導体装置
JPH10163830A (ja) 半導体集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees