JPS60120451A - ワ−ド単位のメモリ・プロテクション - Google Patents
ワ−ド単位のメモリ・プロテクションInfo
- Publication number
- JPS60120451A JPS60120451A JP22940183A JP22940183A JPS60120451A JP S60120451 A JPS60120451 A JP S60120451A JP 22940183 A JP22940183 A JP 22940183A JP 22940183 A JP22940183 A JP 22940183A JP S60120451 A JPS60120451 A JP S60120451A
- Authority
- JP
- Japan
- Prior art keywords
- protection
- word
- memory
- ring
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a)8発明の技術分野
本発明はワード単位のメモリ・プロテクションに係り、
特にキー・プロテクション機能又はリング・プロテクシ
ョン機能にワード単位のメモリ・プロテクション機能を
付加したメモリ・プロテクションに関するものである。
特にキー・プロテクション機能又はリング・プロテクシ
ョン機能にワード単位のメモリ・プロテクション機能を
付加したメモリ・プロテクションに関するものである。
(b)、従来技術と問題点
一般にハードウェアの誤動作、故障の波及、並びにプロ
グラムの誤り、損傷等を防止する為、記憶装置の記憶内
容がプログラムの暴走や誤操作により破壊されるのを保
護する必要がある。
グラムの誤り、損傷等を防止する為、記憶装置の記憶内
容がプログラムの暴走や誤操作により破壊されるのを保
護する必要がある。
此の事は総ての記憶装置に対して実施するのが望ましい
が、一時記憶装置に関するメモリ・プロテクションが特
に重要である。
が、一時記憶装置に関するメモリ・プロテクションが特
に重要である。
ディジタル電子計算機システムでは此の為キー・プロテ
クション方式又はリング・プロテクション方式が使用さ
れている。
クション方式又はリング・プロテクション方式が使用さ
れている。
キー・プロテクション方式は合鍵方式のことで、一時記
す、a装置内の番地を例えば2048番地毎に区切、2
ビツトのレジスタを置き、此れをメモリ・キーと呼ぶ。
す、a装置内の番地を例えば2048番地毎に区切、2
ビツトのレジスタを置き、此れをメモリ・キーと呼ぶ。
−万能の記憶装置に対し書込みを行う装置側にも別の2
ビツトのレジスタを置き、此れをプロテクション・キー
と呼ぶ。書込みを行う時は此のプロテクション・キーの
内容も一緒に送出する。一時記憶装置側は受信した此の
プロテクション・キーと前記メモリ・キーを照合し、一
致した時のみ書込めを行う方式である。
ビツトのレジスタを置き、此れをプロテクション・キー
と呼ぶ。書込みを行う時は此のプロテクション・キーの
内容も一緒に送出する。一時記憶装置側は受信した此の
プロテクション・キーと前記メモリ・キーを照合し、一
致した時のみ書込めを行う方式である。
リング・プロテクション方式は前記キー・プロテクショ
ン方式をより一層階層化した方式で、通常若番リングに
スーパーバイザー及びシステム管理機能を置き、老番に
各ユーザー・プログラムを置く。成るプログラムを実行
する際には自己の存在するリング番号と同じリング内及
び老番リング内へのアクセスは可能であるが、若番リン
グへのアクセスは禁止してメモリ・プロテクションを計
る方式である。
ン方式をより一層階層化した方式で、通常若番リングに
スーパーバイザー及びシステム管理機能を置き、老番に
各ユーザー・プログラムを置く。成るプログラムを実行
する際には自己の存在するリング番号と同じリング内及
び老番リング内へのアクセスは可能であるが、若番リン
グへのアクセスは禁止してメモリ・プロテクションを計
る方式である。
然し何れの方式も記憶領域単位に行われるもので、プロ
テクションする範囲は数にワードの単位である。
テクションする範囲は数にワードの単位である。
実際のプログラム構造上からはデータエリア内にリード
・オンリーのものが可なり有るが、此れに対するメモリ
・プロテクションはメモリ割付は上従来は困難であった
。
・オンリーのものが可なり有るが、此れに対するメモリ
・プロテクションはメモリ割付は上従来は困難であった
。
(C)9発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
ワード単位にプロテクション・ピッ1〜を設り、読み出
し/書込み動作に対するプロテクションを図り、更にキ
ー・プロテクション又はリング・プロテクションにより
領域に関するプロテクションを図るメモリ・プロテクシ
ョンを提供することである。
ワード単位にプロテクション・ピッ1〜を設り、読み出
し/書込み動作に対するプロテクションを図り、更にキ
ー・プロテクション又はリング・プロテクションにより
領域に関するプロテクションを図るメモリ・プロテクシ
ョンを提供することである。
(d)3発明の構成
上記の目的は本発明によれば、成る特定のメモリ領域に
対しプロテクション機能を有する主記憶装置のメモリ・
プロテクションに於いて、ワード単位にプロテクション
・ビットを設け、前記メモリ領域のプロテクション・レ
ベルより上位のプログラム動作の場合はアクセス動作及
び書込み動作を可能とし、同位のプログラム動作の場合
は前記プロテクション・ピントがオンの時は前記アクセ
ス動作を可能、前記書込み動作を不可能とし、前記プロ
テクション・ビットがオフの時は前記アクセス動作及び
前記書込み動作を可能とし、前記メモリ領域のプロテク
ション・レベルより下位のプログラム動作の場合は前記
プロテクション・ビットの状態如何に拘わらず前記アク
セス動作及び前記書込み動作を不可能とすることにより
プロテクションを図ることを特徴とするワード単位のメ
モリ・プロテクションを提供することにより達成される
。
対しプロテクション機能を有する主記憶装置のメモリ・
プロテクションに於いて、ワード単位にプロテクション
・ビットを設け、前記メモリ領域のプロテクション・レ
ベルより上位のプログラム動作の場合はアクセス動作及
び書込み動作を可能とし、同位のプログラム動作の場合
は前記プロテクション・ピントがオンの時は前記アクセ
ス動作を可能、前記書込み動作を不可能とし、前記プロ
テクション・ビットがオフの時は前記アクセス動作及び
前記書込み動作を可能とし、前記メモリ領域のプロテク
ション・レベルより下位のプログラム動作の場合は前記
プロテクション・ビットの状態如何に拘わらず前記アク
セス動作及び前記書込み動作を不可能とすることにより
プロテクションを図ることを特徴とするワード単位のメ
モリ・プロテクションを提供することにより達成される
。
(e)1発明の実施例
処理装置で扱うデータの中には読み出し専用のものとそ
うでないものとに大別される。
うでないものとに大別される。
本発明に依るとワード単位に属性の異なるデータをワー
ド単位に効率的に細かくプロテクションする様にするも
ので、主記憶装置内の各ワードにプロテクション・ビッ
トを設け、此のプロテクション・ビットがオンになって
いる時は書込み動作を拒否する様にして書込みプロテク
ションを図る。
ド単位に効率的に細かくプロテクションする様にするも
ので、主記憶装置内の各ワードにプロテクション・ビッ
トを設け、此のプロテクション・ビットがオンになって
いる時は書込み動作を拒否する様にして書込みプロテク
ションを図る。
然しエリア初期設定時及び上位レベルのプログラムのア
クセス動作を可能にする為、キー・プロテクション又は
リング・プロテクションを可能とする。
クセス動作を可能にする為、キー・プロテクション又は
リング・プロテクションを可能とする。
下表は本発明に依るメモリ・プロテクション機能の一実
施例を説明するものである。
施例を説明するものである。
の一実施例を示すフロー・チャートである。
以下表及び図に従って本発明の詳細な説明する。
今リング・プロテクション機能と併用する場合を例に取
って説明する。
って説明する。
成る任意のプログラムを走行させて主メモリ装置にアク
セス動作又は書き込み動作を行う場合、アクセス動作又
は書き込み動作を行う前に図に示すフロー・チャー1・
の動作を行う。
セス動作又は書き込み動作を行う場合、アクセス動作又
は書き込み動作を行う前に図に示すフロー・チャー1・
の動作を行う。
a、該プログラムが所属するリング番号がアクセス動作
又は書き込み動作を行おうとする主メモリ装置のリング
番号より若いか否かを調べる。
又は書き込み動作を行おうとする主メモリ装置のリング
番号より若いか否かを調べる。
若し若い時はアクセス動作、書き込み動作共実施可能で
あり、否の時は次のステップに移る。
あり、否の時は次のステップに移る。
b、該プログラムが所属するリング番号がアクセス動作
又は書き込み動作を行おうとする主メモリ装置のリング
番号と等しいか否かを調べる。
又は書き込み動作を行おうとする主メモリ装置のリング
番号と等しいか否かを調べる。
若し等しい時は次のステップに移り、否の時はアクセス
動作及び書き込み動作を禁止する。
動作及び書き込み動作を禁止する。
C,アクセス動作及び書き込み動作を行おうと・する主
メモリ装置のワードにプロテクション・ビットが立って
いるか否かを調べる。
メモリ装置のワードにプロテクション・ビットが立って
いるか否かを調べる。
若し立っている時は次のステップに移り、否の時はアク
セス動作又は書き込み動作を行う。
セス動作又は書き込み動作を行う。
d、アクセス動作であるか否かを調べる。
若しアクセス動作であればアクセス動作に移り、否であ
れば(此の時は書き込み動作である)書き込み動作を禁
止する。
れば(此の時は書き込み動作である)書き込み動作を禁
止する。
上記のプログラム・ステップを踏んでから夫々アクセス
動作又は書き込み動作に入る。
動作又は書き込み動作に入る。
(f)1発明の効果
以上詳細に説明した様に本発明によれば、従来のキー・
プロテクション又はリング・プロテクション以上に強力
なメモリのプロテクションが可能となり、ワード単位に
属性の異なるデータをワード単位に効率的に木目細かく
プロテクション出来面も長期間の安定性が得られると云
う大きい効果がある。
プロテクション又はリング・プロテクション以上に強力
なメモリのプロテクションが可能となり、ワード単位に
属性の異なるデータをワード単位に効率的に木目細かく
プロテクション出来面も長期間の安定性が得られると云
う大きい効果がある。
図は本発明に依るメモリ・プロテクションの一実施例を
示すフロー・チャートである。
示すフロー・チャートである。
Claims (1)
- 成る特定のメモリ領域に対しプロテクション機能を有す
る主記憶装置のメモリ・プロテクションに於いて、ワー
ド単位にプロテクション・ビットを設け、前記メモリ領
域のプロテクション・レベルより上位のプログラム動作
の場合はアクセス動作及び書込み動作を可能とし、同位
のプログラム動作の場合は前記プロテクション・ビット
がオンの時は前記アクセス動作を可能、前記書込み動作
を不可能とし、前記プロテクション・ビ・7トがオフの
時は前記アクセス動作及び前記書込み動作を可能とし、
前記メモリ領域のプロテクション・レベルより下位のプ
ログラム動作の場合は前記プロテクション・ビットの状
態如何に拘わらず前記アクセス動作及び前記書込み動作
を不可能とすることによりプロテクションを図ることを
特徴とするワード単位のメモリ・プロテクション。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22940183A JPS60120451A (ja) | 1983-12-05 | 1983-12-05 | ワ−ド単位のメモリ・プロテクション |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22940183A JPS60120451A (ja) | 1983-12-05 | 1983-12-05 | ワ−ド単位のメモリ・プロテクション |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60120451A true JPS60120451A (ja) | 1985-06-27 |
Family
ID=16891627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22940183A Pending JPS60120451A (ja) | 1983-12-05 | 1983-12-05 | ワ−ド単位のメモリ・プロテクション |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60120451A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03230262A (ja) * | 1990-02-06 | 1991-10-14 | Yazaki Corp | 注文データ収集装置 |
JPH08235026A (ja) * | 1995-03-01 | 1996-09-13 | Nec Corp | Cpu動作異常検出システム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50128936A (ja) * | 1974-03-29 | 1975-10-11 | ||
JPS5412643A (en) * | 1977-06-30 | 1979-01-30 | Hitachi Ltd | Main memory protective device |
JPS5617452A (en) * | 1979-07-23 | 1981-02-19 | Fujitsu Ltd | Ring protection system |
JPS5679348A (en) * | 1979-11-30 | 1981-06-29 | Hitachi Ltd | Memory protective system |
JPS5730900B2 (ja) * | 1978-03-02 | 1982-07-01 |
-
1983
- 1983-12-05 JP JP22940183A patent/JPS60120451A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50128936A (ja) * | 1974-03-29 | 1975-10-11 | ||
JPS5412643A (en) * | 1977-06-30 | 1979-01-30 | Hitachi Ltd | Main memory protective device |
JPS5730900B2 (ja) * | 1978-03-02 | 1982-07-01 | ||
JPS5617452A (en) * | 1979-07-23 | 1981-02-19 | Fujitsu Ltd | Ring protection system |
JPS5679348A (en) * | 1979-11-30 | 1981-06-29 | Hitachi Ltd | Memory protective system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03230262A (ja) * | 1990-02-06 | 1991-10-14 | Yazaki Corp | 注文データ収集装置 |
JPH08235026A (ja) * | 1995-03-01 | 1996-09-13 | Nec Corp | Cpu動作異常検出システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6779099B2 (en) | Operation method for controlling access attributes of a memorized page of a memory unit and its structure | |
JPS60120451A (ja) | ワ−ド単位のメモリ・プロテクション | |
JPS59231650A (ja) | ソフトウエア保護処理方式 | |
JPS60189531A (ja) | デ−タ保護処理方式 | |
JPS59214952A (ja) | 障害処理方式 | |
JPS58211254A (ja) | 蓄積プログラム制御方式 | |
JPS6057091B2 (ja) | 共通メモリの記憶保護方式 | |
JPS59154698A (ja) | 制御記憶の保護方式 | |
JPS62217346A (ja) | プログラムの不正使用防止方式 | |
JPS63250753A (ja) | メモリアクセスチエツク方式 | |
JPH0336650A (ja) | メモリ保護方式 | |
JPS63197254A (ja) | 仮想記憶制御装置 | |
GB2378005A (en) | Method for Controlling Paged Memory Access Attributes | |
JPH04130553A (ja) | 電子計算機 | |
JPS59231799A (ja) | 主記憶装置への不正書込防止装置 | |
JPS6219948A (ja) | アドレス変換バツフア切り離し制御方式 | |
JPS59139199A (ja) | 記憶保護方式 | |
JPS60215272A (ja) | マルチプロセツサシステム | |
JPS6073761A (ja) | 記憶保護装置 | |
JPS60246450A (ja) | メモリプロテクト装置 | |
JPS6095658A (ja) | 仮想記憶制御方法 | |
JPH02143348A (ja) | 情報処理装置 | |
JPS6226490B2 (ja) | ||
JPS641817B2 (ja) | ||
JPS6139263A (ja) | 磁気デイスク装置 |