JPS60117922A - ディジタル・アナログ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はディジタル・アナログ変換器の入力信号とな
るＰＣＭデータ信号の標本化周期が変化するＰＣＭ信号
再生装置用のｆ４ジタル・アナログ変換回路に係シ、特
にそのアパーチャ・タイムのコントロールに関するもの
である。

〔発明の技術的背景とその問題点〕

従来、ＰＣＭ信号再生装置用のディジタル・アナログ変
換回５路として第１図に示すように構成され且つ第２図
に示すよう各部が動作するものが知られている。

すなわち、図示しないディジタル信号処理部で処理され
たシリアル形式のＰＣＭデータ信号ＤＩはラッチ信号５
ＣＬＫによシ標本化周期Ｔ８ごとに入力データをラッチ
するラッチ回路１を介して並列入力型のｆ４ジタル・ア
ナログ変換器２に供給され、ここでアナログ信号ＳＤＡ
に変換される。このアナログ信号ＳＤＡは、前記入力ｒ
−タ信号Ｄ１に対応した正しい値に整定するまでに時間
が必要であること、および周波数特性を改善するために
、バッファ・アンｆ３，４およびアナログスイッチ５で
構成されるアパーチャ回路６に供給され、ここでｓＤム
出力の安定する迄の時伺τＢＴＩｌ後に、期間τ０だけ
サンプリングされることによシいわゆるＰＡＭ波ＳＰＡ
Ｍに変換される。この場合、サンプル期間τ０つまりア
パーチャタイムは、アパーチャ信号発生回路７によシト
リガ信号ＳＤＬ、に基いて生成される。そして、前記Ｐ
ＡＭ波ＳＰＡＭは、標本化周波数の１／２以上での減衰
量が８０　ｄＢ以上の急峻なしゃ断時性をもつローパス
フィルタ８によシ基本波成分のみが導出され、音楽１ｄ
号の如き元のアナログＳｏとして復元される旬 以上において、ディジタル・アナログ変換回路にアパー
チャ回路を使用する理由の一つである周波数特性の改善
は次のように説明される。

つまり、標本化定理においては、標本化された信号はも
との信号をあられす関数に単位インパルス列を乗じたも
のとして扱われるが、実際にけインパルス列の実現は不
可能であり、一定の時間幅をもつＰＡＭ波で近似して艷
る。

そして、一般にＰＡＭ　ｔＩＬけ第３図（Ｑ）　Ｋ　示
すような連続信号ｆ　（ｔ）を第３図に）に示すサング
ラ９により第３図（ｄ）　Ｋ示す標本化パルスに基き標
本化して第３図ら）Ｋ示す如きｆｓ（ｔ）なる標本値列
を得た後で、第３図（ＩＬ）　Ｋ示す零次ホールド回路
１０によシ時間τ０だけホールドすることによシ、第３
図（ｅ）　Ｋ示す如きＰＡＭ波信号ｍ　（ｉ）として得
られる・なお、零次ホールＰ回路の伝達ｉ数Ｇ（ｊω）
は次式で与えられる。

ここで、インパルス列を ｎ＝−ω と表わせば上記／５（ｔ）／ｆｉ■式で与えられる。

ｎ１カ そして、ｆ８（ｔ）の周波数スにクトルＦｓ（→は、ｆ
　（ｔ）　、　ｉ　（ｔ）の７−リエ変換をそれぞれＦ
ｌ　（→Ｆ！（→とすれば畳込積分によ９０式で与えら
れる。

但し 従ってＰＡＭ波の周波数スペクトルＭ（→はＭ（ハ）＝
Ｆ、（へ）・Ｇ（り である。この場合、連続信号ｆ（ｔ）として正弦波（振
幅＝１）を考え、ローパスフィルタ８によりＭ（→の基
本成分をとり出すとすれば、基本波振幅ＩＭに）ｌ＝Ａ
に）の周波数特性は０式で与えられる。

τ０との関係は第３図（ｂ＋の如くなυ、τ０が小さい
ほど理想特性に近くなる。また、ロー／Ｊ？スフィルタ
８の信号出力レベルは−に依存し、τＯをａ 一定とすれば標本化周期Ｔ、に反比例し増加あるいは減
少する。通常τ０は周波数特性と出力レベルＢ のかね合いから一付近に設定している。

ところで、標本化周期が変化するＰＣＭ信号再生装置と
して第４図に構成図を且つ第５図乃至第７図にその概略
動作説明図を示す、６５ディジタル式音程シフト装置が
ある。

この場合、アナログ音楽信号Ｓ１はアナログ・ディジタ
ル変換回路１１によｊ５　ＰＣＭ信号化されてメモリー
２に標本化周期Ｔ８で書き込まれる。

このメモリ１２に書き込まれたＰＣＭ信号は、第５図（
ａ）および（ｂ）に示すように、読み出し用のＡアドレ
スカウンタ１３および同じくＢアドレスカウンタ１４を
一定間隔で交互に切換えることにより読み出される。こ
こで、読み出し用アドレスカウンタ１３．１４および書
き込みアドレスカウンタ１５の各アドレス出力はタイミ
ングコントロール回路１６によ多制御されるアドレス・
マルチブレフサ１７を経て前記メモリ１２に与えられる
如くなされている。そして、前記メモリ１２よシ読み出
された２系統のＰＣＭ信号は加算時の接続点におけるク
リック雑音を防止するためクロス・フェード回路１８に
よってτＦの期間になめらかな接続がなされ、書き込み
時とは異なる標本化周期をもつＰＣＭ信号Ｄｏとなる。

このＰＣＭ信号Ｄｏはディジタル・アナログ変換回路１
９によりアナログ信号Ｓｏに復元される。なお、第４図
中、２０は音程シフト量選択スイッチ、２１は入力レベ
ル設定用可変抵抗器、２２は出力レベル設定用ｏＪ変抵
抗器である。

ここで、音程シフト・ダウン、シフト・アップの原理を
第５図、第６図によシ説明を加えておく。

第５図は音程シフト・ダウンの場合であって、先ずメモ
リ１２には同図（ａ）の如くアナログ・ディジタル変換
時の標本化周期でＰＣＭ信号が書き込まれてゆくことに
なるが、この書き込み速度は音程のシフト・ダウン、シ
フト・アップによらず一定である。また、ＴＢＬＯＣＫ
は前記メモリ１２で遅延可能な時間ＴＤの整数倍とする
。例えば標本化周波数４４．１　ｋＨｚ　、　１６ビツ
トＰＣＭ信号を６４にビットの容量をもつメモリでは約
９０　ｍｓの遅延が可能である。

そして、音程シフト・ダウンの場合、ＴＢＬＯＣＫ　＝
ｎＴＤの書き込みデータブロックＢｎ＋にのＴｘｘｐ　
＝　ｍＴＤ（ｍ＜ｎ）の部分を書き込み周期Ｔｓ０よシ
長いＴ’ｓｏの周期で睨み出すことにより、時間軸の伸
長をおこなう。この場合、Ｔｓ□　（ＳＡＤによって過
剰データとなるＴＩＬＯＣＫ　−Ｔｇｘｐの部分は読み
゛とばされる。ここで、メモリ１１からの読み出しは書
き込みアドレス・カウンタのスタート後ｔｎ（ム）にお
いて第５図（ｂ）の如く読み出し用人アドレスカウンタ
１２をスタートさせデータ・ブロックＢｎのθ番地より
データの読み出しをおこなう。また、ＴＢＬＯＣＫなる
時間経過後ｔｎ＋、ＣＢ）の時点において（ｔｎ＋ｊ　
−ｔｍ＋ｊ−１＝’ｒｌｉＬＯＣＫ　）、第５図（ｃ）
の如く読み出し用ＢアドレスカウンタＢをスタートさせ
データブロックＢｎ＋１のθ番地よシデータの読み出し
をおこなう。以後ＴＩＩＬＯＣＲの周期で読み出し用ア
ドレスカウンタＡ及びＢを交互に切り換え、メモリから
のデータ読み出しをおこなう。このようにして得られた
２系列のデータＲＤ−ＡとＲＤ−Ｂとは第５図（ｄ）に
示す如く加算されて、出力ＰＣＭ　４１１号り、となる
。この加算の際には読み出し用アドレスカウンタ切換点
・・・ｔｎ（ム）。

ｔｎ＋１（”　）　ｔ　ｔ　ｎ＋１　（ム）　ｒ　ｔｎ
＋２　（１）　”’における接続をなめらかにし、ディ
ジタル・アナログ変換回路１９にて復元されたアナログ
信号にクリック雑音が発生すること′ｆｔ防止するため
、前記切換点からτＦなる期間クロス・フェードｔおこ
なう。

このクロス・フェードは各系列のデータに第７図で示さ
れるように変化する乗数をディジタル乗算器により乗す
ることによっておこなわれる。

ところで、このように音程シフト・ダウン処理されたＰ
ＣＭ信号Ｄｏの標本化周期は書き込み時よりも長くなる
が、書き込み周期Ｔ８゜よシ長い周期ＴＢＤで読み出す
ととＫよって生ずる過剰データの読みとばしをおこなっ
ていると共に、２系列の読み出しデータ・ブロック・・
・Ｂ’ｎ＋ｉ−１＋　Ｂ　’ｎ＋ｉ　＋Ｂ’ｎ＋１＋１
　ｔ　ｍ、　Ｂｎ＋ｉ＋に、　”°は時間ＴｇＸＰをＴ
ＢＬＯＣｌＣに伸長しただけであるので、前記データ・
ブロックの和であるＤｏをディジタル・アナログ変換回
路１９によシ復元した音楽信号は、音程の低下はあって
も曲のテンポは変化しないようになされている。

また、第６図は音程シフト・アップの場合であって、同
図（ａＪ〜（ｄ）に示す如＜　、Ｔｃｏｉｇｐ＝　ｔＴ
ｎなる期間の臀き込みデータｋ　ＴＢＬＯＣＫ　＝　ｍ
Ｔｇ　（１−）　ｍ　）の周期で読み出し用のＡアドレ
スカウンタおよびＢアドレスカウンタＩＳ、１４に交互
に切り換え、書き込み周期’ｒｓよシ短い周期Ｔ８Ｕで
メモリ１２よシデータを読み出すことによって時間軸圧
縮をおこなう。ここでアドレス・カウンタ１３．１４の
切シ換え、データプロックＤｎ＋ｐｌＤｒｔ＋ｑ　（ｉ
　ｐ　−ｑｌ　；１　）のり日ス・フェード処理は上記
音程シフトダウン時と同様である。そして、シフト・ア
ップ処理後のＰＣＭ信号り。の標本化周期も書き込み周
期よシ短くなるがＴ８＞Ｔ２Ｏによる読み出しデータの
不足は同一データの２重読み出しをおこなうと共に、Ｔ
ＣＯＭＰの期間のデータｔ”　ＴＩＬＯＣＫに時間軸圧
縮をおこなっているだけであるので、音程のみ上昇し曲
のテンポは変化しないようになされている。

表−１は以上の如く、１２平均律音階に従って１オクタ
ーブの範囲にわた９半音ステツプで上下６段階にシフト
・アップ／シフト・ダウンする音程シフト装置にょクシ
フト・アラ７°あるいはシフト・ダウン処理されたＰＣ
Ｍ信号Ｄｏの標本化周Ｍを、メモリ１１に対する書き込
みデータの標本化周期を２２．６８μｓ　（４４，１ｋ
Ｈｚ）とした場合について各シフト量に対応させて示し
たものである。但し、−表−１における（）内は周波数
を表わし、周期の単位はμＢ１周波数の単位はｋＨｚで
ある。なお、１２平均律音階に従った場合には隣接音間
の周波数比は１：１２ｖ’Ｔであるため、表−１におけ
るノーマル状態からのシフト量は前記比率に従っている
。

〔表−１〕 しかるに、表−１によれば音程シフト装置における、シ
フト処理後のＰＣＭデータ信号り。の標本化周期は最大
２倍変化することになってしまう。また、第４図におけ
るディジタル・アナログ変換回路１９が第１図に示され
る構成をとっている従来の音程シフト装置においては、
ローパスフィルタ８の出力信号レベルには、０式により
最大６　ｄＢの差が生じてしまうことになる。

さらにこのような従来装置では可変抵抗器２１あるいは
２２によシシフト量を切シ換える毎に入力あるいは出力
レベルの設定をおこなう必要がある。特に信号レベルが
高い信号を、音程シフトダウンする場合に、出力レベル
の低下を可変抵抗器２°１によりアナログ・ディジタル
変換器１１への入力レベル全増加させることで補正をお
こなうと、入力過大によりアナログ・ディジタル変換器
１１のオーバフロー、すなわち再生信号Ｓ。に著しい歪
をともなう危険性がある。

また、第１図のアパーチャ信号発生回路７として第８図
の構成をとるものにおいて、アパーチャ°タイムをモノ
マルチバイブレータで生成する方式では、音程のシフト
量に応じて時定数を切シ換え、アパーチャ・タイムτ。

を変化させる方式をとる場合もあるが、この方式では部
品点数が増加すると共に、所望のパルス幅を得るだめの
コンデンサ（４（ｉ＝１〜ｎ）の素子値は複数個のコン
デンサによる容量の合成値であるので、部品のばらつき
ゃ経時変化の影響をうけやすいという欠点を有している
。

なお、第８図のアパーチャ信号発生回路７は単安定マル
チバイブレータ２３と夕・ｆミング容量２４とタイミン
グ抵抗２５とタイミング容量切換回路２６とを有し、音
程シフト量セレクト用キー？−ド２７からのキー人力を
処理するキー人力処理回路２８を介して上記タイミング
容量切換回路２６′ｔ−切換えることにより、単安定マ
ルチバイブレータ２３に供給される第９図（ａ）の如き
トリが信号に基いて同図（ｂ）の如きア・り−チャ信号
５ＡＰＴが得られるようになされているものである。

〔発明の目的〕

そこで、この発明は以上のような点に鑑みてなされたも
ので、入力ＰＣＭ信号の標本化周期に追従してア・ぐ−
チャ・タイムと標本化周期との比を略一定に保つことに
より、復元されたアナログ信号の出力レベルがＰＣＭ信
号の標本化周期に左右されないように改良したＰＣＭ信
号再生装置用のディジタル・アナログ変換回路を提供す
ることを目的としている。

〔発明の概要〕

すなわち、この発明によるＰＣＭ信号再生装置用のディ
ジタル・アナログ変換回路は、ＰＣＭ信号をアナログ信
号に変換するディジタル・アナログ変換器と、このディ
ジタル・アナログ変換器のアナログ信号出力’ｉ　ＰＡ
Ｍ波に変換するア・ぞ−チャ回路と、このアパーチャ回
路からのＰＡＭ波の基本波成分全導出するローフ４ス・
フィルタと、前記ＰＣＭ信号の標本化周期に同期しかつ
明しい周期のコントロール信号に基いて前記ＰＡＭ波の
パルス幅で決定されるアパーチャタイムを有すアノｆ−
チャ信号を生成して前記アノ４−チャ回路を駆動するア
ｉＪ？−チャ信号発生回路とを備えてなるＰＣＭ信号再
生装置用のディジタル・アナログ変換回路において、前
記アパ−チャ信号発生回路が前記ＰＣＭ信号の標本化周
期を検出する第１の手段と、仁の第１の手段により検出
される標本化周期に比例したア・や−チャ・タイムを生
成する第２の手段とから構成されたことを特徴としてい
る。

〔発明の実施例〕

以下図面を参照してこの発明の一実施例につき詳細に説
明する。

第１０図はその構成図であるが、第１図と重複する部分
は説明を省略し、新規なア／４’−チャ信号発生回路７
Ａについてのみ説明する。

すなわち、アパーチャ信号発生回路７Ａに対するトリｆ
信号となるコントロール信号ＳＤＬ　ハロフリツノフロ
、ｆ２９およびＮＯＲゲート３０よシなる微分回路で微
分された後、抵抗３１゜３２．３３とダイオード３４と
トランジスタ３５．３６とコンデンサ３７よシなる鋸歯
状波発生回路に加わ見られて、鋸歯状波を発生するのに
供せられる。この鋸歯状波は演算増幅器３８とダイオー
ド３９とコンデンサ４０と抵抗４１よりなるピーク保持
回路によりピーク値が保持される。このピーク値は演算
増幅器４２によシなるバッファを介して抵抗４３．４４
よシなる電圧分割回路に加えられる。この電圧分割回路
の出力電圧ＶＢはコンパレータ４５の非反転入力端子（
＋）に加えられる。ここで、コンパレータの反非入力端
子（−）には上述の鋸歯状波が加えられ、その電圧変化
が上記ｖＲと比較される。

この場合、鋸歯状波の電圧ＶＣＴ（ｔ）がｖＲに達しな
い期間はア・ぐ−チャ信号５ＡＰＴとなる前記コントロ
ール４５の出力は″Ｈ＃レベルであるが、Ｖｅｒ　（ｔ
）　２　ＶＲとなると状態が反転して’Ｌ”レベルとな
る。そして、コン・ぐレータ４５は前記鋸歯状波発生回
路と組み合わせることによりモノマルチバイブレータと
して機能し、その出力パルス幅は前記コンミ４レータ４
５の非反転入力端子（＋）の電圧ＶＢによって決まる。

ここで、Ｖｎは標本化周期ＴｓＫ比例するので、前記モ
ノマルチバイブレータの出力／４’ルス幅もまた標本化
周期Ｔｓに比例することになる。

次に、第１１図により以上の回路動作を解析してゆくが
、この場合、同図（、）に示すア／４’−チャ信号発生
回路７Ａのコントロール信号ＳＤＬが“Ｈ”→“Ｌ”と
なる時点を時間軸の原点とする。

これによシ、該ＳＤＬの微分信号５ＤＩＦは同図（ｂ）
に示すようになる。また、コンデンサ３５は抵抗２９．
３０，３１ｅダイオード３２．トランジスタ３３よりな
る定電流回路によ５Ｉなる定電流で充電されるものとす
る。これによシ、コンデンサ３５の容量を０丁とすれば
同図（ｅ）に示す鋸歯状波ｏ電圧ＶＣＴ（ｔ）は次式で
与えられる。

■ Ｖａｔ（ｔ）＝　ｃＴｔ　・・・■ 前述のピーク保持回路によ！Ｊ保持される電圧はｔ　＝
　Ｔａとして、次式で与えられる。

■ Ｖｏ＝　Ｖｃｒ　（Ｔｓ−τＩＩＴＢ　）　＝　ｃＴＴ
ｓ　−■また、前述の電圧分割回路の出力電圧ＶＢは抵
抗４１．４２の抵抗値をそれぞれＲ６１Ｒ７として、次
式で与えられる。

そして、コン／母レータ４５の出力が”Ｈ”である期間
τ。即ち同図（ｄ）に示すアノクーチャ信号５ＡＰＴの
アノぐ−チヤタイムは 従ってディジタル・アナログ変換回路に入力されるＰＣ
Ｍ信号の標本化周期Ｔｓとア・臂−チャ・τＯ タイムτ。の比は６＝αとなシ、抵抗４Ｊ、４４の分割
比のみによって決まシ、標本化周期Ｔ８の変化や電＃電
圧の変化に依存せず調整が不要となる。

以上説明したようにこの発明によるディジタル・アナロ
グ変換回路では入力ＰＣＭ信号の標本化周期全検出して
、その標本化周期に比例したアパーチャ・タイムを発生
することにより、標本化周期とアノぐ−チャ・タイムの
比はアノクーチャ信号発生回路のコントロール信号ＳＱ
Ｌの許容周波数範囲においては一定に保たれるので復元
されたアナログ信号の出力レベルは標本化周期によらず
一定となる。これは特に前述の音程シフト装置のディジ
タル・アナログ変換回路１９として適したものである。

なお、上記コントロール信号ＳＤＬの下限周波■ 数は回路の電源電圧Ｖｃｃによって決まりＣＴＶＣＣで
与えられると共に、その上限周波数はコン・ぐレータ４
５の電圧分解能、最高動作周波数、鋸歯状波発生部の放
電制御信号５ＤＩＦ’のノ９ルス幅、放電用トランジス
タ３６のスイッチング特性に左右されることになる。

なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。

〔発明の効果〕

従って、以上詳述したようにこの発明によれば、入力Ｐ
ＣＭ信号の標本化周期に追従してアノヤーチャ・タイム
と標本化周期との比を略一定に保つことによシ、復元さ
れたアナログ信号の出カレペルーがＰＣＭ信号の標本化
周期に左右されないように改良したＰＣＭ信号再生装置
用のディジタル・アナログ変換回路を提供することが可
能となる。

【図面の簡単な説明】

第１図は従来のディジタル・アナログ変換回路の一例を
示す構成図、第２図は第１図の動作を示す波形図、第３
図はア・ぐ−チャ回路の効果を説明するための図、第４
図はディジタル式音程シフト装置の構成図、第５図乃至
第７図は第１図の動作原理を説明するためのタイミング
図、第８図、第９図はアノ４−チャ信号発生回路の従来
例を示す構成図とその動作を示す波形図、第１０図はこ
の発明の一実施例を示す構成図、第１１図は第１０図の
動作を説明する波形図である０ １・・・ラッチ回路、２・・・ディジタル・アナログ変
換器、６・・・アパーチャ回路、７Ａ・・・ア・臂−チ
ャ信号発生回路、８・・・ロー／４’スフイルタ。

Claims (1)

【特許請求の範囲】
1. ＰＣＭ・信号をアナログ信号に変換するディジタル・ア
   ナログ変換器と、このディジタル・アナログ変換器のア
   ナログ信号出力をＰＡＭ波に変換するアパーチャ回路と
   、このアパーチャ回路からのＰＡＭ波の基本波成分を尋
   出するローパス・フィルタと、前記ＰＣ八へ信号の標本
   化周期に同期しかつ等しい周期のコントロール信号に基
   いて前記ＰＡＩｖＩ波のＡ？ルス幅で決定されるアノク
   ーチャタイムを有すアＡ’−チャ信号を生成して前記ア
   ノ９−チャ回路を駆動するアパーチャ信号発生回路とを
   偏えてなるＰＣＭ信号再生装置用のディジタル・アナロ
   グ変換回路において、前記アノや一チャ信号発生回路が
   前記ＰＣＭ信号の標本化周期を検出する第１の手段と、
   この第１の手段によシ検出される標本化周期に比例した
   アノクーチャタイムを生成する第２の手段とから構成さ
   れたことを特徴とするＰＣＭ信号再生装置用のディジタ
   ル・アナログ変換回路。