JPS60117749A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60117749A JPS60117749A JP22566183A JP22566183A JPS60117749A JP S60117749 A JPS60117749 A JP S60117749A JP 22566183 A JP22566183 A JP 22566183A JP 22566183 A JP22566183 A JP 22566183A JP S60117749 A JPS60117749 A JP S60117749A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- crystal silicon
- single crystal
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｉｌ＋発明の技術分野
本発明は半導体装置の製造方法、詳しくはシリコン・オ
ン・インシュレータ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕ
−Ｉａｔｏｒ、以下ＳＯＩと略称する）技術を使って形
成した単結晶領域をコレクタ・コンタクト埋没層として
使うことを特徴とする半導体装置例えばバイポーラトラ
ンジスタの製造方法に関するものである。
ン・インシュレータ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕ
−Ｉａｔｏｒ、以下ＳＯＩと略称する）技術を使って形
成した単結晶領域をコレクタ・コンタクト埋没層として
使うことを特徴とする半導体装置例えばバイポーラトラ
ンジスタの製造方法に関するものである。
（２）技術の背景
底とまわりが絶縁物（二酸化シリコン、５ｉ０２）で分
離されたシリコン（ＳＯＩ ）を単結晶化して作られた
島にトランジスタの如き素子を形成する技術が開発され
ている。それを第１図の断面図を参照して説明すると、
シリコン基板１上に０．５μｍの厚さに５ｉ０２ＩＩＩ
’を形成し、それを選択的にエツチングして５ｉ０２の
絶縁層２を作る（第１図（ａ））。
離されたシリコン（ＳＯＩ ）を単結晶化して作られた
島にトランジスタの如き素子を形成する技術が開発され
ている。それを第１図の断面図を参照して説明すると、
シリコン基板１上に０．５μｍの厚さに５ｉ０２ＩＩＩ
’を形成し、それを選択的にエツチングして５ｉ０２の
絶縁層２を作る（第１図（ａ））。
次に同図Ｔｂ）に示される如く全面に０．８〜１．０μ
ｍの膜厚に多結晶シリコン（ポリシリコン）を成長して
ポリシリコン層３を形成する。
ｍの膜厚に多結晶シリコン（ポリシリコン）を成長して
ポリシリコン層３を形成する。
次いで同図（Ｃ１に示される如（絶縁１皆２の作られて
いない部分にレーザビーム４を照射するレーザアニール
によってその部分のポリシリコンを溶融すると、溶融部
分はシリコン基板の単結晶を種にして図に白地で示す如
く単結晶化し、単結晶層５が作られる。レーザビームを
図に見て右に移動し、同図１ｄ）に示される如くポリシ
リコン層を単結晶層５に変える。
いない部分にレーザビーム４を照射するレーザアニール
によってその部分のポリシリコンを溶融すると、溶融部
分はシリコン基板の単結晶を種にして図に白地で示す如
く単結晶化し、単結晶層５が作られる。レーザビームを
図に見て右に移動し、同図１ｄ）に示される如くポリシ
リコン層を単結晶層５に変える。
次いで選択酸化法（ＬＯＣＯ３法）で絶縁層２のまわり
を酸化して５３０２層６を形成すると、 ５ｉ０２で底
とまわりが分離された単結晶の島５ａが作られ、この島
５ａにトランジスタ等を形成すると特性に優れたものが
得られる。
を酸化して５３０２層６を形成すると、 ５ｉ０２で底
とまわりが分離された単結晶の島５ａが作られ、この島
５ａにトランジスタ等を形成すると特性に優れたものが
得られる。
上記したＳｏｌ技術は主としてＭＯＳ トランジスタの
製造に用いられる１頃向にある。
製造に用いられる１頃向にある。
（３）発明の目的
本発明は上記したＳｏｌ技術をバイポーラトランジスタ
の製造に用い、寄生容量が小で高速動作が可能なバイポ
ーラトランジスタを、工程数を短縮し、高密度化が可能
な如くに製造する方法を提供することを目的とするもの
である。
の製造に用い、寄生容量が小で高速動作が可能なバイポ
ーラトランジスタを、工程数を短縮し、高密度化が可能
な如くに製造する方法を提供することを目的とするもの
である。
（４）発明の構成
そしてこの目的は本発明によれば、
（イ）絶縁基板上に所定パターンの多結晶シリコン層を
設ける工程、 （口＞ Ｍ多結晶シリコン層にエネルギービームを照射
レアニールして第１の単結晶シリコン層にする工程、 （ハ）該第１の単結晶シリコン層の上に第１の単結晶シ
リコン層を形成する工程、 （ニ）該第２の単結晶シリコン層中にエミッタ、ベース
、コレクタ不純物領域を形成する工程、（ホ）上記（ロ
）工程の前または後で該多結晶シリコン層または該第１
の単結晶シリコン層に該コレクタ不純物領域と同一導電
型の不純物を導入する工程とを有することを特徴とする
半導体装置の製造方法、 （イ）絶縁基板上に所定パターンの多結晶シリコン層を
設ける工程、 （ロ）該絶縁基板上および該多結晶シリコン層上に延在
する絶縁膜を形成する工程、 （ハ）該多結晶シリコン層に該絶縁膜を介してエネルギ
ービームを照射し、該多結晶シリコン層を第１の単結晶
シリコン層にする工程、（ニ）該第１の単結晶シリコン
層上の絶縁膜を除去して該第１の単結晶シリコン層を露
出する工程、 （ホ）該第１の単結晶シリコン層上に第２の単結晶シリ
コン層を成長する工程、 （へ）該第２の単結晶シリコン層中にエミフタ、ベース
、コレクタ不純物領域を形成する工程、（ト）前記工程
（ハ）の前または後で該多結晶シリコン層または第Ｉの
単結晶シリコン層に該コレクタ不純物領域と同一導電型
の不純物を導入する工程、 を有することを特徴とする半導体装置の製造方法および （伺絶縁基板上に所定パターンの多結晶シリコン層を設
ける工程、 （ロ）該多結晶シリコン層にエネルギービームを照射し
第１の単結晶シリコン層にする工程、（ハ）該第１の単
結晶シリコン層上および該絶縁基板上に成長シリコン層
を成長し、該第１の単結晶シリコン層上に第２の単結晶
シリコン層を形成する工程、 （ニ）該成長シリコン層の該第２の単結晶シリコン層以
外の部分を除去する工程、 （ホ）該第１、第２の単結晶シリコン層の側面を酸化す
る工程、 （へ）前記第２の単結晶シリコン層中にエミッタ、ベー
ス、コレクタ不純物領域を形成する工程、（ト）前記工
程（ロ）の前または後に、該多結晶シリコン層または第
１の単結晶シリコン層に前記コレクタ不純物領域と同一
導電型の不純物を導入する工程、 とを有することを特徴とする半導体装置の製造方法を提
供することによって達成される。
設ける工程、 （口＞ Ｍ多結晶シリコン層にエネルギービームを照射
レアニールして第１の単結晶シリコン層にする工程、 （ハ）該第１の単結晶シリコン層の上に第１の単結晶シ
リコン層を形成する工程、 （ニ）該第２の単結晶シリコン層中にエミッタ、ベース
、コレクタ不純物領域を形成する工程、（ホ）上記（ロ
）工程の前または後で該多結晶シリコン層または該第１
の単結晶シリコン層に該コレクタ不純物領域と同一導電
型の不純物を導入する工程とを有することを特徴とする
半導体装置の製造方法、 （イ）絶縁基板上に所定パターンの多結晶シリコン層を
設ける工程、 （ロ）該絶縁基板上および該多結晶シリコン層上に延在
する絶縁膜を形成する工程、 （ハ）該多結晶シリコン層に該絶縁膜を介してエネルギ
ービームを照射し、該多結晶シリコン層を第１の単結晶
シリコン層にする工程、（ニ）該第１の単結晶シリコン
層上の絶縁膜を除去して該第１の単結晶シリコン層を露
出する工程、 （ホ）該第１の単結晶シリコン層上に第２の単結晶シリ
コン層を成長する工程、 （へ）該第２の単結晶シリコン層中にエミフタ、ベース
、コレクタ不純物領域を形成する工程、（ト）前記工程
（ハ）の前または後で該多結晶シリコン層または第Ｉの
単結晶シリコン層に該コレクタ不純物領域と同一導電型
の不純物を導入する工程、 を有することを特徴とする半導体装置の製造方法および （伺絶縁基板上に所定パターンの多結晶シリコン層を設
ける工程、 （ロ）該多結晶シリコン層にエネルギービームを照射し
第１の単結晶シリコン層にする工程、（ハ）該第１の単
結晶シリコン層上および該絶縁基板上に成長シリコン層
を成長し、該第１の単結晶シリコン層上に第２の単結晶
シリコン層を形成する工程、 （ニ）該成長シリコン層の該第２の単結晶シリコン層以
外の部分を除去する工程、 （ホ）該第１、第２の単結晶シリコン層の側面を酸化す
る工程、 （へ）前記第２の単結晶シリコン層中にエミッタ、ベー
ス、コレクタ不純物領域を形成する工程、（ト）前記工
程（ロ）の前または後に、該多結晶シリコン層または第
１の単結晶シリコン層に前記コレクタ不純物領域と同一
導電型の不純物を導入する工程、 とを有することを特徴とする半導体装置の製造方法を提
供することによって達成される。
（５）発明の実施例
以下本発明の方法を図面を参照して説明する。
第２図に本発明の第１の方法を実施する工程における半
導体装置要部が断面図で示される。先ず第２図ｆａｔに
示される如く、ＳｉＯ２層１１（それは例えばサファイ
ヤの如き絶縁性基・板であってもよい）上ニ１．０μｍ
の厚さに所定パターンのポリシリコン膜１２を例えば化
学気相成長法（ＣＶＤ法）で被着し、次いでアンチモン
（Ｓｂ”）を、１００ ＫｅＶのエネルギー、１×１０
ユ６／ｃＩ１１２のドーズ量でイオン注入する。
導体装置要部が断面図で示される。先ず第２図ｆａｔに
示される如く、ＳｉＯ２層１１（それは例えばサファイ
ヤの如き絶縁性基・板であってもよい）上ニ１．０μｍ
の厚さに所定パターンのポリシリコン膜１２を例えば化
学気相成長法（ＣＶＤ法）で被着し、次いでアンチモン
（Ｓｂ”）を、１００ ＫｅＶのエネルギー、１×１０
ユ６／ｃＩ１１２のドーズ量でイオン注入する。
次いでポリシリコンＩｌｌ！１２を、ＹＡＧレーザ（エ
ネルギー５〜ＩＯＪ ／ ｃｍ２）でレーザアニールし
、それを単結晶化しバターニングしてｎ＋型の第１の単
結晶シリコン層１２ａを形成する。
ネルギー５〜ＩＯＪ ／ ｃｍ２）でレーザアニールし
、それを単結晶化しバターニングしてｎ＋型の第１の単
結晶シリコン層１２ａを形成する。
上記の工程に代えて、最初にポリシリコン膜１２をレー
ザアニールし、次いでれ＋型不純物をドープし、引続き
バターニングをしても、または、最初にバターニングし
、ドーピングしてレーザアニールをしてもよい。ポリシ
リコンＩ！１ｉ１２を最初にバターニングすると、レー
ザアニールにおいてレーザビームのスポット（３０ｐｍ
〜４０μｍ）蚤）内にポリシリコンパターンが完全に入
るので、ポリシリコンパターンがすべて完全に単結晶化
される利点がある。レーザアニールの後にポリシリコン
膜のバターニングをするときは、レーザビームの照射部
分の周縁の完全に単結晶化していない部分が除かれて、
完全に単結晶化した部分のみが残されるように注意ず′
る。なお前記のレーザアニールにおいて、ＳｉＯ２層１
１がシリコン基板上に形成されたものであれば、ＳｉＯ
２層１１を一部除去して基板を露出し、その部分のシリ
コン単結晶を種にしてポリシリコンを単結晶化してもよ
く、またはＳｉＯ２層１１の表面に傷を付け（グレーテ
ィング）、ポリシリコンが単結晶化するとき結晶方位を
そろえるようにしてもよい。
ザアニールし、次いでれ＋型不純物をドープし、引続き
バターニングをしても、または、最初にバターニングし
、ドーピングしてレーザアニールをしてもよい。ポリシ
リコンＩ！１ｉ１２を最初にバターニングすると、レー
ザアニールにおいてレーザビームのスポット（３０ｐｍ
〜４０μｍ）蚤）内にポリシリコンパターンが完全に入
るので、ポリシリコンパターンがすべて完全に単結晶化
される利点がある。レーザアニールの後にポリシリコン
膜のバターニングをするときは、レーザビームの照射部
分の周縁の完全に単結晶化していない部分が除かれて、
完全に単結晶化した部分のみが残されるように注意ず′
る。なお前記のレーザアニールにおいて、ＳｉＯ２層１
１がシリコン基板上に形成されたものであれば、ＳｉＯ
２層１１を一部除去して基板を露出し、その部分のシリ
コン単結晶を種にしてポリシリコンを単結晶化してもよ
く、またはＳｉＯ２層１１の表面に傷を付け（グレーテ
ィング）、ポリシリコンが単結晶化するとき結晶方位を
そろえるようにしてもよい。
単結晶層１２ａの上にＣＶＤ法またはエピタキシャル法
でｎ型の第２の単結晶シリコン層１３を形成し、ｎ１型
単結晶層１２ａとｎ型単結晶屓１３をＳｉＯ２層１１ａ
で囲むと、第２図（Ｃ）に示される如く、絶縁膜（Ｓｉ
Ｏ２膜）で囲まれた島が作られる。
でｎ型の第２の単結晶シリコン層１３を形成し、ｎ１型
単結晶層１２ａとｎ型単結晶屓１３をＳｉＯ２層１１ａ
で囲むと、第２図（Ｃ）に示される如く、絶縁膜（Ｓｉ
Ｏ２膜）で囲まれた島が作られる。
この島に通當の技術でバイポーラトランジスタを第２図
（ｄｌに部分的に拡大して示される如くに形成する。な
お同図において、５ｉＯ２Ｊ錯１１とｉｌａとは共に符
号１１で示し、符号１４はｐ型ベース領域、１５はｎ＋
型エミソク領域、１６はｎ＋型コレクタ領域、Ｂ、、Ｅ
、Ｃはそれぞれベース電極、エミソタ電極、コレクタ電
極、１７は５ｉ０２膜を示す。前述した５０１で形成し
たｎ＋型単結晶シリコン層１２ａは埋込みコレクタとな
っている。
（ｄｌに部分的に拡大して示される如くに形成する。な
お同図において、５ｉＯ２Ｊ錯１１とｉｌａとは共に符
号１１で示し、符号１４はｐ型ベース領域、１５はｎ＋
型エミソク領域、１６はｎ＋型コレクタ領域、Ｂ、、Ｅ
、Ｃはそれぞれベース電極、エミソタ電極、コレクタ電
極、１７は５ｉ０２膜を示す。前述した５０１で形成し
たｎ＋型単結晶シリコン層１２ａは埋込みコレクタとな
っている。
従来のバイポーラトランジスタにおいては素子周辺は分
離Ｍ（アイソレーション）をも含めＰＮ接合を形成し、
そこに寄生容量が発生して素子の動作速度を低くしたの
に対し、第２図（ｄ）に示されるバイポーラトランジス
タは、その周りだけでなく、高濃度不純物拡散領域であ
るｎ＋型単結晶層（埋込みコレクタ）１２ａの下方部分
も絶縁膜と接しているために寄生容量が小になり、素子
の動作速度が高められる。
離Ｍ（アイソレーション）をも含めＰＮ接合を形成し、
そこに寄生容量が発生して素子の動作速度を低くしたの
に対し、第２図（ｄ）に示されるバイポーラトランジス
タは、その周りだけでなく、高濃度不純物拡散領域であ
るｎ＋型単結晶層（埋込みコレクタ）１２ａの下方部分
も絶縁膜と接しているために寄生容量が小になり、素子
の動作速度が高められる。
第２図（ｄｉに示されるバイポーラトランジスタは第２
図ｔｅｌに示す如くに作ることが可能である。なお同図
においてベース、エミッタ、コレクタ電極ＢＸＥ、Ｃは
省略し、また既に図示した部分と同じ部分は同一符号を
付して表示する。
図ｔｅｌに示す如くに作ることが可能である。なお同図
においてベース、エミッタ、コレクタ電極ＢＸＥ、Ｃは
省略し、また既に図示した部分と同じ部分は同一符号を
付して表示する。
かかる素子はベース領域を５ｉ０２層１１に接して位置
合せをアラインメント方式で形成可能であるので、素子
の高密度化に通する。例えばベース領域１４の形成には
全面にレジスト膜１８を図示の如くにバターニングして
ベース領域形成のためにｐ型不純物をイオン注入法で拡
散する。コレクタ領域１６の形成においても同様である
。
合せをアラインメント方式で形成可能であるので、素子
の高密度化に通する。例えばベース領域１４の形成には
全面にレジスト膜１８を図示の如くにバターニングして
ベース領域形成のためにｐ型不純物をイオン注入法で拡
散する。コレクタ領域１６の形成においても同様である
。
本発明の第２の方法においては、ＳＯＩ技術で埋没層を
形成した後に、この埋没層のレーザアニールに用いたキ
ャップ材に埋没層よりも少さな窓を窓開けし、この窓開
けした部分に選択的にエピタキシャル単結晶シリコン層
を成長する。かかる方法を第３図の断面図を参照して説
明する。
形成した後に、この埋没層のレーザアニールに用いたキ
ャップ材に埋没層よりも少さな窓を窓開けし、この窓開
けした部分に選択的にエピタキシャル単結晶シリコン層
を成長する。かかる方法を第３図の断面図を参照して説
明する。
第３図（ａ）：
５ｉ０２層（それはサファイヤ基板であってもよ・い）
２１上に１μｍの厚さのポリシリコン層２２を成長しバ
ターニングし、全面にキャンプ材２３となる５ｉ０２
映を２μｍの膜厚にＣＶＤ法で成長する。かかるキャッ
プ材２３は次に説明するポリシリコン層２２のレーザア
ニールにおいてポリシリコン層２２の表面が波うつ如く
に凹凸になりまたはポリシリコン層２２の形が崩れるこ
とを抑制し、更にはレーザ光の反射を防止する効果があ
る。この段階でポリシリコン層２２はｎ＋形にドーピン
グする。
２１上に１μｍの厚さのポリシリコン層２２を成長しバ
ターニングし、全面にキャンプ材２３となる５ｉ０２
映を２μｍの膜厚にＣＶＤ法で成長する。かかるキャッ
プ材２３は次に説明するポリシリコン層２２のレーザア
ニールにおいてポリシリコン層２２の表面が波うつ如く
に凹凸になりまたはポリシリコン層２２の形が崩れるこ
とを抑制し、更にはレーザ光の反射を防止する効果があ
る。この段階でポリシリコン層２２はｎ＋形にドーピン
グする。
第３図（ｂ）：
次いでレーザアニールにてポリシリコン層２２を単結晶
化してそれを第１の単結晶シリコン層２２ａに変える。
化してそれを第１の単結晶シリコン層２２ａに変える。
レーザアニールの条件は、ＹＡＧレーザを用い、そのエ
ネルギーは５〜ＩＯＪ ／ ｃｍ２に設定する。前記し
たポリシリコン層２２がドーピングされていないときは
、レーザアニールの後にドーピングする。そのためには
例えばｓｂ＋を１００ Ｋｅｖのエネルギー、Ｉ Ｘ
１０１６／ ｃｍ２のドーズ量でイオン注入する。
ネルギーは５〜ＩＯＪ ／ ｃｍ２に設定する。前記し
たポリシリコン層２２がドーピングされていないときは
、レーザアニールの後にドーピングする。そのためには
例えばｓｂ＋を１００ Ｋｅｖのエネルギー、Ｉ Ｘ
１０１６／ ｃｍ２のドーズ量でイオン注入する。
レーザアニール後に図示の如く窓２４を窓開きし、単結
晶シリコン層２２ａを露出する。前記したレーザアニー
ルにおいて、ポリシリコン層２２の端縁部分は完全に単
結晶化しないことがあるので、そうであったとしても影
響がないように、すなわち完全に単結晶化したところに
素子が作られるように窓２４はポリシリコン１ｉｊ１２
２の拡がりよりは小にマージンを十分とった寸法に形成
する。
晶シリコン層２２ａを露出する。前記したレーザアニー
ルにおいて、ポリシリコン層２２の端縁部分は完全に単
結晶化しないことがあるので、そうであったとしても影
響がないように、すなわち完全に単結晶化したところに
素子が作られるように窓２４はポリシリコン１ｉｊ１２
２の拡がりよりは小にマージンを十分とった寸法に形成
する。
第３図（Ｃ）：
選択エピタキシャル成長によって窓２４内しこ単斧吉晶
シリコンのトランジスタ形成領域（エピタキシャルＮ）
すなわち第２の単結晶シリコン層２５を形成すると、窓
が形成されたところに番よ、下刃１ら見てＳｉＯ２、ｎ
＋型埋込みコレクタ、ｎ型エピタキシャル層の構造が得
られ、この構造器ままわりと底がＳｉＯ２の絶縁膜で囲
まれている。なおこのエピタキシャル成長においては界
面が乱されることのないよう単結晶シリコン層２２ａの
表面をき、Ｈ，ｔ、）ｃこ保つよう注意する。
シリコンのトランジスタ形成領域（エピタキシャルＮ）
すなわち第２の単結晶シリコン層２５を形成すると、窓
が形成されたところに番よ、下刃１ら見てＳｉＯ２、ｎ
＋型埋込みコレクタ、ｎ型エピタキシャル層の構造が得
られ、この構造器ままわりと底がＳｉＯ２の絶縁膜で囲
まれている。なおこのエピタキシャル成長においては界
面が乱されることのないよう単結晶シリコン層２２ａの
表面をき、Ｈ，ｔ、）ｃこ保つよう注意する。
以下第１の方法について説明したと同様の方法で第２図
（Ｉｆｌに示される基本構造をもった）１イＪ５−ラト
ランジスタを形成する。
（Ｉｆｌに示される基本構造をもった）１イＪ５−ラト
ランジスタを形成する。
以上に説明した第２の方法の利点は、キャノフ。
材として設けた５１０２をそのまま残しておし）で１１
Ｊｔに形成されるバイポーラトランジスタの絶縁材と、
して利用でき、それによって工程の短縮化力受実現され
ることである。
Ｊｔに形成されるバイポーラトランジスタの絶縁材と、
して利用でき、それによって工程の短縮化力受実現され
ることである。
上記第２の方法において、第３図り０）に示される如く
にポリシリコン層２２を形成する代りに、第４図の断面
図に示される如くポリシリコン層を選択酸化法（ＬＯＧ
Ｏ５）で選択的に酸化してＳ＋０２層２６を形成し、酸
化されなかったポリシリコン層２２をＳ＋０２の絶縁層
２６で囲んでもよい。そのためには図に２７で示す窒化
膜をマスクとして用いる。窒化膜２７を除去し全面にキ
ャップ材を被着すると第３図ｆａ＋に示されるものと同
じ構造が得られる。
にポリシリコン層２２を形成する代りに、第４図の断面
図に示される如くポリシリコン層を選択酸化法（ＬＯＧ
Ｏ５）で選択的に酸化してＳ＋０２層２６を形成し、酸
化されなかったポリシリコン層２２をＳ＋０２の絶縁層
２６で囲んでもよい。そのためには図に２７で示す窒化
膜をマスクとして用いる。窒化膜２７を除去し全面にキ
ャップ材を被着すると第３図ｆａ＋に示されるものと同
じ構造が得られる。
本発明の第３の方法においては、ＳＯｔ技術を使って形
成した埋没拡散領域パターンよりも小なるパターンでエ
ピタキシャル成長後の分離領域形成を行う。かかる方法
を第５図の断面図を参照して説明する。
成した埋没拡散領域パターンよりも小なるパターンでエ
ピタキシャル成長後の分離領域形成を行う。かかる方法
を第５図の断面図を参照して説明する。
第５図（ａ）：
Ｓ＋０２層（サファイヤ基板であってもよい）３１−ヒ
にポリシリコンを１μｍの膜厚に被着しそれをパターニ
ングしてポリシリコン層３２を形成する。
にポリシリコンを１μｍの膜厚に被着しそれをパターニ
ングしてポリシリコン層３２を形成する。
またはそれに代えて第４図に示した如くにボリシＩＪ
Ｈン層をＬＯＣＯ５法で選択酸化しポリシリコン層３２
を作ってもよい。
Ｈン層をＬＯＣＯ５法で選択酸化しポリシリコン層３２
を作ってもよい。
第５図（ｂ）：
次いでエネルギービーム（例えばＹＡＧレーザ、エネル
ギーは５〜ＩＯＪ ／ ｃｍ２）によりポリシリコン層
３２を単結晶化し、それを例えばｓｂ＋をエネルギー１
００Ｋｅν、ドーズ量Ｉ Ｘ １０” ／ ｃｍ２でイ
オン注入してｎ＋型にドープし、ｎ＋型の第１の単結晶
シリコン層３２ａを作る。この工程によってドープされ
た単結晶層（ｎ＋＋没層）が完成する。なおポリシリコ
ン層３２のドーピングは第５図＋８＋を参照して説明す
る工程においてなしてもよい。
ギーは５〜ＩＯＪ ／ ｃｍ２）によりポリシリコン層
３２を単結晶化し、それを例えばｓｂ＋をエネルギー１
００Ｋｅν、ドーズ量Ｉ Ｘ １０” ／ ｃｍ２でイ
オン注入してｎ＋型にドープし、ｎ＋型の第１の単結晶
シリコン層３２ａを作る。この工程によってドープされ
た単結晶層（ｎ＋＋没層）が完成する。なおポリシリコ
ン層３２のドーピングは第５図＋８＋を参照して説明す
る工程においてなしてもよい。
第５図（Ｃ）：
次いで全面にポリシリコンを２μｍの厚さにＣＶＤ法で
成長すると、単結晶層３２ａの上には第２の単結晶シリ
コン層３３ａが、またそれ以外の部分にはポリシリコン
層３３ｂが作られる。
成長すると、単結晶層３２ａの上には第２の単結晶シリ
コン層３３ａが、またそれ以外の部分にはポリシリコン
層３３ｂが作られる。
第５図（ｄ）：
次いで全面に窒化膜を１０００人の膜厚に被着し、それ
を図示の如くに、すなわち単結晶シリコン層（ｎ＋型型
埋領領域３２ａの拡がりよりも小なる寸法にパターニン
グして窒化膜マスク３４を形成する。
を図示の如くに、すなわち単結晶シリコン層（ｎ＋型型
埋領領域３２ａの拡がりよりも小なる寸法にパターニン
グして窒化膜マスク３４を形成する。
それは第２の方法の場合と同様に、単結晶シリコン屓３
３ａの端縁部分で完全に単結晶化されていない部分があ
ったとしてもそこに素子が作られることのないよう、予
め端縁部分のマージンを除去するためである。
３ａの端縁部分で完全に単結晶化されていない部分があ
ったとしてもそこに素子が作られることのないよう、予
め端縁部分のマージンを除去するためである。
第５図（ｅ）：
窒化膜マスク３４をマスクにして第１と第２の単結晶シ
リコンｆｆＷ３２ａ、 ３３ａのまわりのポリシリコン
をエツチングし、単結晶シリコン層３２ａ、 ３３ａの
側部を酸化して絶縁膜（５ｉＯｚ膜）３５を形成し、ポ
リシリコン層３６を成長し、表面を機械的、化学的にポ
リッシュし、表面を酸化して絶縁膜（ＳｉＯ２膜）３７
を形成する。この工程まで窒化１＊３４はそのまま残し
ておく。かくして、下だけでなくまわりも絶縁膜で囲ま
れた単結晶領域が得られる。
リコンｆｆＷ３２ａ、 ３３ａのまわりのポリシリコン
をエツチングし、単結晶シリコン層３２ａ、 ３３ａの
側部を酸化して絶縁膜（５ｉＯｚ膜）３５を形成し、ポ
リシリコン層３６を成長し、表面を機械的、化学的にポ
リッシュし、表面を酸化して絶縁膜（ＳｉＯ２膜）３７
を形成する。この工程まで窒化１＊３４はそのまま残し
ておく。かくして、下だけでなくまわりも絶縁膜で囲ま
れた単結晶領域が得られる。
最後に窒化ｌ！１ｉ３４を除去し、第２図ｔｅｌに示さ
れる基本構造のバイポーラトランジスタを形成する。
れる基本構造のバイポーラトランジスタを形成する。
かかる第３の方法の特徴は、全面にポリシリコンを成長
し、第１の単結晶シリコン層３２ａの上には第２の単結
晶シリコン層を、その他の部分には多結晶シリコン層を
選択的に得ることができ、しかもポリシリコン層は全面
に成長するため界面がきれいに形成され、後のトランジ
スタ製造工程に有利であることである。 。
し、第１の単結晶シリコン層３２ａの上には第２の単結
晶シリコン層を、その他の部分には多結晶シリコン層を
選択的に得ることができ、しかもポリシリコン層は全面
に成長するため界面がきれいに形成され、後のトランジ
スタ製造工程に有利であることである。 。
（６）発明の効果
以上詳細に説明した如く本発明によれば、Ｓ０１技術を
使って形成した単結晶シリコン層をｎ＋型の埋没層とし
て使うバイポーラトランジスタが得られ、それは寄生容
量が減少されているのでそれに対応して動作速度が高め
られ、また高密度化が実現され、工程数が短縮され、き
れいな界面をもった素子が作られ、半導体装置の製造歩
留りと製品の信頼性向上にも効果がある。
使って形成した単結晶シリコン層をｎ＋型の埋没層とし
て使うバイポーラトランジスタが得られ、それは寄生容
量が減少されているのでそれに対応して動作速度が高め
られ、また高密度化が実現され、工程数が短縮され、き
れいな界面をもった素子が作られ、半導体装置の製造歩
留りと製品の信頼性向上にも効果がある。
第１図は従来技術によるＳＯＩの単結晶化の工程を示す
断面図、第２図、第３図、第５図は本発明の方法を実施
する工程における半導体装置要部の断面図、第４図は本
発明の方法の変形例を示す第５図＋８＋に類似の断面図
である。 １１−＝ Ｓ＋０２層、１２ａ−ｎ＋＋第１の単結晶シ
リコン層、１３−・・ｎ型第２の単結晶シリコン層、１
４−ベース領域、１５− エミッタ領域、１６− コレ
クタ領域、１７−− ＳｉＯ２膜、１８−・−レジスト
膜、２ｌ−ＳｉＯｚ層、２２−・ポリシリコン層、２２
ａ−一第１の単結晶シリコン層、２３−・−５ｉ０２の
キャンプ材、２４−窓、２５−第２の単結晶シリコン層
、２６−ＳｉＯ２層、２７−窒化膜マスク、３ｌ−５ｉ
Ｏｚ層、３２−ポリシリコン層、３２ａ −第１の単結
晶シリコン層、３３ａ −第２の単結晶シリコン層、３
３ｂ−ポリシリコン層、３５−−−５ｉＯｚ膜、３６−
＝ポリシリコン層、３１−− ＳｉＯ２膜 第１図 第２図 （＋ ） 第２図 （ｅ） 第３図 第４１°に１ ７ １／ 第５１？（ 第５図 ｔ＋ １旦 ／３３゜ ｉ □ ３１ ３３ｂ ３１ ３３ｂ ３１ ３６
断面図、第２図、第３図、第５図は本発明の方法を実施
する工程における半導体装置要部の断面図、第４図は本
発明の方法の変形例を示す第５図＋８＋に類似の断面図
である。 １１−＝ Ｓ＋０２層、１２ａ−ｎ＋＋第１の単結晶シ
リコン層、１３−・・ｎ型第２の単結晶シリコン層、１
４−ベース領域、１５− エミッタ領域、１６− コレ
クタ領域、１７−− ＳｉＯ２膜、１８−・−レジスト
膜、２ｌ−ＳｉＯｚ層、２２−・ポリシリコン層、２２
ａ−一第１の単結晶シリコン層、２３−・−５ｉ０２の
キャンプ材、２４−窓、２５−第２の単結晶シリコン層
、２６−ＳｉＯ２層、２７−窒化膜マスク、３ｌ−５ｉ
Ｏｚ層、３２−ポリシリコン層、３２ａ −第１の単結
晶シリコン層、３３ａ −第２の単結晶シリコン層、３
３ｂ−ポリシリコン層、３５−−−５ｉＯｚ膜、３６−
＝ポリシリコン層、３１−− ＳｉＯ２膜 第１図 第２図 （＋ ） 第２図 （ｅ） 第３図 第４１°に１ ７ １／ 第５１？（ 第５図 ｔ＋ １旦 ／３３゜ ｉ □ ３１ ３３ｂ ３１ ３３ｂ ３１ ３６
Claims (1)
- 【特許請求の範囲】 １、（イ）絶縁基板上に所定パターンの多結晶シリコン
層を設ける工程、 （ロ）該多結晶シリコン層にエネルギービームを照射し
アニールして第１の単結晶シリコン層にする工程、 （ハ）該第１の単結晶シリコン層の上に第１の単結晶シ
リコン層を形成する工程、 （ニ）該第」の小結晶シリコン層中にエミツタ、ベース
、コレクタ不純物領域を形成する工程、（ホ）上記（ロ
）工程の前または後で該多結晶９９３７層または該第１
の単結晶シリコン層に該コレクタ不純物領域と同一導電
型の不純物を導入する工程とを有することを特徴とする
半導体装置の製造方法。 ２、（イ）Ｉ＠！縁基板基板上定パターンの多結晶シリ
コン層を設ける工程、 （ロ）該絶縁基板上および該多結晶シリコン層上に延在
する絶縁膜を形成する工程、 （ハ）該多結晶シリコン層に該絶縁膜を介してエネルギ
ービームを照射し、該多結晶シリコン層を第１の単結晶
シリコン層にする工程、（ニ）該第１の単結晶シリコン
層上の絶縁膜を除去して該第１の単結晶シリコン層を露
出する工程・ （ホ）該第１の単結晶シリコン層上に第２の単結晶シリ
コン層を成長する工程、 （へ）該第２の単結晶シリコン層中にエミツタ、ベース
、コレクタ不純物領域を形成する工程、（１・）前記工
程（ハ）の前または後で該多結晶シリコン層または第１
の単結晶シリコン層に該コレクタ不純物領域と同一導電
型の不純物を導入する工程、 を存することを特徴とする半導体装置の製造方法。 ３、（イ）絶縁基板上に所定パターンの多結晶シリコン
層を設ける工程、 （ロ）該多結晶シリコン層にエネルギービームを照射し
第１の単結晶シリコン層にする工程、【ハ）該第１の単
結晶シリコン層上および該絶縁基板上に成長シリコン層
を成長し、該第１の単結晶シリコン層上に第２の単結晶
シリコン層を形成する工程、 （ニ）該成長シリコン層の該第２の単結晶シリコン層以
外の部分を除去する工程、 （ホ）該第１、第２の単結晶シリコン層の側面を酸化す
る工程、 （へ）前記第２の単結晶シリコン層中にエミッタ、ベー
ス、コレクタ不純物領域を形成する工程、（ト）前記工
程（ロ）の前または後に、該多結晶シリコン層または第
１の単結晶シリコン層に前記コレクタ不純物領域と同一
導電型の不純物を導入する工程、 とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22566183A JPS60117749A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22566183A JPS60117749A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60117749A true JPS60117749A (ja) | 1985-06-25 |
Family
ID=16832790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22566183A Pending JPS60117749A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117749A (ja) |
-
1983
- 1983-11-30 JP JP22566183A patent/JPS60117749A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4448632A (en) | Method of fabricating semiconductor devices | |
| US4584025A (en) | Process for fabricating a semiconductor on insulator semiconductor device | |
| EP0015677B1 (en) | Method of producing semiconductor devices | |
| US20040007737A1 (en) | Ultra small size vertical MOSFET device and method for the manufacture thereof | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| US5963822A (en) | Method of forming selective epitaxial film | |
| JPH05206151A (ja) | 半導体装置 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH0241170B2 (ja) | ||
| JPH025432A (ja) | 半導体装置の製造方法 | |
| JPS60117749A (ja) | 半導体装置の製造方法 | |
| KR920006850B1 (ko) | 반도체기판에 불순물농도가 높고 두께가 저감된 불순물 영역을 갖는 반도체장치의 제조방법. | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH0239091B2 (ja) | ||
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP3182887B2 (ja) | 半導体装置の製造方法 | |
| JPS5948532B2 (ja) | 半導体装置の製造方法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPS60170231A (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0516175B2 (ja) | ||
| JPS6350062A (ja) | 半導体装置 | |
| JPS6030168A (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 |