JPS6011457B2 - デイポジシヨン法 - Google Patents

デイポジシヨン法

Info

Publication number
JPS6011457B2
JPS6011457B2 JP48036757A JP3675773A JPS6011457B2 JP S6011457 B2 JPS6011457 B2 JP S6011457B2 JP 48036757 A JP48036757 A JP 48036757A JP 3675773 A JP3675773 A JP 3675773A JP S6011457 B2 JPS6011457 B2 JP S6011457B2
Authority
JP
Japan
Prior art keywords
boat
impurity
boron nitride
tube
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP48036757A
Other languages
English (en)
Other versions
JPS49124967A (ja
Inventor
昇 立古
桂造 稲庭
彰 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP48036757A priority Critical patent/JPS6011457B2/ja
Priority to US05/456,291 priority patent/US3939017A/en
Publication of JPS49124967A publication Critical patent/JPS49124967A/ja
Publication of JPS6011457B2 publication Critical patent/JPS6011457B2/ja
Expired legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/16Feed and outlet means for the gases; Modifying the flow of the gases
    • C30B31/165Diffusion sources
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S118/00Coating apparatus
    • Y10S118/90Semiconductor vapor doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Description

【発明の詳細な説明】 本発明はディポジション法等に半導体ウェーハに対する
不純物の拡散に用いられるディポジション方法に関する
従来、半導体ゥェーハに不純物を拡散する場合、例えば
ボロンナイトライド(BN)を用いてシリコンゥェーハ
にP型不純物を拡散する場合、ボート上にP型不純物源
であるボロンナィトラィド(BN)のウェーハ(一部を
若干酸化したもの)とシリコンのウェーハを交互に整列
配置し、この状態でボートを石英管に挿入し、石英管を
外周より加熱し石英管内に酸化ボロン雰囲気を作り、こ
れによりシリコンウェーハにボロン酸化物をデイポジシ
ョンし、かつそれよりウエーハ内へ不純物を拡散してい
る。
この場合石英管内を不活性ガス(N2)の雰囲気にして
加熱し、これによりシリコンウェーハの表面にボロン酸
化物をディポジションし、かつボロンを半導体表面に浅
く拡散している。しかしながら、従来のこのような方法
にあってはシリコンウェーハの全数枚にそれぞれボロン
ナイトライド(BN)のウェーハを対応配置させなoけ
ればならず、それに要する手数は相当なもので作業能率
を大幅に低下し、また石英ボート上にシリコンウエーハ
およびボロンナイトライド(BN)のウェーハを交互に
並べるため、ボロンナイトライド(BN)のウエーハに
スペースがとら夕れてしまい、石英ボート上に1度に並
べられるシリコンウェーハの枚数が少ないものになる。
さらにシリコンウェーハ1枚1枚に、シリコンゥェーハ
の大きさとほぼ等しい大きさの円板状ボロンナィトラィ
ド(BN)のウェーハを対応させ0る必要があるため、
それに要するボロンナィトラィド(BN)の使用量が増
している。本発明は以上のような従来の欠点を除去する
ものであって、その目的とするところは半導体ウェーハ
に不純物源を対応配置させる場合に、それにタ要する作
業手数を大幅に減少できる方法を得る。
他の目的は、半導体ウェーハに対応される不純物源の使
用量を低減できる方法を得る。更に他の目的は、一度に
拡散できる半導体ウェーハの枚数を大幅に増すと共に半
導体ウェーハ間の不純物ドープ量のバラッキも少なくす
ることのできる方法を得る。
このような目的を達成するための本発明によれば、炉心
管の長手方向に沿って複数の不純物源を配置し、半導体
ゥェーハを上記不純物娘によって包囲されるように上記
炉心管の長手方向軸に対してほぼ垂直に配置し、炉心管
内を減圧状態とし上記不純物源からの不純物を上言己半
導体ウェーハ表面にディポジションすることを特徴とす
るデイポジション法にある。
そして、特にその不純物源はボロンナィトラィドからな
る不純物源または酸化ボ。ンあるいは酸化りんを含む不
純物源よりなるものである。以下図面に示す実施例によ
り本発明を詳細に説明する。
第1図は本発明による半導体ウェーハの拡散方法を実施
する際用いられる拡散装置を示し、同図においてこの拡
散装置はヒータを含む炉1に石英ガラスまたはシリコン
などからなる炉心管2がはめ込まれており、この炉心管
2の一端には取り外し可能なキャップ3が隣入され、前
記キャップ3の一部には後述するボートを移動させるた
めの引き出し榛4が挿入される孔5が設けられている。
また前記炉心管2の池端には炉心管2内を真空にするた
めの排気口6が形成され、これは図示しない真空ポンプ
につながっている。また前記孔5は前記炉心管2内を減
圧にしても外気が入り込まないように設計されている。
このような拡散装置の前記炉○管2内に入れられるボー
ト9は石英ガラスまたはシリコンから細長に形成された
ボートであって、このボ−ト9の上面には幅方向に向っ
てシリコンウェーハ8の一部を収容できる溝10が長さ
方向に並列して複数設けられている。(第2図)。また
前記ボート9と同機に前記炉心管2内に入れられる不純
物源すなわちポロンナィトラィド(BN)11は前記シ
リコンウェーハ8の外周よりも大きく形成され、かつ並
列して複数並べられた弧状の支注12間にかけ渡されて
おり、しかもこれらのボロンナィトラィド(BN)11
は棒状をなして前記支注12の外周に沿って配設されて
いる(第3図)。
このような機構のもとに、まずシリコンゥェ−ハ8をボ
ート9の溝9aにそれぞれ配置し、これ夕 を炉心管2
の開口端13におく、これと並行して前記シリコンウェ
ーハ8の外側から支注12に支えられたボロンナイトラ
ィド(BN)1 1を覆った後、前記関口端13をキャ
ップ3で封止して、図示しない真空ポンプで前記開□端
13の反対方0向の排気口6から炉心管2内を真空にす
る。
そして真空状態を保持した状態で前記ボート9およびボ
ロンナィトラィド(BN)11を引き出し棒4によって
炉心管2の中央部2aまで移動させ、ディポジションお
よび拡散をおこなう。この場合のタデイポジションおよ
び拡散は、前記ボロンナィトライド(BN)11が炉心
管2内で加熱されることにより酸化ボロン(&03)不
純物ガス化されて、これが、シリコンウェーハ8に主表
面にディポジションおよび拡散される。0 このように
シリコンウエーハ8のデイポジシヨンおよび拡散が完了
した時点で前記引き出し棒4によりボート9を炉○管2
のキャップ3側に引き寄せてキャップ3をはずしボート
9を取り出す。
なお前記実施例においては、支柱12に複数のタ不純物
漉すなわちボロンナィトラィド(BN)11をかけ渡し
たものの中にシリコンウェーハ8を挿入してディポジシ
ョンおよび拡散を行っているが〜前記ポロンナィトラィ
ド(BN)1 1を第4図に示すように、板状に形成し
、これをシリコン0ウェーハ8をほぼ包囲するような形
で上部、下部の両方に配置して、ディポジションおよび
拡散を行ってもよい。また、第5図に示すように、ボロ
ンナイトラィド(BN)11をトンネル状に形成し、こ
の中にタボート9ごとシリコンウェーハ8を挿入しても
よい。
さらに、第5図に示すトンネル状のボロンナィトライド
(BN)1 1をいくつかに小さく切り離して並べて形
成し、この中にボート9ごとシリコ0ンウェーハ8を挿
入してもよい(第6図)。
なお、前記実施例においては、減圧状態を保持した状態
でボート9およびボロンナィトラィド(BN)1 1を
、引出陣によって移動させているが、他の方法としてボ
ート9及びボロンナィトラィド(BN)11を炉○管2
の中央部に挿入した後、開□端をキャップで封止して、
その後減圧してディポジション及び拡散を行ってもほぼ
同様の効果を得ることができる。又、前記実施例におい
ては「ボート9とボロンナィトラィド(BN)11を一
緒に移動させているが他の方法としてボロンナイトラィ
ドは、石英管の中央部に予め入れておき、ボートのみ作
業毎に出し入れすることによってもほぼ同様の効果を得
ることができる。
さらにまた他の方法としては半導体ゥェーハおよびボロ
ンナィトラィドを石英管内に封止し、それを炉○管内に
入れ加熱してもよい。
またディポジション剤としては若干の酸化ボロンを含む
ボロンナィトラィドの他若千の酸化ボロンを含むセラミ
ック等の固形ディポジション源がその保持上有効に利用
できる。
またディポジション剤としては酸化ボロンの池酸化りん
その他の酸化物を用いるとができる。以上のように本発
明によれば、不純物源を半導体ウェーハのおのおのに配
置する必要がないから、その配置作業に要する手数が大
幅に減少される。
また、本発明によれば、ボート上に半導体ウェーハと不
純物源とを交互に並べる必要がないかり、一つのボート
に収められる半導体ウェーハの数を増すことができる。
したがって、半導体ゥェーハの1回の処理枚数が増す。
さらに、本発明によれば、半導体ウェーハと不純物源と
を交互に並べないことから、不純物源の使用量を大幅に
低減できるなどの数々の効果がある。上述のようなディ
ポジション工程においては若干のボロン原子が半導体表
面部に拡散されるから上記工程の後上記ディポジション
された酸化物をエッチング除去し、さらに加熱すれば半
導体表面に所定の深さで所定の比抵抗の拡散層を得るこ
とができる。
【図面の簡単な説明】
第1図は拡散装置の断面図、第2図はボートの斜面図、
第3図a,bは本発明による半導体ゥェーハの拡散方法
の実施例中用いられる不純物源の正面図および側面図、
第4図a,b〜第6図a,bは本発明方法の他の実施例
中用いられる不純物源の正面図および側面図である。 1・・・・・・炉、2・・・・・・炉心管、2a・・・
・・・中央部、3……キャップ、4……引き出し棒、5
……孔、6……排気口、8・・・・・・シリコンウェー
ハ、9・・・・・・ボート、9a……満、11……ボロ
ンナィトラィド(BN)、12・・・・・・支注、13
・・・…閉口端。 第1図第2図 第3図 第4図 第5図 第6図

Claims (1)

  1. 【特許請求の範囲】 1 炉心管の長手方向に沿って複数の不純物源を配置し
    、半導体ウエーハを上記不純物源によって包囲されるよ
    うに上記炉心管の長手方向軸に対してほぼ垂直に配置し
    、炉心管内を減圧状態とし上記不純物源からの不純物を
    上記半導体ウエーハ表面にデイポジシヨンすることを特
    徴とするデイポジシヨン法。 2 上記不純物源はボロンナイトライドからなる不純物
    源または酸化ボロンあるいは酸化りんを含む不純物源よ
    りなることを特徴とする特許請求の範囲第1項記載のデ
    イポジシヨン法。
JP48036757A 1973-04-02 1973-04-02 デイポジシヨン法 Expired JPS6011457B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP48036757A JPS6011457B2 (ja) 1973-04-02 1973-04-02 デイポジシヨン法
US05/456,291 US3939017A (en) 1973-04-02 1974-03-29 Process for depositing the deposition agent on the surface of a number of semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48036757A JPS6011457B2 (ja) 1973-04-02 1973-04-02 デイポジシヨン法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP23310384A Division JPS60151300A (ja) 1984-11-07 1984-11-07 減圧デポジシヨン用不純物源

Publications (2)

Publication Number Publication Date
JPS49124967A JPS49124967A (ja) 1974-11-29
JPS6011457B2 true JPS6011457B2 (ja) 1985-03-26

Family

ID=12478603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP48036757A Expired JPS6011457B2 (ja) 1973-04-02 1973-04-02 デイポジシヨン法

Country Status (2)

Country Link
US (1) US3939017A (ja)
JP (1) JPS6011457B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5145974A (en) * 1974-10-16 1976-04-19 Fujitsu Ltd Fujunbutsuno kakusanhoho
JPS5149675A (en) * 1974-10-28 1976-04-30 Fujitsu Ltd Fujunbutsuno kakusanhoho
US4016006A (en) * 1974-10-30 1977-04-05 Hitachi, Ltd. Method of heat treatment of wafers
US4239560A (en) * 1979-05-21 1980-12-16 General Electric Company Open tube aluminum oxide disc diffusion
CA1244969A (en) * 1986-10-29 1988-11-15 Mitel Corporation Method for diffusing p-type material using boron disks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2956913A (en) * 1958-11-20 1960-10-18 Texas Instruments Inc Transistor and method of making same
US3362858A (en) * 1963-01-04 1968-01-09 Westinghouse Electric Corp Fabrication of semiconductor controlled rectifiers
NL6407230A (ja) * 1963-09-28 1965-03-29
US3374125A (en) * 1965-05-10 1968-03-19 Rca Corp Method of forming a pn junction by vaporization
DE1801187B1 (de) * 1968-10-04 1970-04-16 Siemens Ag Vorrichtung zur Waermebehandlung von Siliziumscheiben

Also Published As

Publication number Publication date
JPS49124967A (ja) 1974-11-29
US3939017A (en) 1976-02-17

Similar Documents

Publication Publication Date Title
KR20010101717A (ko) 열처리장치 및 열처리방법
US4129090A (en) Apparatus for diffusion into semiconductor wafers
JPS6011457B2 (ja) デイポジシヨン法
JP3103718B2 (ja) 太陽電池用半導体接合の形成装置
US3352725A (en) Method of forming a gallium arsenide transistor by diffusion
JPH03173420A (ja) 半導体内壁に対する不純物の注入方法
US3997379A (en) Diffusion of conductivity modifiers into a semiconductor body
EP0067165A1 (en) IMPROVED PROCESS FOR THE DISTRIBUTION OF BORON IN A PARTIAL VACUUM.
US3805735A (en) Device for indiffusing dopants into semiconductor wafers
JPS60151300A (ja) 減圧デポジシヨン用不純物源
US4239560A (en) Open tube aluminum oxide disc diffusion
US3948696A (en) Method of diffusion into semiconductor wafers
JPH08115907A (ja) 半導体装置の製造方法
US5966627A (en) In-situ doped silicon layers
JPS6224937B2 (ja)
JP2563095B2 (ja) n型半導体物体にp型ドープ区域を作る方法
JPH0158651B2 (ja)
JP2662318B2 (ja) 半導体基体への不純物の拡散方法
US5238498A (en) Open tube-type impurity-diffusion apparatus for simultaneously diffusing impurities into a plurality of wafers subjected to a common environment, for producing a mass of semiconductor chips
JP3058655B2 (ja) ウェーハ拡散処理方法及びウェーハ熱処理方法
JP2737909B2 (ja) 気相成長方法
US4105476A (en) Method of manufacturing semiconductors
JPH0845852A (ja) 気相成長装置と気相成長方法
JP4370696B2 (ja) 半導体ウェハ処理方法
US4317680A (en) Diffusion source and method of preparing