JPS60114009A - 積分形雑音減少回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は積分形雑音減少回路に関し、特に計測器や計
算機などに取り込まれるアナログ信号に含まれる雑音を
減少させて高精度なデータ収集を行なうことができるア
ナログデータ収集装置に関するものである。

〔従来技術〕

第１図は従来のアナログデータ収集装置の一例を示す部
分結線図であり、図において（１１〜（５１は各々信号
レベルＥ□・・・Ｅｎを入力する外部からのアナログ信
号、（５１〜（１〔はこのアナログ信号（１１〜（５）
の各々を入〃するマルチプレクサ用スイッチ、ｏｌはこ
のマルチプレクサ用スイッチ＋５１〜１１αがらの信号
を所定レベルに増幅する増幅器、ｏすは積分形雑音減少
回路で抵抗値Ｒａの抵抗器叫、抵抗値Ｒｈの抵抗器１’
ｌ→、容量Ｃａのコンデンサ０υ及びスイッチあＯＧか
ら成っている。

従来のアナログデータ収集装置は上記のように構成され
、雑音減少回路０才の時定数はスイッチＳＷａ　Ｈを切
換えることにより２段階に変化させることができる。（
一般にＩｔｈ　＜　Ｒａ　）スイッチ５Ｗａｏ６を開放
した時の時定数τ１は次式％式％ 但しＲｓは増幅器旧）の出方インピーダンスである。

またスイッチＳＷａ　ａｎを短絡した時の時定数７２は
次式で示される。

今スイッチＳＷａ　（１Ｇを短絡した時の時定数τ２を
例えば２μｓに選べば５τ２の１０μＳ後にはＥ　＝Ｅ
Ｏ（１−ｅ−５） 中０．９９３　Ｅ。

に達する。ここでＥＯは増幅器旧】の出力電圧、Ｅは積
分形雑音減少回路０乃の出力電圧である。その時点でス
イッチ５ＷａＨを開放し時定数τ１を例えば１５μＳに
切換えると２τ１の３０μＳ後にはＥ　＝　Ｅｏ（１−
ｅ−（５＋２）） 中０．９９９　Ｅ。

となり最初から４０μＳ後には誤差０．１チ以内に落ち
つかせることができる。

単一の時定数１５μｓの回路で最初から誤差０．１チ以
内に収めるためには ７τ＝　７　Ｘ　１５μ８　＝　１０５μｓを必要とす
るが、これを４０μｓに短かくすることができ、雑音電
圧は抵抗値（Ｒａ”　Ｒｓ）とコンデンサの容量Ｃａで
決まる積分回路を通したときの値に減少させること、が
できる。

第２図は増幅器旧）の入出力電圧波形図であり、第２図
（ａ）は入力′醒圧波形図、第２図（ｂｌは出力電圧波
形図である。

第２図（ａ）のように増幅器旧）の入力電圧がマルチプ
レクサ用スイッチ（５）〜進の切換によって変化した時
には、第２図ｆｂ）に示すよう電圧が変化した直後には
小さい時定数τ、で時間ｔ１の開立上らせ、ある程度安
定した時間以後のｔ２時間の間では大きい時定数１重と
して雑音電圧を減少させる。

従来のアナログデータ収集装置は、以上のように構成さ
れているので、積分時定数を切換えるスイッチＯＱを設
けなければならないので、価格が高くなりコンパクト化
の障害となる欠点があった。

〔発明の概要〕

この発明は、上記のような従来装置の欠点を除去するた
めになされたもので、ダイオードの順方向特性およびス
イッチ作用を利用して簡単な回路構成で雑音を減少させ
ることのできる扁精度なアナログデータ収集装置を得る
のである。

〔発明の実施例〕

第３図はこの発明の一実施例を示す部分結線図である。

図において（１）〜旧）、四は」二６己第１図の同一符
号と同−又は相当部分を示すものである。剛は時定数可
変積分形雑音減少回路、（２υ、　（２２）はそれぞれ
抵抗値Ｒｃ、Ｒｄ　を持つ抵抗器、（２３ハ（２４）は
それぞれ互いに逆方向となるように並列に接続されたダ
イオードＤ１．Ｄ２である。Ｄ、（２３）　を第１のダ
イオード、Ｄ２（２４）を第２のダイオードという。

上記のように構成されたアナログデータ収集装置におい
ては、ダイオードＤ１（２３）及びダイオードＤ２　（
２４）が開放時には時定数７３　は次式で示される　ｆ
ｓ−（Ｒｃ”Ｒｄ”Ｒｓ　）Ｃａ　−−＋３１但しＲ８
は増幅器０υの出力インピーダンスである。

またダイオードＤ□（２３）又はダイオードＤ、　（２
４）　が導通時には時定数τ４は τ４　＝　（Ｈｃ十Ｒ８）Ｃａ　−＝−−−−・−ｔａ
ｉとなり、時定数はτ３．τ４と２段階に変化する。

第４図は第３図の増幅器旧）の人出カミ圧波形図であり
、第４図（ム）は入力電圧波形図、第４図（ｂ）は出力
電圧波形図である。

第４図（ａ）に示すように増幅器旧）の入力電圧がＥｌ
からＥｌに上昇した場合について考える。

増幅器旧）の入力′重圧の変化に応じて出方電圧が大き
く変化した場合、コンデンサｏ９には変化する前の電圧
Ｅ。に比例した電圧βＥｎ（βは増幅器（１１）の増幅
率）が蓄えられているためダイオードＤ２ｆ２４１の両
端の電圧はダイオードＤ２　ｃ！４１の順方向電圧より
も高くなるため導通状態となり、積分時定数はτ４とな
る。次にコンデンサＱ！１に電圧Ｅ１に比例する電圧β
Ｅ１がほぼ充電されてくると、ダイオードＤ２（２４）
の両端の電圧はダイオードＤ２（２４１の順方向電圧よ
りも低くなるため開放状態と寿り時定数はτ３と々る。

第４図に示す電圧極性ではダイオードＬ）１（ホ）には
逆方向電圧がかかり開放状態に保たれている。

τ３〉τ４であるから第４図（ｂｌに示すように電圧が
変化した直後には小さい時定数τ４で時間ｔ１の開立上
らせ、ある程度安定した時間以後のζ時間の間では大き
い時定数τ３として雑音電圧を減少させることが何等操
作することなしに自動的にできる。

第３図の装置の数値例としては、前ｄピ従来技術例の第
１図の説明文中τ２→τ４　、τ□→τ３と置きかえれ
ば、本実施例の効果の具体的な実例となる。

第５図は他の実施例を示す部分結線図であり、図におい
てｉｌｌ〜旧）、（ハ）、（２３）、（２４）は第３図
の同一符号と同−又は相当部分を示すものである。（３
０）は時定数可変積分形雑音減少回路、（３す、（３２
）はそれぞれ抵抗値Ｒ８，Ｒｆを持つ抵抗器である。

上記のように構成されたアナログデータ収集装置におい
ては抵抗器（３１）と抵抗器（３２）は並列に接続され
抵抗器（３２）の一方の端子は抵抗器（３１）に接続さ
れており他方の端子はダイオード（２３人（２４ンによ
って開放され又はコンデンサ０→の端子に接続されるの
で上記第３図の装置と同様の効果が期待できる。

なお上記実施例では、入力切換をマルチプレクサ用スイ
ッチ付きのアナログデータ収集装置について説明したが
、同様の波形を取扱うアナログ機器であっても上記実施
例と同様の効果が期待できる。

〔発明の効果〕

この発明は以上説明したとおり積分用抵抗器の値を自動
的に切換えるためにダイオードを用いるという簡単な構
成により、コンパクトで安価な装置で能率良く雑音除去
ができ精度の高い装置が得られるという効果がある。

【図面の簡単な説明】

第１図は従来のアナログデータ収集装置の一例を示す部
分結線図、第２図は第１図の装置の増幅器の入出力電圧
波形図、第３図はこの発明の一実施例を示す部分結線図
、第４図は第３図の装置の増幅器の入出力波形図、第５
図はこの発明の他の実施例を示す部分結線図である。 図において１１１）は増幅器、ＯＦＪはコンデンサ、■
は時定数可変積分形雑音減少回路、（２１人（２２）は
抵抗器、（２３）は第１のダイオード、（２４）は第２
のダイオード、（３０）は時定数可変積分形雑音減少回
路、（３１）、（３２）は抵抗器である。 なお各図中同一符号は同一または相当部分を示すものと
する。 代理人　大岩増雄 第３図

Claims (1)

1. 【特許請求の範囲】 （１；信号源の電圧が加えられる抵抗回路とコンデンサ
   との直列接続回路、上記コンデンサの端子から信号′電
   圧を出力する信号出力端子、この信号出力端子にアノー
   ドが接続される第１のダイオード、上記信号出力端子に
   カソードが接続される第２のダイオード、との第２のダ
   イオードのアノードと上記第１のダイオードのカソード
   との接続点が接続される上記抵抗回路内の接続点であっ
   て、上記信号源の電圧変化の過程において上記信号出力
   端子との間の電圧差が所定値以下となり、上記オ・１及
   び第２のダイオードが共に開放され、上記抵抗回路の等
   価抵抗値を増大するように作用する抵抗回路内の接続点
   を備えた積分形雑音減少回路。 （２１抵抗回路は２つの抵抗器の直列接続から構成され
   、抵抗回路内の接続点は上記２つの抵抗器の接続点であ
   ることを特徴とする特許請求の範囲第１項記載の積分形
   雑音減少回路。 （３）抵抗回路は一方の端子が他の抵抗器に接続され他
   方の端子が他の抵抗器に接続されない抵抗器を有し、抵
   抗回路内の接続点は上記抵抗器の上記他方の端子である
   ことを特徴とする特許請求の範囲第１項記載の積分形雑
   音減少回路。