JPS62229483A - 乗除演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、プロセス制御過程において制御信号の乗除演
算に利用される乗除演算装置の改良に関する。

（従来の技術） 第７図は従来のこの種の乗除演算装置の１構成例を示す
回路図である。同図において、１は演算増幅器（以下オ
ペアンプと略称する）、２はコンパレータ、３はアンド
ゲート、４，５はインバータ、８１〜Ｓ４はスイッチ、
ＲＹ、Ｒ２，Ｒ。

は抵抗器、ｃＩ、Ｃｏはコンデンサである。そして、端
子ｘ、ｙ、ｚにはそれぞれプロセス制御過程における制
御信号ｘ、−ｙ、ｚが入力され、端子ＣＬにはクロック
信号ＣＬ　ＯＣＫが入力される。

ここで、この乗除演算装置の動作を第８図に示す信号波
形図を参照しながら簡単に説明する。端子ＣＬに第８図
中ＣＬＯＣＫで示すクロック信号が与えられたとすると
、クロック信号が「１」の区＋８１　Ｔ　１にてスイッ
チＳ１はＯＮ状態となり、このときオペアンプ１の出力
ｅＱは ｅｏ（ｔ）−（Ｙ／ＲＹ　ＣＩ　）ＴＩ　　　　−（１
）で表わされる。一方、クロック信号が「０」の区間（
Ｔ２−ＴＩ）では立下り時点からコンデンサＣ２の容量
によって決−まる所定時間ｔ１においてアンドケート３
の入力か共に「１」となるので、このときスイッチＳ２
はＯＮ状態となり、オペアンプ１の出力ｅＱは ｅｏ（ｔ）−（Ｚ／ＲＺ　ＣＩ　）ｔ　　１　　　　−
　　（２）で表わされる。」二足（１）式および（２）
式は等しいので、 （Ｙ／ＲＹ　Ｃｔ　）　ＴＩ　−（Ｚ／Ｒｚ　Ｃｒ　）
　ｔ　１・・・（３） であるから ｔ　１＝　（ＹＲｚ／ＺＲｙ）ＴＩ　　　　・”　（４
）となる。上記（４）式において、（Ｒｚ／Ｒｙ）Ｔ１
は固定定数であるので、これをＫとおくとｔ　１−Ｋ　
（Ｙ／Ｚ）　　　　　　　　　・・・（５）となる。す
なわち、アンドゲート３の出力は制御信号Ｙを制御信号
Ｚで割った時間出力ｔ１として取出せる。したがって、
制御信号Ｘに対し、上記時間出力ｔ１に応じてスイッチ
Ｓ３．Ｓ４を交互にスイッチングし、抵抗器ＲＯ，コン
デンサＣ。

で・卜滑して平均値を取出せば、回路出力Ｅ、はＥｏ＝
（ｔｌ・Ｘ）／Ｔ２ −　　（Ｋ　　（Ｙ／Ｚ）　　・　Ｘ）／Ｔ２　　　・
・・　（６）となり、さらに、この（６）式においてに
／Ｔ　２は固定定数であるので、これをＫｌとして（６
）式を整理すると Ｅｏ　＝Ｋ　１　１　（Ｘ−Ｙ）　／Ｚｌ　　　　・・
（７）となる。したがって、本回路の出力ＥＯは制御信
号ｘ、ｙ、ｚの各人力に対して乗除演算が行なわれた結
果である。

ところが、上記従来の乗除演算装置においては、乗除ａ
算式すなわち第（７）式に固定定数に１が含まれている
。したがって、乗除演算の高精度化をはかるためには固
定定数に１を安定にする必要があった。しかるに、従来
の乗除演算装置は多数の回路素子から構成されており、
固定定数に１の安定化のためには上記回路素子として高
精度なものか要求されるので、高コスト化は避けられな
かった。

（発明が解決しようとする問題点） 本発明は、このような事情に基いてなされたものであり
、簡単かつ安価な構成で、複数の入力信号に対し高精度
な乗除演算が可能な乗除演算装置を提供することを目的
とする。

〔発明の構成］ （問題点を解決するための手段） 本発明は、上記問題点を解決し目的を達成するために、
演算増幅器のフィードバック回路に積分用コンデンサお
よび積分用抵抗器を並列接続した積分器において、前記
積分用抵抗器をオペアンプの出力と信号コモン間におい
て交互にスイッチングするスイッチ手段を設け、このス
イッチ手段に対するオン・オフスイッチングを複数の入
力信号に応じて可変するパルス信号のデユーティ比によ
り制御するようにしたものである。

（作用） このような手段を講じたことにより、オン・オフスイッ
チングを行なうパルス信号のデユーティ比を段数の入力
信号によって可変するだけで、上記人力信号に対する乗
除演算が実行される。

（実施例） 第１図は本発明の一実施例の回路構成図である。本実施
例では、入力信号Ｘを入力するオペアンプＡ１のフィー
ドバック回路に積分用コンデンサＣと積分用抵抗器Ｒと
を並列接続して積分器を構成し、かつ上記積分用抵抗器
ＲをオペアンプＡ工の出力Ｅｏと信号コモン間において
交互にスイッチングする一対のスイッチＳｌｌ、Ｓ１２
を設けると共に、これらスイッチＳｌｌ、Ｓ１２のオン
・オフスイッチングを制御するパルス信号のデユーティ
比を入力信号Ｙ、Ｚにしたがって可変する電圧／パルス
幅変換回路１０を設けたものとなっている。なお、第１
図中１ｎｖは電圧／パルス幅変換回路１０の出力を反転
させるインバータである。

さて、このように構成された本実施例において、今、電
圧／パルス幅変換回路１０から第２図に示スハルス信号
が出力されたとすると、パ／ｌ／　ス信号がｒＨｉｇｈ
ＪレベルのときスイッチＳｌｌがオンし、パルス信号が
ｒＬｏｗＪレベルのときスイッチＳ１２がオフする。ス
イッチＳｌｌがオンしたときの等価回路は第３図に示す
ようになり、このときの入出力関係は −’　（ｔ−ｎｔ　２　） Ｖｏ　　（ｔ）＝Ｖ　Ｉ　十（Ｖｏ　　（ｎｔ２　　）
−ＶＩ　　）１３　　ＣＲ（ｎｔ２≦ｔ≦ｎｔｚ　＋ｔ
　１）　　　　　−（１１）で表わされる。一方、スイ
ッチＳ１２がオンのときの等価回路は第４図に示すよう
になり、このときの人出力関係は Ｚ Ｖ　ｏ　（ｔ）　＝　　　（ｔ−（ｎｔｚ　＋　ｔ　１
））＋Ｖｇ　　（ｎｔ２　＋ｊｔ　）ＣＲ （ｎｔｚ＋ｔｔ≦ｔ≦（ｎ＋　１）　ｔ　２　）　　・
＝　（１２）で表わされる。

したがって、出力電圧Ｖｏ　　（ｔ）は上記（１１）。

（１２）式により、第５図に示す如く時定数（１／ＣＲ
）の曲線と傾き（ＶＩ／ＣＲ）の直線とが組合わされた
グラフで表わされる。

また、上記出力電圧Ｖｏ　　（ｔ）は平衡時（１−ｏｏ
）においては第６図に示すように変化する。すなわち ”ＯＨ−Ｖ　Ｏ（ｎｔ　　２　　）−Ｖｏ　　（（ｎ＋
１）ｔ　　２　　）　　−（１Ｂ）Ｖ　ｏｔ、−Ｖ　ｏ
　　（ｎ　ｔ　２　＋　ｔ　Ｌ　）　　　　　　・・・
（１４）となる。ここで、（１３）式は（１２）式によ
り・・・　（１５） と変形でき、（１４）式は（１１）式により・・・（１
６） と変形できる。上記（１５）式に（１３）式および（１
Ｇ）式を代入すると、 となるので、 と表わされる。

また、（１５）式に（１４）式および（１７）式を代入
してまとめると と表わされる。

一方、出力Ｖｏ　　（ｔ）の平均値Ｖ。−求めると、前
記（１１）　　（１２）式から となり、さらに前記（１７）　　（１８）式を代入して
まとめると ２ＣＲ１２（１−Ｑ−７） ・・・（２０） となる。したがって、ゲインＧは（ＶｏＭ／ｖＩ）で表
わされるので 一 ・・・（２１） となり、ゲインＧは入力端子によらず一定となる。

さて、前記（２１）式において（ｔ２　／ｌ、）−ｇ＋
　　（ｔ　１　／ＣＲ）＝ｘとして整理するととなる。

この（２２）式においてｅ−ｘをテーラ展開して を代入してまとめると となる。ここで、Ｘが充分に小さいときＸ２以上の項を
０とすると となる。すなわちｘ（−ｔ１／ＣＲ）が充分に小さいと
き、ゲインＧは Ｇ　”＝　ｇ　−ｔ　２　／　ｔ　１　　　　　　　　
　　・・・（２４）と表わされる。したがって、ゲイン
ＧはＣ，Ｈに無関係となり、オペアンプＡ１の入出力関
係はＥｏ＝Ｘ−ｇ−Ｘ（ｔｚ／１１）　　−（２５）で
表わされる。

よって、電圧／パルス幅変換回路１０からのパルス信号
のパルス幅ｔ１を入力信号Ｚにより可変とし、パルス幅
ｔ２を入力信号Ｙにより可変とすることにより、上記オ
ペアンプＡ１の入出力関係は Ｅ、−Ｘ　　−Ｙ／Ｚ　　　　　　　　　　　　　　　
・　（２Ｂ）となり、人力信号ｘ、ｙ、ｚに対する乗除
演算結果が出力される。

かくして、本実施例によれば、スイッチＳ１１゜Ｓ１２
のオン・オフスイッチングを制御するパルス信号のパル
ス幅ｔ１を入力信号Ｚにしたがって可変とし、パルス幅
ｔ２を入力信号Ｙにしたがって可変とすることにより、
３人力信号ｘ、ｙ、ｚに対して乗除演算が実行される。

したがって、従来の如く固定定数に１を含まずに乗除演
算が実行されるので、高精度化をはかり得る。また、簡
単な回路構成で実現できる上、高価な回路素子を必要と
しないので、安価に製作できる。

なお、本発明は前記実施例に限定されるものではなく、
本発明の要旨を逸脱しない範囲で種々変形実施可能であ
るのは勿論である。

［発明の効果］ 以上詳述したように、本発明によれば、演算増幅器のフ
ィードバック回路に積分用コンデンサおよび積分用抵抗
器を並列接続した積分器において、前記積分用抵抗器を
オペアンプの出力と信号コモン間において交互にスイッ
チングするスイッチ手段を設け、このスイッチ手段のオ
ン・オフスイッチングを行なうパルス信号のデユーティ
比を複数の人力信号により制御するようにしたので、簡
単かつ安価な構成で、複数の入力信号に対し高精度な乗
除演算が可能な乗除演算装置を提供できる。

【図面の簡単な説明】

第１図〜第６図は本発明の一実施例を示す図であって、
第１図は回路構成図、第２図はスイッチのタイミング波
形図、第３図および第４図はスイッチング状態による等
価回路図、第５図および第６図は出力電圧の状態図、第
７図および第８図は従来例を説明するだめの図である。 １０・・・電圧／パルス幅変換回路、Ａ１・・・オペア
ンプ、Ｃ・・・積分用コンデンサ、Ｒ・・・積分用抵抗
器、Ｓｌｌ、Ｓ１２・・・スイッチ。 出願人代理人　弁理士　鈴江武彦 第２図 第７図 第３図　　　　　第４図 第５図

Claims (1)

【特許請求の範囲】
1. 演算増幅器のフィードバック回路に積分用コンデンサお
   よび積分用抵抗器を並列接続した積分器と、前記積分用
   抵抗器をオペアンプの出力と信号コモン間において交互
   にスイッチングするスイッチ手段と、このスイッチ手段
   に対するオン・オフスイッチングを複数の入力信号に応
   じて可変するパルス信号のデューティ比により制御する
   スイッチング制御手段とを具備したことを特徴とする乗
   除演算装置。