JPS60111579A - 電荷転送装置の信号電荷検出回路 - Google Patents
電荷転送装置の信号電荷検出回路Info
- Publication number
- JPS60111579A JPS60111579A JP58219015A JP21901583A JPS60111579A JP S60111579 A JPS60111579 A JP S60111579A JP 58219015 A JP58219015 A JP 58219015A JP 21901583 A JP21901583 A JP 21901583A JP S60111579 A JPS60111579 A JP S60111579A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charge transfer
- trs
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電荷転送装置の信号電荷検出回路に関し、特に
2列の電荷転送装置の出力信号を合成する信号電荷検出
回路に関する。
2列の電荷転送装置の出力信号を合成する信号電荷検出
回路に関する。
従来、電荷転送装置を撮像に用いる場合、レジスタの密
度の関係から電荷転送装置を2系列にして用いてきた。
度の関係から電荷転送装置を2系列にして用いてきた。
そn故、信号電荷検出回路は2系列の電荷転送装置の出
力信号を合成して一つの撮像信号き得ている。
力信号を合成して一つの撮像信号き得ている。
第1図は従来の電荷転送装置の信号電荷検出回路の一例
の回路図である。
の回路図である。
第1図VC2いて、A、 Bは2系列の電荷転送装置の
レジスタであり、2.12が出力部拡散層である。出力
部拡散層2,12にリセット・トランジスタ1.11が
接続する。次段のトランジスタ3.4,13.14及び
その次の段のトランジスタ5. 6. 15. 16は
そ几ぞnンースフォロワーのバッファ回路である。トラ
ンジスタ9.lO及び容量Chはサンプルホールド回路
を構成し。
レジスタであり、2.12が出力部拡散層である。出力
部拡散層2,12にリセット・トランジスタ1.11が
接続する。次段のトランジスタ3.4,13.14及び
その次の段のトランジスタ5. 6. 15. 16は
そ几ぞnンースフォロワーのバッファ回路である。トラ
ンジスタ9.lO及び容量Chはサンプルホールド回路
を構成し。
トランジスタ7.8はソースフォロワ−の出力バッファ
回路を構成する。
回路を構成する。
第2図は第1図の回路の動作タイミング図である。
第2図を用いて第1図に示す回路の動作を説明する。時
刻tl VCspいて、リセット・クロックφMは高レ
ベル(以下Hレベルと記す)となシ。
刻tl VCspいて、リセット・クロックφMは高レ
ベル(以下Hレベルと記す)となシ。
リセット争トランジスタlはオンし、レジスタAの出力
部拡散層2の電位はVODにセクトさ往る。
部拡散層2の電位はVODにセクトさ往る。
時刻t2にリセット・クロックI211L1は低レベル
(以下Lレベルと記す)となシ拡散層2はフo−)状態
となる。時刻t3 に転送りロックグ1はLレベルとな
9、電極22下に蓄積さV、ていたキャリア?七一定電
圧■艶が加えらnている出力ゲート21の下のチャネル
を通し、拡散層2に流入させる。この流入キャリアによ
る拡散層2の電位変化が信号電圧となる。この信号電圧
を、時刻t4 において、サンプルホールドパルス−8
H11Hレベルにすることにより°丈ングルし、時刻t
5 に2いてその信号電圧レベルをホールドする。
(以下Lレベルと記す)となシ拡散層2はフo−)状態
となる。時刻t3 に転送りロックグ1はLレベルとな
9、電極22下に蓄積さV、ていたキャリア?七一定電
圧■艶が加えらnている出力ゲート21の下のチャネル
を通し、拡散層2に流入させる。この流入キャリアによ
る拡散層2の電位変化が信号電圧となる。この信号電圧
を、時刻t4 において、サンプルホールドパルス−8
H11Hレベルにすることにより°丈ングルし、時刻t
5 に2いてその信号電圧レベルをホールドする。
以上はレジスタAよりの信号伝達を説明したが、レジス
タBよりの信号伝達も同様に、リセット・“クロック−
Rls サンプルオールドパルスPaH1よシ位相が半
週期ずnたリセット・クロックG’R21サンプルホー
ルドパルスl sHgを加えることによp行わnh時刻
t6 においてレジスタBよりの信号をサンプルしてい
る。
タBよりの信号伝達も同様に、リセット・“クロック−
Rls サンプルオールドパルスPaH1よシ位相が半
週期ずnたリセット・クロックG’R21サンプルホー
ルドパルスl sHgを加えることによp行わnh時刻
t6 においてレジスタBよりの信号をサンプルしてい
る。
このように2系列の電荷転送装置の出力信号の合成は、
そ【ぞnの出力電圧を父互にサンプルホールドすること
により可能である。各系列毎にサンプルホールドさnた
信号電圧は、出力3777回路のトランジスタ7のゲー
トに加えら牡、低出力インピーダンスで出力端48ニジ
出力電圧■0υ丁として取出される。
そ【ぞnの出力電圧を父互にサンプルホールドすること
により可能である。各系列毎にサンプルホールドさnた
信号電圧は、出力3777回路のトランジスタ7のゲー
トに加えら牡、低出力インピーダンスで出力端48ニジ
出力電圧■0υ丁として取出される。
ところが従来のこのような合成法においては以下に述べ
る欠点が存在していた。以下そnVCついて説明する。
る欠点が存在していた。以下そnVCついて説明する。
第1図において、リセット・トランジスタ1のゲートと
そのソースが分nている節点41との間には、カップリ
ング容量CO1が存在している。この容量の存在のため
節点41の電位はリセット・クロックg3xxカHレベ
ルからLレベルへi化f、6時、2121m1だけ電位
変動をうける。こt″Lをフィードスルーレベルと言う
。よって、この電位変動後のレベル(時刻t2 での電
位レベル)カ、信号″′0”の基準レベルとなる。
そのソースが分nている節点41との間には、カップリ
ング容量CO1が存在している。この容量の存在のため
節点41の電位はリセット・クロックg3xxカHレベ
ルからLレベルへi化f、6時、2121m1だけ電位
変動をうける。こt″Lをフィードスルーレベルと言う
。よって、この電位変動後のレベル(時刻t2 での電
位レベル)カ、信号″′0”の基準レベルとなる。
すなわち、正味のレジスタAJ:、りの信号レベルV8
1は、時刻t2における7−−テイング接合の電位VI
Of) L’ ヘルV 10(t−tx)ト時刻* s
VCオケルV t。
1は、時刻t2における7−−テイング接合の電位VI
Of) L’ ヘルV 10(t−tx)ト時刻* s
VCオケルV t。
のレベルVIO(t−13)との差である。
V81:VIO(t−12)−Vlo(t−13)同様
にレジスタBよりの正味の信号レベルVast;j、、
Vsz=VzO(t−13) V2O(t−14)とな
る。合成さ扛た出力VOUTは1例えば第2図に示すよ
うになる。VOIJTの線のすぐ土の破線は黒レベルを
示す。
にレジスタBよりの正味の信号レベルVast;j、、
Vsz=VzO(t−13) V2O(t−14)とな
る。合成さ扛た出力VOUTは1例えば第2図に示すよ
うになる。VOIJTの線のすぐ土の破線は黒レベルを
示す。
ところで、一般には、この電位変動の値は、カップリン
グ容t CO1参〇o 2の1直のばらつきによりΔ1
31=ΔI21R2は成立しない。従って、V2OとV
IOの基準レベルは同一レベルとはならない。このこと
を波形図で以って説明する。
グ容t CO1参〇o 2の1直のばらつきによりΔ1
31=ΔI21R2は成立しない。従って、V2OとV
IOの基準レベルは同一レベルとはならない。このこと
を波形図で以って説明する。
第3図は第1図に示す回路に生ずる偶奇ばらつき現象を
説明するための波形図である。
説明するための波形図である。
第3図に示すように、Δ−R1とΔF2Inzとの差に
起因するVIOとV2Oの基準レベルの差をΔVとする
。第3図でVBは節点41.42における黒レベルを示
す。第1図に示す回路に2いてサンプルホールドを行っ
た場合、正味の信号レベルVax、Vszが同じであっ
ても、サンプルホールド後の出カレペルはΔVだけAチ
ャネルとBチャネルの出刃において差が出て来てしまう
。つまり、偶数ビット目の信号と奇数ビット目の信号間
にΔVだけのバラツキが発生してしまう。こ牡が一般に
ょく言ゎ牡る偶奇のばらつきである。この偶奇のばらつ
きを第3図のvoυTに示す。VOUTO線のすぐ上の
破線は黒レベルを示す。
起因するVIOとV2Oの基準レベルの差をΔVとする
。第3図でVBは節点41.42における黒レベルを示
す。第1図に示す回路に2いてサンプルホールドを行っ
た場合、正味の信号レベルVax、Vszが同じであっ
ても、サンプルホールド後の出カレペルはΔVだけAチ
ャネルとBチャネルの出刃において差が出て来てしまう
。つまり、偶数ビット目の信号と奇数ビット目の信号間
にΔVだけのバラツキが発生してしまう。こ牡が一般に
ょく言ゎ牡る偶奇のばらつきである。この偶奇のばらつ
きを第3図のvoυTに示す。VOUTO線のすぐ上の
破線は黒レベルを示す。
このように、従来の方法で2系列の電荷転送装置の出力
信号を合成した場合には、偶奇のばらつきという好まし
くない現象が生じるという欠点がめった。
信号を合成した場合には、偶奇のばらつきという好まし
くない現象が生じるという欠点がめった。
本発明の目的は、上記欠点を除去し、偶奇の信号レベル
のばらつきをなくシ、電荷転送装置のダイナミック・レ
ンジを増大させることのできる電荷転送装置の信号電荷
検出回路を提供することにある。
のばらつきをなくシ、電荷転送装置のダイナミック・レ
ンジを増大させることのできる電荷転送装置の信号電荷
検出回路を提供することにある。
本発明の電荷転送装置の信号電荷検出回路は。
2系列の電荷転送装置の各系列、各ビット内の基準信号
のレベルをクランプして前記2系列の基準信号のレベル
を同一レベルにするクランプ回路と、前記同一レベルに
クランプさルた基準信号レベルを基準にして前記2系列
の電荷転送装置からの出力信号を合成するサンプルホー
ルド回路とを含んで構成さnる。
のレベルをクランプして前記2系列の基準信号のレベル
を同一レベルにするクランプ回路と、前記同一レベルに
クランプさルた基準信号レベルを基準にして前記2系列
の電荷転送装置からの出力信号を合成するサンプルホー
ルド回路とを含んで構成さnる。
次に、本発明の実施例について図面を用いて説明する。
この実施例では、トランジスタ17と容量C1及びトラ
ンジスタ18と容量C2から成るクランプ回路をサンプ
ルホールド回路の前段に設けている。そ扛以外は第1図
に示す従来例と同じである。
ンジスタ18と容量C2から成るクランプ回路をサンプ
ルホールド回路の前段に設けている。そ扛以外は第1図
に示す従来例と同じである。
クランプ回路を設けることによシ2系列の電荷転送装置
の基準レベルを同一にして偶奇のばらつきをなくすので
ある。
の基準レベルを同一にして偶奇のばらつきをなくすので
ある。
次に、この実施例の動作について説明する。
第5図は第4図に示す一実施例の動作タイミング図であ
る。
る。
時刻t1 において、リセット・クロック93BlがL
レベルとなり、リセット・トランジスタlがオフとなる
とし、このときの節点43の電位v11tl−1V11
ml とする。時刻t2において、クランプノくルス5
IIOLI がHレベルとな9、クランプ用トランジス
タ17のソース電位V12はトランジスタ17がオンと
なるためV12””VOOとなる。このときhallの
電位はVIIB+7)ため、容量C1にはQh= Ci
(VIIB−Voc)の電荷が蓄積さnる。時刻t3
においてクランプパルス−〇LI がLレベルとなj)
、トランジスタ17はオフとなるが、電荷Q1は蓄積さ
μftままであるので、クランプ容量C1の両端の電位
差VOL vli!1は保持さnる。時刻t3 におい
て。
レベルとなり、リセット・トランジスタlがオフとなる
とし、このときの節点43の電位v11tl−1V11
ml とする。時刻t2において、クランプノくルス5
IIOLI がHレベルとな9、クランプ用トランジス
タ17のソース電位V12はトランジスタ17がオンと
なるためV12””VOOとなる。このときhallの
電位はVIIB+7)ため、容量C1にはQh= Ci
(VIIB−Voc)の電荷が蓄積さnる。時刻t3
においてクランプパルス−〇LI がLレベルとなj)
、トランジスタ17はオフとなるが、電荷Q1は蓄積さ
μftままであるので、クランプ容量C1の両端の電位
差VOL vli!1は保持さnる。時刻t3 におい
て。
電荷転送装置より流入した電荷によj)、Vuの電位は
VliHlだけ変動する。この節点43の電位変動vs
itiのため、’h2もクランプ容量C1に著積さnた
電荷が保持さnたままであるのでvaiizの変動を受
ける。このようなタイミングで第4図の回路を動作させ
ることにより、レジスタAよシの信号レベルV1sII
′i、VoLの一定レベルからのレベル変動として次段
のサンプルホールド回路ヘソース7オロワーのバッファ
回路を通り伝達さnる。同様にレジスタBの系列におい
ても、クランプ用トランジスタ18のゲートに、クラン
プノくルス1lIOLIよシも位相が半周期ずしたクラ
ンプノくルスl2Iox、zを加えることにより、レジ
スタBよpの信号レベルV2aはVOLの一定レベルか
らのレベル変動として次段のサンプルホールド回路へノ
くツファ回路を通り伝達さnる。
VliHlだけ変動する。この節点43の電位変動vs
itiのため、’h2もクランプ容量C1に著積さnた
電荷が保持さnたままであるのでvaiizの変動を受
ける。このようなタイミングで第4図の回路を動作させ
ることにより、レジスタAよシの信号レベルV1sII
′i、VoLの一定レベルからのレベル変動として次段
のサンプルホールド回路ヘソース7オロワーのバッファ
回路を通り伝達さnる。同様にレジスタBの系列におい
ても、クランプ用トランジスタ18のゲートに、クラン
プノくルス1lIOLIよシも位相が半周期ずしたクラ
ンプノくルスl2Iox、zを加えることにより、レジ
スタBよpの信号レベルV2aはVOLの一定レベルか
らのレベル変動として次段のサンプルホールド回路へノ
くツファ回路を通り伝達さnる。
このようにサンプルホールド回路前にクランプ回路を入
nることによりす/プルさnるべき信号レベルが直流的
に定まるため、従来の2系列の出力信号と合成する場合
に発生していた偶奇のばらつきは消滅する。そのため、
電荷転送装置のダイナミックレンジ金増大させ、電荷転
送装置の特性を向上させることができる。
nることによりす/プルさnるべき信号レベルが直流的
に定まるため、従来の2系列の出力信号と合成する場合
に発生していた偶奇のばらつきは消滅する。そのため、
電荷転送装置のダイナミックレンジ金増大させ、電荷転
送装置の特性を向上させることができる。
以上詳細に説明したように1本発明は、テンプルホール
ド回路の前段にクランプ回路を設けたので、2系列の電
荷転送装置の出力信号を合成する場合に発生していた偶
奇のばらつ@をなくシ、電荷転送装置のダイナミックレ
ンジを増大させ、特性を向上させる効果を有する。
ド回路の前段にクランプ回路を設けたので、2系列の電
荷転送装置の出力信号を合成する場合に発生していた偶
奇のばらつ@をなくシ、電荷転送装置のダイナミックレ
ンジを増大させ、特性を向上させる効果を有する。
第1図は従来の電荷転送装置の信号電荷検出回路の一例
の回路図、第2図は第1図に示す回路の動作タイミング
図、第3図は第2図に示す回路に生ずる偶奇ばらつき現
象を説明するだめの波形図、第4図は本発明の一実施例
の回路図、第5図は第4図に示す実施例の動作タイミン
グ図である。 1・・・・・・リセット・トランジスタ、2・・・・・
・出力部拡散層、3.4,5.6・・・・・・ノ(ツフ
ァ回路のトランジスタ、7,8・・・−・・出力バッフ
ァ回路のトランジスタ% 9j 10・・・・・・サン
プルホールド回路のトランジスタ、11・・・・・・リ
セット・トランジスタ。 12・・・・・・出力部拡散層、13,14.15・
16・・・・・・バッファ回路のトランジスタ、17.
18・・・・・・り−)/プ用トランジスタ、21〜2
3.31〜33・・・・・・ゲート% 41〜48・・
・・・・節点、A、B・・・・・・レジスタs C1*
C2・・・・−・クランプ用答量h CO1+ CO
2・・・・・・カップリング容量、Ch・・・・・・ホ
ールド用容量。 GND・・・・・・接表電位、V、L・・・・・・クラ
ンプ電圧5VOD・・・・・・出力ドレイン電圧、V、
q・−・・・・出力ゲート電圧。 vou’r・・・・・・出力電圧、1211# lx
・・・・・・転送りロック、1 ohb l OL2
=・…クランプパルス、1lIR1,、l’ 82−0
0.。 リセット争クロック、φ8HII 12Ianz・・・
・・・サンプルホールドパルス 半4回 黛2回 第3図 事夕珂
の回路図、第2図は第1図に示す回路の動作タイミング
図、第3図は第2図に示す回路に生ずる偶奇ばらつき現
象を説明するだめの波形図、第4図は本発明の一実施例
の回路図、第5図は第4図に示す実施例の動作タイミン
グ図である。 1・・・・・・リセット・トランジスタ、2・・・・・
・出力部拡散層、3.4,5.6・・・・・・ノ(ツフ
ァ回路のトランジスタ、7,8・・・−・・出力バッフ
ァ回路のトランジスタ% 9j 10・・・・・・サン
プルホールド回路のトランジスタ、11・・・・・・リ
セット・トランジスタ。 12・・・・・・出力部拡散層、13,14.15・
16・・・・・・バッファ回路のトランジスタ、17.
18・・・・・・り−)/プ用トランジスタ、21〜2
3.31〜33・・・・・・ゲート% 41〜48・・
・・・・節点、A、B・・・・・・レジスタs C1*
C2・・・・−・クランプ用答量h CO1+ CO
2・・・・・・カップリング容量、Ch・・・・・・ホ
ールド用容量。 GND・・・・・・接表電位、V、L・・・・・・クラ
ンプ電圧5VOD・・・・・・出力ドレイン電圧、V、
q・−・・・・出力ゲート電圧。 vou’r・・・・・・出力電圧、1211# lx
・・・・・・転送りロック、1 ohb l OL2
=・…クランプパルス、1lIR1,、l’ 82−0
0.。 リセット争クロック、φ8HII 12Ianz・・・
・・・サンプルホールドパルス 半4回 黛2回 第3図 事夕珂
Claims (1)
- 2系列の電荷転送装置の各系列、各ビット内の基準信号
のレベルをクランプして前記2系列の基準信号のレベル
を同一レベルにするクランプ回路と、前記同一レベルに
クランプさした基準信号レベルを基準にして前記2系列
の電荷転送装置からの出力信号を合成するサンプルホー
ルド回路とを含むことを特徴とする電荷転送装置の信号
電荷検出回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58219015A JPS60111579A (ja) | 1983-11-21 | 1983-11-21 | 電荷転送装置の信号電荷検出回路 |
DE8484308063T DE3484122D1 (de) | 1983-11-21 | 1984-11-21 | Schaltung zur feststellung von signalladungen, die in einer ladungsverschiebeschaltung uebertragen werden. |
US06/673,816 US4700085A (en) | 1983-11-21 | 1984-11-21 | Circuit for detecting signal charges transferred in a charge transfer device |
EP84308063A EP0143600B1 (en) | 1983-11-21 | 1984-11-21 | A circuit for detecting signal charges transferred in a charge transfer device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58219015A JPS60111579A (ja) | 1983-11-21 | 1983-11-21 | 電荷転送装置の信号電荷検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60111579A true JPS60111579A (ja) | 1985-06-18 |
JPH0425757B2 JPH0425757B2 (ja) | 1992-05-01 |
Family
ID=16728914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58219015A Granted JPS60111579A (ja) | 1983-11-21 | 1983-11-21 | 電荷転送装置の信号電荷検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60111579A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01122278A (ja) * | 1987-11-06 | 1989-05-15 | Hitachi Ltd | 固体撮像素子 |
JP2005005554A (ja) * | 2003-06-13 | 2005-01-06 | Sony Corp | 固体撮像素子 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56116373A (en) * | 1980-02-18 | 1981-09-12 | Fujitsu Ltd | Signal charge detection circuit for line sensor |
JPS5744376A (en) * | 1980-08-29 | 1982-03-12 | Matsushita Electronics Corp | Solid image pickup device |
JPS57131180A (en) * | 1980-12-24 | 1982-08-13 | Bosch Gmbh Robert | Method and device for suppressing low frequency noise of output signal of semiconductor sensor |
-
1983
- 1983-11-21 JP JP58219015A patent/JPS60111579A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56116373A (en) * | 1980-02-18 | 1981-09-12 | Fujitsu Ltd | Signal charge detection circuit for line sensor |
JPS5744376A (en) * | 1980-08-29 | 1982-03-12 | Matsushita Electronics Corp | Solid image pickup device |
JPS57131180A (en) * | 1980-12-24 | 1982-08-13 | Bosch Gmbh Robert | Method and device for suppressing low frequency noise of output signal of semiconductor sensor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01122278A (ja) * | 1987-11-06 | 1989-05-15 | Hitachi Ltd | 固体撮像素子 |
JP2005005554A (ja) * | 2003-06-13 | 2005-01-06 | Sony Corp | 固体撮像素子 |
JP4547871B2 (ja) * | 2003-06-13 | 2010-09-22 | ソニー株式会社 | 固体撮像素子 |
Also Published As
Publication number | Publication date |
---|---|
JPH0425757B2 (ja) | 1992-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4181865A (en) | Sensing circuit for a multi-level signal charge | |
EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
US4035628A (en) | Analog transversal filtering and correlation with progressive summation of analog signals | |
JPH0927883A (ja) | 画像読取信号処理装置 | |
GB2071959A (en) | Signal pick-up circuit arrangements | |
US3851260A (en) | Signal sampling circuits | |
CN111656681A (zh) | 用于对电流进行积分的高动态装置 | |
JPS60111579A (ja) | 電荷転送装置の信号電荷検出回路 | |
US5033068A (en) | Charge transfer device | |
JPS6314439B2 (ja) | ||
JPS60115095A (ja) | メモリ装置 | |
US4443885A (en) | Charge transfer method and device for carrying out the method | |
US5115155A (en) | CCD delay line | |
JPH0316720B2 (ja) | ||
JPH08214193A (ja) | 接地駆動遅延線相関器 | |
JP2557727B2 (ja) | 固体撮像素子のノイズ除去回路 | |
US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
JPS60205678A (ja) | 非反復アナログ積分器 | |
JP2734971B2 (ja) | 電荷結合素子の信号処理回路 | |
JP3313885B2 (ja) | 信号処理装置 | |
JPS6390852A (ja) | 電荷結合素子の出力回路 | |
JP3063349B2 (ja) | 電圧比較装置 | |
JPH099149A (ja) | Ccd撮像信号処理回路 | |
EP1353500A2 (en) | Image sensor | |
JPS6327894B2 (ja) |