JPS60109266A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS60109266A JPS60109266A JP58216177A JP21617783A JPS60109266A JP S60109266 A JPS60109266 A JP S60109266A JP 58216177 A JP58216177 A JP 58216177A JP 21617783 A JP21617783 A JP 21617783A JP S60109266 A JPS60109266 A JP S60109266A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- electrode
- layer
- memory
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はアモルファス(非晶質)半導体を利用した半導
体記憶装置に関する。
体記憶装置に関する。
シリコン系アモルフ丁x半導体(a −8i )、特に
その結合構造中に水素(11)を組み込んだ水素アモル
ファス・シリコン(以下a−8i:Ii)は置換形の不
純物ドーピングが可能でpn接合などの素子特性を制御
でき、良好な光導電性を示すことが知られ、又、比較的
に低い温度で任意の基材上にデボジヴトすることぶでき
、低uLで製造オろこと力;できることから太陽電池な
どに利用されている。
その結合構造中に水素(11)を組み込んだ水素アモル
ファス・シリコン(以下a−8i:Ii)は置換形の不
純物ドーピングが可能でpn接合などの素子特性を制御
でき、良好な光導電性を示すことが知られ、又、比較的
に低い温度で任意の基材上にデボジヴトすることぶでき
、低uLで製造オろこと力;できることから太陽電池な
どに利用されている。
しかし、このようなa−8i:HVcpn接合を形相し
てトランジスタ等の能動素子として利用するKは・動作
速度が小さく、又・不安定であるため、そのまま回路用
デバイス化することは問題があるということが発明者に
よってあきらかとされた。
てトランジスタ等の能動素子として利用するKは・動作
速度が小さく、又・不安定であるため、そのまま回路用
デバイス化することは問題があるということが発明者に
よってあきらかとされた。
本発明者はa−8i:Hの特異な電流電圧特性に着目し
これを利用して半導体記憶回路(メモリ)をつくること
を考えた。
これを利用して半導体記憶回路(メモリ)をつくること
を考えた。
したがって、この発明の目的とするところは。
アモルファス半導体を利用した低摩で高集積化できる半
導体メモリを提供することにある。
導体メモリを提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は本明
細書の記述及び添付図面からあきらかになろう。
細書の記述及び添付図面からあきらかになろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、絶縁基板上にアモルファス・シリコン層を挾
んで互いに直交する任意の電極間に電圧印加したとき、
これら電極間に挾まれたアモルファス・シリコン層の抵
抗が変化することを利用して不揮発性の記憶回路を構成
したものである。
んで互いに直交する任意の電極間に電圧印加したとき、
これら電極間に挾まれたアモルファス・シリコン層の抵
抗が変化することを利用して不揮発性の記憶回路を構成
したものである。
第1図は本発明の一実施例を示すものであって。
アモルファス・シリコンを利用したメモリ装置の一部正
面断面斜面図である。
面断面斜面図である。
lは少なくとも表面が絶縁物〃1らなる基板であって、
たとえばシリコン半導体基体の表面に半導体酸化膜(S
in、)を形成したもの、又は全体が石英、ガラスから
なる基板である。
たとえばシリコン半導体基体の表面に半導体酸化膜(S
in、)を形成したもの、又は全体が石英、ガラスから
なる基板である。
2は基板lの上面に並べた第1の電極列で、この電極列
は例えばアルミニウム(八りを全面に蒸着し、パターニ
ング−エッチすることにより形成したAβ配線列である
。
は例えばアルミニウム(八りを全面に蒸着し、パターニ
ング−エッチすることにより形成したAβ配線列である
。
3はアモルファス・シリコン層であって−例えばシラン
(SiH,)ガスを高周波グロー放電中で分解し・20
0〜300℃に加熱された前記基板l上にa−8i’:
H薄膜として適当な厚さく2μm又はそれ以上)IC成
長させたものである。
(SiH,)ガスを高周波グロー放電中で分解し・20
0〜300℃に加熱された前記基板l上にa−8i’:
H薄膜として適当な厚さく2μm又はそれ以上)IC成
長させたものである。
4は第2の電極列であって、上記アモルファス・シリコ
ン層3の上にアルミニウムを蒸着し、ノ(ターニングエ
ッチすることにより第1の電極列と直交する方向に列を
形成したAn配線列である。
ン層3の上にアルミニウムを蒸着し、ノ(ターニングエ
ッチすることにより第1の電極列と直交する方向に列を
形成したAn配線列である。
このようにアモルファスeシリコン)Nを挾んで互いに
直交する電極列を有する装置において・第1の電極列の
うちの任意の電極と第2の電極列のうちの任意の電極と
の間に電圧を印加すると、それが特定電圧以上になった
とき、上記電極が交差する部分のアモルファス・シリコ
ンThi化し・その領域の抵抗が局部的に急速に低減す
る。すなわち・a−8i:Hの電気的特性は第3図にお
いて矢印で示すように電圧に応じて変動することが判っ
ており、たとえば、電圧V(正)を高くしていくと電流
工は徐々に増えるがA点に達したとき、突然tc′rt
流Iが大きく流れてB点に達し電圧が低下し、それ以後
は抵抗が小さくなるように変化する。
直交する電極列を有する装置において・第1の電極列の
うちの任意の電極と第2の電極列のうちの任意の電極と
の間に電圧を印加すると、それが特定電圧以上になった
とき、上記電極が交差する部分のアモルファス・シリコ
ンThi化し・その領域の抵抗が局部的に急速に低減す
る。すなわち・a−8i:Hの電気的特性は第3図にお
いて矢印で示すように電圧に応じて変動することが判っ
ており、たとえば、電圧V(正)を高くしていくと電流
工は徐々に増えるがA点に達したとき、突然tc′rt
流Iが大きく流れてB点に達し電圧が低下し、それ以後
は抵抗が小さくなるように変化する。
そこで同図0→Aの領域ではOFFとして書き込み動作
し・B→0の領域ではONとして読み出し動作すること
になる。なお、同図に示すように電圧Vを0から負の方
向に変化させていくと・負の領域で電流■が流れ(ON
) 、0点に達したとき電流が急速に小さくなり、D点
から抵抗が大きくなる(OFF) ように変化する。
し・B→0の領域ではONとして読み出し動作すること
になる。なお、同図に示すように電圧Vを0から負の方
向に変化させていくと・負の領域で電流■が流れ(ON
) 、0点に達したとき電流が急速に小さくなり、D点
から抵抗が大きくなる(OFF) ように変化する。
このようなアモルファス・シリコンの電気的特性を利用
することにより、この装置を書き込み可能な、すなわち
不揮発性のメモリとして使用することが可能である。
することにより、この装置を書き込み可能な、すなわち
不揮発性のメモリとして使用することが可能である。
第2図は第1図に示されるメモリ回路の等価回路図であ
って、その一部T/c!き込み(ON)が行われ、他の
部分では書き込まれない(OFF’)状態が示される。
って、その一部T/c!き込み(ON)が行われ、他の
部分では書き込まれない(OFF’)状態が示される。
〔実施例2〕
第4図は本発明の他の実施例を示すものであって・アモ
ルファス・シリコンを利用したメモリ回路を絶縁膜を介
して2層に積層した場合の例を示すO 同図において、1〜4は第1図で示した実施例のメモリ
の構成部分と共通の構:酸部分は同一の指示記号をもっ
て表しである。5は絶縁物層であって、たとえばポリイ
ミド系樹脂な常温で塗布し適当な厚さに形成した後、ベ
ーキングして固化したものである。6は2層目のメモリ
における第1の!’i列、7はアモルファス・シリコン
層、8は2層目のメモIJ[おける第2の電極列である
。
ルファス・シリコンを利用したメモリ回路を絶縁膜を介
して2層に積層した場合の例を示すO 同図において、1〜4は第1図で示した実施例のメモリ
の構成部分と共通の構:酸部分は同一の指示記号をもっ
て表しである。5は絶縁物層であって、たとえばポリイ
ミド系樹脂な常温で塗布し適当な厚さに形成した後、ベ
ーキングして固化したものである。6は2層目のメモリ
における第1の!’i列、7はアモルファス・シリコン
層、8は2層目のメモIJ[おける第2の電極列である
。
以上・実施例1,2で述べた本発明によれば、下記のよ
うに効果が得られる。
うに効果が得られる。
(IJ アモルファスシリコンは常1iK近い低い温度
でもって任意の基材上にデボジヅト(析出)することが
できるから1在来のように高温処理を必要とし・基体の
条件が厳しい半導体結晶を使用した高集積メモリの場合
のように超微細加工技術を使用することなく、高集積の
不揮発性メモリを低価格で提供することが可能となった
。
でもって任意の基材上にデボジヅト(析出)することが
できるから1在来のように高温処理を必要とし・基体の
条件が厳しい半導体結晶を使用した高集積メモリの場合
のように超微細加工技術を使用することなく、高集積の
不揮発性メモリを低価格で提供することが可能となった
。
(2) メモリ層の多層化が容易となり、高集積化が一
層有利である。
層有利である。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが5本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが5本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば・基体として合成樹脂等の有機物やIC,LS
I等の既に出来上がった半導体集積回路の上に適当な絶
縁材を介して形成することが可能である。
I等の既に出来上がった半導体集積回路の上に適当な絶
縁材を介して形成することが可能である。
木兄F!81は半導体装置の一部として、又は爪体のメ
モリとして適用できるものである。
モリとして適用できるものである。
i@1図は本発明の一実施例を示す半導体メモリの萼部
正面断面斜面図であるり 第2図は第1図に示された半導体メモリの等価回路図で
ある。 第3図はアモルファス・シリコンの電流・W圧管性曲線
図である。 第4図は本発明の他の一実施例な示す半導体メモリの要
部正面断面図である。 1・・・基板* 2 @ 2 a # 2 b s 2
C・=第1の電極列、3・・・アモルファスシリコン
%4,4a、4b。 4C・・・第2の電極列、訃・・絶縁物(ポリイミド樹
脂)、6・・・第1の電極列、7・・・アモルファスシ
リコン・8・・・第2の電極列。 代理人 弁理士 高 橋 明 夫1′・−\IL;4?
。 第 1 図 第 2 図 第 3 図
正面断面斜面図であるり 第2図は第1図に示された半導体メモリの等価回路図で
ある。 第3図はアモルファス・シリコンの電流・W圧管性曲線
図である。 第4図は本発明の他の一実施例な示す半導体メモリの要
部正面断面図である。 1・・・基板* 2 @ 2 a # 2 b s 2
C・=第1の電極列、3・・・アモルファスシリコン
%4,4a、4b。 4C・・・第2の電極列、訃・・絶縁物(ポリイミド樹
脂)、6・・・第1の電極列、7・・・アモルファスシ
リコン・8・・・第2の電極列。 代理人 弁理士 高 橋 明 夫1′・−\IL;4?
。 第 1 図 第 2 図 第 3 図
Claims (1)
- 【特許請求の範囲】 1、少なくとも表面が絶縁物からなる基板と、この基板
上に並べ設けられた第1の電極列と、第1の電極列を埋
め込んで上記基板上に形成された非晶質・半導体層と、
此の非晶質・半導体層の表面上[第1の電極列と直交し
て並べ設けられた第2の電極列とからなり、第1の電極
列のうちの任意の電極と第2の電極列のうちの任意の電
極との間に電圧印加し、これら電極間に挾まれた非晶質
・半導体の抵抗が局部的に変化することを利用して記憶
回路を構成したことを特徴とする記憶装置。 2、非晶質・半導体層を挾んで第1の電極列と第2の電
極列とを設けた記憶回路が一つの基板上に多層に形成さ
れている特許請求の範囲第1項記載の記憶装置。 8、上記非晶質・半導体は、アモルファス・シリコンで
ある特許請求の範囲第1項または、第2項記載の記憶装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58216177A JPS60109266A (ja) | 1983-11-18 | 1983-11-18 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58216177A JPS60109266A (ja) | 1983-11-18 | 1983-11-18 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60109266A true JPS60109266A (ja) | 1985-06-14 |
Family
ID=16684490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58216177A Pending JPS60109266A (ja) | 1983-11-18 | 1983-11-18 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60109266A (ja) |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61294700A (ja) * | 1985-06-21 | 1986-12-25 | Daicel Chem Ind Ltd | 固体メモリ素子および該メモリ素子を用いた固体メモリ装置 |
JPS6249651A (ja) * | 1985-06-25 | 1987-03-04 | テキサス インスツルメンツインコ−ポレイテツド | アンチヒユ−ズ、その製法、電気的にプログラム可能なメモリ・セル、メモリ・セルをプログラムする方法 |
JPS63308862A (ja) * | 1987-01-12 | 1988-12-16 | Nishibori Minoru | ハロゲン電球のフイラメント支持構造 |
WO1996041380A1 (en) * | 1995-06-07 | 1996-12-19 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
US5751012A (en) * | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
US5753947A (en) * | 1995-01-20 | 1998-05-19 | Micron Technology, Inc. | Very high-density DRAM cell structure and method for fabricating it |
US5789277A (en) * | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
US5812441A (en) * | 1996-10-21 | 1998-09-22 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell |
US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5837564A (en) * | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
US5841150A (en) * | 1995-06-07 | 1998-11-24 | Micron Technology, Inc. | Stack/trench diode for use with a muti-state material in a non-volatile memory cell |
US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US5920788A (en) * | 1995-06-07 | 1999-07-06 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US5970336A (en) * | 1996-08-22 | 1999-10-19 | Micron Technology, Inc. | Method of making memory cell incorporating a chalcogenide element |
US5985698A (en) * | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
USRE36518E (en) * | 1992-06-23 | 2000-01-18 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
US6025220A (en) * | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
US6087689A (en) * | 1997-06-16 | 2000-07-11 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
US6117720A (en) * | 1995-06-07 | 2000-09-12 | Micron Technology, Inc. | Method of making an integrated circuit electrode having a reduced contact area |
US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
US6670713B2 (en) | 1996-02-23 | 2003-12-30 | Micron Technology, Inc. | Method for forming conductors in semiconductor devices |
USRE40790E1 (en) * | 1992-06-23 | 2009-06-23 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
-
1983
- 1983-11-18 JP JP58216177A patent/JPS60109266A/ja active Pending
Cited By (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61294700A (ja) * | 1985-06-21 | 1986-12-25 | Daicel Chem Ind Ltd | 固体メモリ素子および該メモリ素子を用いた固体メモリ装置 |
JPS6249651A (ja) * | 1985-06-25 | 1987-03-04 | テキサス インスツルメンツインコ−ポレイテツド | アンチヒユ−ズ、その製法、電気的にプログラム可能なメモリ・セル、メモリ・セルをプログラムする方法 |
JPS63308862A (ja) * | 1987-01-12 | 1988-12-16 | Nishibori Minoru | ハロゲン電球のフイラメント支持構造 |
USRE40790E1 (en) * | 1992-06-23 | 2009-06-23 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
USRE36518E (en) * | 1992-06-23 | 2000-01-18 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
US6096596A (en) * | 1995-01-20 | 2000-08-01 | Micron Technology Inc. | Very high-density DRAM cell structure and method for fabricating it |
US5753947A (en) * | 1995-01-20 | 1998-05-19 | Micron Technology, Inc. | Very high-density DRAM cell structure and method for fabricating it |
US6077729A (en) * | 1995-06-07 | 2000-06-20 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cellis thereof |
US6797978B2 (en) | 1995-06-07 | 2004-09-28 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
US6653195B1 (en) | 1995-06-07 | 2003-11-25 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5841150A (en) * | 1995-06-07 | 1998-11-24 | Micron Technology, Inc. | Stack/trench diode for use with a muti-state material in a non-volatile memory cell |
US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US5920788A (en) * | 1995-06-07 | 1999-07-06 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
US8017453B2 (en) | 1995-06-07 | 2011-09-13 | Round Rock Research, Llc | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US6534780B1 (en) | 1995-06-07 | 2003-03-18 | Micron Technology, Inc. | Array of ultra-small pores for memory cells |
US7687796B2 (en) | 1995-06-07 | 2010-03-30 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US6429449B1 (en) | 1995-06-07 | 2002-08-06 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US6002140A (en) * | 1995-06-07 | 1999-12-14 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US6391688B1 (en) | 1995-06-07 | 2002-05-21 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US6831330B2 (en) | 1995-06-07 | 2004-12-14 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US6916710B2 (en) | 1995-06-07 | 2005-07-12 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US5751012A (en) * | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
US7271440B2 (en) | 1995-06-07 | 2007-09-18 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US6117720A (en) * | 1995-06-07 | 2000-09-12 | Micron Technology, Inc. | Method of making an integrated circuit electrode having a reduced contact area |
WO1996041380A1 (en) * | 1995-06-07 | 1996-12-19 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
US6104038A (en) * | 1995-06-07 | 2000-08-15 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
US6118135A (en) * | 1995-06-07 | 2000-09-12 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
US5837564A (en) * | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
US6670713B2 (en) | 1996-02-23 | 2003-12-30 | Micron Technology, Inc. | Method for forming conductors in semiconductor devices |
US6700211B2 (en) | 1996-02-23 | 2004-03-02 | Micron Technology, Inc. | Method for forming conductors in semiconductor devices |
US6229157B1 (en) | 1996-06-18 | 2001-05-08 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
US6025220A (en) * | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
US6392913B1 (en) | 1996-06-18 | 2002-05-21 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
US5789277A (en) * | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
US8264061B2 (en) | 1996-07-22 | 2012-09-11 | Round Rock Research, Llc | Phase change memory cell and devices containing same |
US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
US6316784B1 (en) | 1996-07-22 | 2001-11-13 | Micron Technology, Inc. | Method of making chalcogenide memory device |
US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
US7273809B2 (en) | 1996-07-22 | 2007-09-25 | Micron Technology, Inc. | Method of fabricating a conductive path in a semiconductor device |
US7687881B2 (en) | 1996-07-22 | 2010-03-30 | Micron Technology, Inc. | Small electrode for phase change memories |
US6797612B2 (en) | 1996-07-22 | 2004-09-28 | Micron Technology, Inc. | Method of fabricating a small electrode for chalcogenide memory cells |
US5985698A (en) * | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
US6635951B1 (en) | 1996-07-22 | 2003-10-21 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
US6492656B2 (en) | 1996-07-22 | 2002-12-10 | Micron Technology, Inc | Reduced mask chalcogenide memory |
US6531391B2 (en) | 1996-07-22 | 2003-03-11 | Micron Technology, Inc. | Method of fabricating a conductive path in a semiconductor device |
US7838416B2 (en) | 1996-07-22 | 2010-11-23 | Round Rock Research, Llc | Method of fabricating phase change memory cell |
US7494922B2 (en) | 1996-07-22 | 2009-02-24 | Micron Technology, Inc. | Small electrode for phase change memories |
US6111264A (en) * | 1996-07-22 | 2000-08-29 | Micron Technology, Inc. | Small pores defined by a disposable internal spacer for use in chalcogenide memories |
US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
US6153890A (en) * | 1996-08-22 | 2000-11-28 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element |
US5970336A (en) * | 1996-08-22 | 1999-10-19 | Micron Technology, Inc. | Method of making memory cell incorporating a chalcogenide element |
US5812441A (en) * | 1996-10-21 | 1998-09-22 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell |
US5978258A (en) * | 1996-10-21 | 1999-11-02 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell background |
US6114713A (en) * | 1997-01-28 | 2000-09-05 | Zahorik; Russell C. | Integrated circuit memory cell having a small active area and method of forming same |
US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
US6287919B1 (en) | 1997-01-28 | 2001-09-11 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
US6534368B2 (en) | 1997-01-28 | 2003-03-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
US6189582B1 (en) | 1997-05-09 | 2001-02-20 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US6777705B2 (en) | 1997-05-09 | 2004-08-17 | Micron Technology, Inc. | X-point memory cell |
US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US7453082B2 (en) | 1997-05-09 | 2008-11-18 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US6252244B1 (en) | 1997-06-16 | 2001-06-26 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
US6225142B1 (en) | 1997-06-16 | 2001-05-01 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
US6087689A (en) * | 1997-06-16 | 2000-07-11 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
US7504730B2 (en) | 2000-07-14 | 2009-03-17 | Micron Technology, Inc. | Memory elements |
US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
USRE40842E1 (en) * | 2000-07-14 | 2009-07-14 | Micron Technology, Inc. | Memory elements and methods for making same |
US6607974B2 (en) | 2000-07-14 | 2003-08-19 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
US8362625B2 (en) | 2000-07-14 | 2013-01-29 | Round Rock Research, Llc | Contact structure in a memory device |
US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60109266A (ja) | 記憶装置 | |
US20060163553A1 (en) | Phase change memory and fabricating method thereof | |
CN104064599A (zh) | 包含具有应力产生材料层的晶体管的半导体结构及其形成方法 | |
JPH0629219A (ja) | 気相核生成を利用したポリシリコンのテクスチヤ化方法 | |
JPS58169960A (ja) | 容量素子を含む集積回路 | |
JPH1197667A (ja) | 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 | |
JP2002050704A (ja) | メモリ素子およびその製造方法並びに集積回路 | |
JP2505736B2 (ja) | 半導体装置の製造方法 | |
JP3000524B2 (ja) | 半導体装置の製造方法 | |
JP3038088B2 (ja) | 半導体記憶装置の製造方法 | |
JPH05110107A (ja) | フローテイングゲートを有する半導体装置 | |
KR20040050588A (ko) | 단전자 소자, 그 제조 방법 및 단전자 소자와 mos트랜지스터를 동시에 형성하는 제조방법 | |
JP2002025936A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
JP2660166B2 (ja) | 金属超薄膜を利用した圧電素子 | |
US11258023B1 (en) | Resistive change elements using passivating interface gaps and methods for making same | |
JPH08148584A (ja) | 半導体装置とその製造方法 | |
KR100927602B1 (ko) | 금속-절연체 전이(mit) 물질 기반의 메모리 셀 및 그메모리 셀의 제조방법 | |
JPH0145750B2 (ja) | ||
JPS63182859A (ja) | 半導体集積回路装置 | |
JPH0319373A (ja) | 強誘電体薄膜の形成方法 | |
JPH0279468A (ja) | 半導体記憶装置およびその製造方法 | |
JP2515042B2 (ja) | E▲上2▼prom装置 | |
JP2002170892A (ja) | 積層型ゲート酸化膜構造の製造方法 | |
JP2022175792A (ja) | 半導体装置および浮遊ゲートデバイスの製造方法 | |
JPS6146073A (ja) | 半導体集積回路装置 |