JPS6010904A - 差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は差動増幅器に係り、荷に半導体メモリに用いら
れる差動増幅器に関する。

〔発明の技術的背景とその問題点〕

半導体メモリの高速動作を実現するために、ビット線の
電位の変化の振幅を小さくする方法がある。これは半導
体メモリが大容量に１よるにともｌよいビット線の容量
が増大し、ピッ）　ＩＩの電位が変化しにくくなるので
、変化の振幅を小さくして高速化を図ろうとするもので
ある。ビット線の電位の変化の振幅を小さくすると、そ
れだけ高感度かつ高速の差動増幅器が必要となる。

このような高感度かつ高速の差動増幅器とし℃は、ＭＯ
Ｓ　）ランジスタにより構成したものよりもバイポーラ
トランジスタにより構成したものの方が増幅率、スイッ
チング速度、製造工程におけるバラツキの点で伐れてい
る。従来のノくイボーラトランジスタによる差動増１１
１１′ｉｉ器χ巣１図に示−「。

エミッタが共通接続された一対のｎｐｎ／’イポーラト
ランジスタ１，２のコレクタには一対の負荷抵抗４，５
が接続されているｃ、ｎｐｎノくイポーラトランジスタ
１，２の共通接続されたエミッタにを家電流係としての
ｎｐｎノ（イボーラトランジスタ３のコレクタが接続さ
れている。１１ｐ　１１）（イボーラトランジスタ３０
ペースには定電圧ＶＢが印加され、コレクタは抵抗６を
介して接地されてし・る。一対のｎｐｎバイポーラトラ
ンジスタ１，２０ベースに一対の入力Ｓｉｎ　、　Ｓｉ
ｎ　を入力し、コレクタから一対の出力５ｏｕｔ　、　
５ｏｕｔをとりだす。

この差動増幅器の出力振幅ΔｖＯｕｔは、抵抗６の抵抗
値ｒ　Ｂ　１と抵抗４，５の抵抗値ｒ。１．ｒ０□によ
り定まり、次式で示される。

ただし■Ｆはこのｎｐｎバイポーラトランジスタ１゜２
の順方向電圧である。

しかしながらこの従来の差動増幅器では、入力Ｓｉｎ　
、　Ｓｉｎ　の電圧が低（なるとｎｐｎ〕くイボーラト
ランジスタ３が飽和して差動増幅器として動作しな（な
るという問題がある。例えばＶＢ＝　１．２　Ｖとする
。またｎｐｎバイポーラトランジスタ１，２のエミッタ
の共通接続点への電位ｖＡは、入力Ｓｉｎの方が高電位
として、■Ａ＝■５ｉｎ−■、であられされる。ｎｐｎ
バイポーラトランジスタ３か飽和しないためには、飽和
し始めるコレクターベース間［圧ヲ−０，２Ｖ　トすル
ト、ｖＡ−ｖＢン−０，２Ｖでなければならない。今Ｖ
Ｆ＝　０．８　Ｖとすると、入力Ｓｉｎの電位■８ｉｎ
は、 ■Ｓｉｎ”　ｖ、＋ｖＦ、ｌ＞ｖＢ−０，２＋ＶＦ＝　
ｔ、ｓｖ、ｎ＞　ｔ、ｓ　ｖ となり、入力Ｓｉｎ、Ｓ百　の高電位は１．８Ｖ以上な
ければならない。

第２図に示すよ１．ｃＭＯ８半導体メモリにおけるカラ
ムデコーダの回路の場合、ビット線ＢＬ　。

ＢＴ、の信号は、カラムデコード信号ＣＤがゲートに入
力された伝送ゲート７．８を通してセンス線Ｓ、百に出
力される。センス線Ｓの電位ｖ８は、カラムデコード信
号ＣＤがＨレベルすなわち電源電圧Ｖ　のとぎ、しきい
値電圧夕■Ｔつとすると、Ｃ ■Ｓ−■ＣＣ−ｖＴＨ となる。基板バイアス効果を考慮したしきい値電圧Ｖ　
により電圧■　と電像゛亀圧■。０の関係ＴＨＳ は、第３図に示すような測定回路により、実験的に第４
図で示すようになる。したがってセンス線Ｓの（位ｖ８
が１．８ｖ以上になるためには第４図から′電源電圧■
。０は３，４Ｖ以上でなければならない。

このように従来の差動増幅器は動作電圧の最低直圧が高
いため、ＭＯＳ　半導体メモリのよう１．ｃ−低い電源
電圧では動作できず、バイポーラトランジスタによる差
動増幅器をＭＯＳ半導体メモリに適用することができな
かった。

〔発明の目的〕

本発明は上記事情を考！してなされたもので、低い電源
′電圧で動作でざる差動増幅器を提供することを目的と
する。

〔発明の概要〕

この目的ヶ達成するために、本発明による差動増幅回路
は、エミッタが共通接続された一対のｎｐｎバイポーラ
トランジスタのハ１流源とし−ＣｎチャンネルＭＯ８）
ランジスタを用い、・電荷として並列接続されたｎチャ
ンネルＭＯＳ　トランジスタとｎチャンネルＭＯＳ　）
ランジスタを用いたことを特徴とする。

また負荷としてのｎチャンネルＭＯＳ　）ランジスタは
、デプレツンヨン型のｎチャンネルＭＯＳトランジスタ
でもよく、イントリンシック型のＭＯＳ　）ランジスタ
でもよい。

〔発明の実施例〕

本発明の第１の実施例による差動増幅器を第５図に示す
。一対のｎｐｎバイポーラトランジスタ１１．１２はエ
ミッタが共通接続されており、この共通接続点Ａには電
流源としてｎチャンネルＭＯＳ　）ランジスタ１７が設
けられている。ｎチャンネルＭＯＳ　）ランジスタ１７
のドレインは共通接続黒人に接続され、ゲートは電源に
接続され、ソースは接地されている。ｎｐｎバイポーラ
トランジスタ１１のコレクタには、負荷として並列接続
されたｎチャンネルＭＯＳ　）ランジスタ１３とｎチャ
ンネルＭＯＳ　トランジスタ１５が設けられている。ｎ
チャンネルＭＯＳ　）ランジスタ１３のドレインはｎｐ
Ｈバイポーラトランジスタ１１のコレクタに接続され、
ゲートは接地され、ソースは電源に接続されている。ｎ
チャンネルＭＯＳ　）ランジスタ１５のソースはｎｐｎ
バイポーラトランジスタ１１のコレクタに接続され、ゲ
ートとドレインはｔｉ、源に接続されている。１ｌｐｎ
バイポーラトランジスタ１２のコレクタにも、同様に負
荷として並列接続されたｎチャンネルＭＯＳ　）ランジ
スタ１４と！１チャンネルＭＯ８）ランジスタ１６が設
けられている。ｎチャンネルＭＯＳ　）ランジスタ１４
のドレインはｎｐｎバイポーラトランジスタ１１のコレ
クタに接続され、ゲートは接地され、ソースは電源に接
続されている。ｎチャンネルＭＯＳ　）ランジスタ１６
のソースはｎｐｎバイポーラトランジスタ１１のコレク
タに接続され、ゲートとドレインは電源に接続されてい
る。入力Ｓｉｎ、Ｓｉｎはｎｐｎバイポーラトランジス
タ１１゜１２のベースに入力され、出力５ｏｕｔ、　５
ｏｕｔ　はｎｐｎバイポーラトランジスタ１１　、１２
のコレクタから出力される。

ｎチャンネルＭＯＳ　）ランジスタ１７とｎチャンネル
ＭＯＳ　）ランジスタ１３の相互コンダクタンスの比は
、ｎチャンネルＭＯＳ　）ランジスタ１５がないものと
仮定して、ｎチャンネルＭＯＳ　）ランジスタ１３のド
レインがＯｖ付近になるように選ぶ。

また、ｎチャンネルＭＯＳ　）ランジスタ１７とｎチャ
ンネルＭＯＳ　）ランジスタ１５の相互コンダクタンス
の比は、ｎチャンネルＭＯＳ　トランジスタ１３がない
ものと仮定して、ｎチャンネルＭＯＳ　）ランジスタ１
５のソースがゲートよりほぼしきい値電正分だゆ下がる
ように選ぶ。ｎチャンネルＭＯＳトランジスタ１５とｐ
チャンネルＭＯ８）ランジスタ１４についても同様であ
る。

今、入力Ｓｉｎの方が入力「品より電圧が高いとすると
、ｎチャンネルＭＯ８）ランジスタ１７で定まる電流は
、ｎｐＨバイポーラトランジスタ１１を流れ、ｐチャン
ネルＭＯ８）ランジスタ１３とｎチャンネルＭＯ８）ラ
ンジスタ１５を流れる。このように電流が流れても、前
述したようにトランジスタ間の相互コンダクタンスを選
んでおけばｎｐｎバイポーラトランジスタ１１のコレク
タの電圧すなわち出力５ｏｕｔの電圧は、電源電圧■。

。　よりほぼｎチャンネルＭＯ３）ランジスタ１５のし
きい値分だけ下がった値となる。一方ｎｐｎバイポーラ
トランジスタ１２の方には電流が流れないため、出力５
ｏｕｔの直圧は′電源電圧■。０　となる。

入力Ｓｉｎ　、　Ｓｉｎが、第２図に示すようなカラム
デコーダのセンス線ｓ、百からの信号である場合、病い
方の゛低圧は電源電圧■。。　よりしきい値分だけ下が
った値となる。しかし高電圧の入力Ｓｉｎが、入力した
方のｎｐｎバイポーラトランジスタ１１の出力５欝の電
圧も、同様に電源電圧Ｖ。。

よりほぼしきい値甫、正分だけ下がった値であるため、
ｎｐｎバイポーラトランジスタ１１が飽和してしまうこ
とはない。

また電流供給用のｎチャンネルＭＯ８）ランジスタは、
そのドレインの電圧が０■付近まで下がっても動作する
ため、センス線Ｓ、Ｓの信号の電圧ｖＳが、ＶＦ（＝Ｏ
０８Ｖ）まで下がっても動作する。この時の電源電圧Ｖ
。０　は第４図より約２ｖとなる。すなわち、従来は３
，４■以下の電源電圧では動作しなかったが、本実施例
によれば２■でも動作可能である。

本発明の第２の実施例による差動増幅器を第６図に示す
。第１の実施例とほとんど同じ構成であるが、負荷とし
てｐチャンネルＭＯ８）ランジスタ１３　、１４のかわ
りにデプレッション型のｎチャンネルＭＯ８トランジス
タ２１　、２２を用いている点が異なる。ｎチーＶンネ
ルＭＯ８トランジスタ２１　、２２のソースは、それぞ
れｎｐｎバイポーラトランジスタ１１　、１２のコレク
タに接続され、ゲートとドレインは電源に接続されてい
る。

本発明の第３の実施例による差動増幅器を第７図に示す
。第１の実施例とほとんど同じ構成であるが、負荷とし
てのｐチャンネルＭＯ８）ランジスタ１３　、１４のか
わりにインドリノシック型のｎチャンネルＭＯ８）ラン
ジスタ３１　、３２Ｙ用いている点が異なる。

これら第２および第３の実施例においても第１の実施例
と同様に低い電源電圧で動作できる。

〔発明の効果〕

以上の通り本発明によれば、高感度かつ高速であり、か
つ低い電源電圧で動作可能な差動増幅器を実現できる。

４、図面０）　ｉ＋Ｉ　Ｉ！ｌＬ７．Ｃ説明ＷＪ１図は
従来の差動増幅器の回路図、第２図は半導体メモリのカ
ラムデコーダの回路図、第３図は基板バイアス効果を考
広したｎチャンネルＭＯＳトランジスタのソース電圧ｖ
８と’ｒｔ　ｃｌ　Ｎ圧Ｖ。０との関係を測定する測定
回路の回路図、第４図は同測定回路により測定されたソ
ース電圧Ｖ８と電源電圧との関係を示すグラフ、 第５図は本発明の第１の実施例による差動増幅器の回路
図、第６図は本発明の第２の実施例による差動増幅器の
回路図、第７図は本発明の第３の実施例による差動増幅
器の回路図である。

１　、２　、３．１１．Ｊ２・・・ｎｐｎバイポーラト
ランジスタ、４，５．６・・・抵抗、１３　、１４・・
・ｐチャンネルＭＯ３）ランジスタ、ｉ５．１６・・・
ｎチャンネルＭＯ８トランジスタ、１７・・・ｎチャン
ネルＭＯＳトランジスタ、　２１　、２２・・・デプレ
ッション型ｎチャンネルＭＯ８）ランジス７、　：（１
、３２・・・イントリンシック型ＭＯ８＋−ランジスタ
。

出願人代理人　猪　股　漬 も　１　図 Ｖｃｃ（Ｖ） 肥５図　も６図 れ７　閉

Claims (1)

1. 【特許請求の範囲】 １、エミッタが共通接続された一対のｎｐｎバイポーラ
   トランジスタと、 これら一対のｎｐｎバイポーラトランジスタの共通接続
   されたエミッタにドレインが接続され、ソースが接地さ
   れ、ゲートが電源に接続された電流供給用ｎチャンネル
   ＭＯ８）ランジスタと、ソースがそれぞれ前記一対のｎ
   ｐｎバイポーラトランジスタのコレクタに接続され、ゲ
   ートとドレインが電源に接続された一対のｎチャンネル
   ＭＯ８）ランジスタと、 ドレインがそれぞれ前記一対のｎｐｎバイポーラトラン
   ジスタのコレクタに接続され、ケートが接地され、ソー
   スが電源に接続された一対のｐチャンネルＭＯ３）ラン
   ジスタを備え、前記一対のｎｐｎバイポーラトランジス
   タのベースに入力した一対の入力信号な差動増幅し、前
   記一対のｎｐｎバイポーラトランジスタのコレクタから
   差動増幅した一対の出力信号を出力することを特徴とす
   る差動増幅器。 ２、エミッタが共通接続された一対のｎｐｎバイポーラ
   トランジスタと、 これら一対のｎｐｎバイポーラトランジスタの共通接続
   されたエミッタにドレインが接続され、ソースが接地さ
   れ、ゲートが電源に接続された電流供給用ｎチャンネル
   ＭＯ３）ランジスタと、ソースがそれぞれ前記一対のｎ
   ｐｎバイポーラトランジスタのコレクタに接続され、ゲ
   ートとドレインが電源に接続された一対のｎチャンネル
   ＭＯ８）ランジスタと、 ソースがそれぞれ前記一対のｎｐｎバイポーラトランジ
   スタのコレクタに接続され、ゲートとドレインが電源に
   接続された一対のデプレッション型のｎチャンネルＭＯ
   ８）ランジスタとを備え、 前記一対のｎｐｎバイポーラトランジスタのべ−スに入
   力した一対の入力信号を差動増幅し、前記一対のｎｐｎ
   バイポーラトランジスタのコレクタから差動増幅した一
   対の出力信号を出力することを特徴とする差動増幅器。 ３、エミッタが共通接続された一対のｎｐｎバイポーラ
   トランジスタと、 これら一対のｎｐｎバイポーラトランジスタの共通接続
   されたエミッタにドレインが接続され、ソースが接地さ
   れ、ゲートが電源に接続された電流供給用ｎチャンネル
   ＭＯ８）ランジスタと、ソースがそれぞれ前記一対のｎ
   ｐｎバイポーラトランジスタのコレクタに接続され、ゲ
   ートとドレインが電源に接続された一対のｎチャンネル
   間Ｏ８トランジスタと、 ソースがそれぞれ前記一対のｎｐｎバイポーラトランジ
   スタのコレクタに接続され、ゲートとドレインが電源に
   接続された一対のイントリンシック型のｎチャンネル間
   Ｏ８）ランジスタとを備え、 前記一対のｎｐｎバイポーラトランジスタのベースに入
   力した一対の入力信号な差動増幅し、前記一対のｎｐｎ
   バイボーシトランジスタのコレクタから差動増幅した一
   対の出力信号を出力することを特徴とする差動増幅器。