JPS60108884A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS60108884A JPS60108884A JP58217548A JP21754883A JPS60108884A JP S60108884 A JPS60108884 A JP S60108884A JP 58217548 A JP58217548 A JP 58217548A JP 21754883 A JP21754883 A JP 21754883A JP S60108884 A JPS60108884 A JP S60108884A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- display
- circuit
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はＣＲＴ等の表示装置に関し、特に異常状態検出
時に表示画面全体を点滅（ブリンク）表示し得るように
構成したものであるＯ 〈従来技術〉 一般にＣＲＴ表示装置には装置自身、中央処理装置ある
いは他の端末装置の異常状態（エラー）発生をオペレー
タに知らせるためにメツセージ表示とか他の種々の報知
機能が設けられている。従来のＣＲＴ表示装置では主に
メツセージのプリンク表示とか色変化による表示を行な
っているが、状態表示が多種にわたると一部のキャラク
タのプリンクや色変化では十分に異常状態を報知するこ
とが出来ないといった問題があった。
時に表示画面全体を点滅（ブリンク）表示し得るように
構成したものであるＯ 〈従来技術〉 一般にＣＲＴ表示装置には装置自身、中央処理装置ある
いは他の端末装置の異常状態（エラー）発生をオペレー
タに知らせるためにメツセージ表示とか他の種々の報知
機能が設けられている。従来のＣＲＴ表示装置では主に
メツセージのプリンク表示とか色変化による表示を行な
っているが、状態表示が多種にわたると一部のキャラク
タのプリンクや色変化では十分に異常状態を報知するこ
とが出来ないといった問題があった。
〈目 的〉
本発明はかかる従来の問題点に鑑みて成されたもので、
異常状態の検出時に表示画面全体を点滅表示することに
より、特にグラフィックデイスプＶイ装置における異常
状態表示をたいへん見易くした表示装置の提供を目的と
する。
異常状態の検出時に表示画面全体を点滅表示することに
より、特にグラフィックデイスプＶイ装置における異常
状態表示をたいへん見易くした表示装置の提供を目的と
する。
〈実施例〉
以下図にもとづいて本発明の詳細な説明する、。
第１図は本発明に係るカラー表示装置のブロック回路図
である。
である。
図において、１０は中央制御回路（ＣＰＵ）は予めプロ
グラムデータを記憶しているプログラムメモリ１１のプ
ログラムに基づいて制御される。
グラムデータを記憶しているプログラムメモリ１１のプ
ログラムに基づいて制御される。
１２は上記ＣＰＵｌ０によって制御される各種バッファ
、フラッグ等が形成されるデータメモリであり、上記Ｃ
ＰＵｌ０及びプログラムメモリ１１と共にデータバス２
０に接続されている。
、フラッグ等が形成されるデータメモリであり、上記Ｃ
ＰＵｌ０及びプログラムメモリ１１と共にデータバス２
０に接続されている。
また、このデータバス２０にはグラフィックデイスプレ
ィコントロールユニット（ＧＤＣ）１３と図形パターン
のプリンクのための論理／テーブル回路＋５が接続され
ている。
ィコントロールユニット（ＧＤＣ）１３と図形パターン
のプリンクのための論理／テーブル回路＋５が接続され
ている。
ＧＤＣＩ ３はＣＰＵｌ０の制御によって供給される図
形情報を図形ドツトパターンとしてディスプレイメモリ
１４に記憶するものであり、現在市販され周知のもので
ある０デイスプレイメモリ１４はＤＭ、−ＤＭ８の４画
面分のメモリ構成となっており、ＣＰＵｌ０からの制御
によって各々独立的にドツトパターンが記憶され、父上
記ＧＤＣ１３によってＣＲＴ１６のラスク走査に同期し
て各々同時にアクセスされ対応のドツトデータが読出さ
れるように成っている。
形情報を図形ドツトパターンとしてディスプレイメモリ
１４に記憶するものであり、現在市販され周知のもので
ある０デイスプレイメモリ１４はＤＭ、−ＤＭ８の４画
面分のメモリ構成となっており、ＣＰＵｌ０からの制御
によって各々独立的にドツトパターンが記憶され、父上
記ＧＤＣ１３によってＣＲＴ１６のラスク走査に同期し
て各々同時にアクセスされ対応のドツトデータが読出さ
れるように成っている。
ＣＲＴＩ６１ｄ例えば１４インチの７６８ドツト×５５
０ドツトの表示画面で構成され、上記Ｇ Ｄ Ｃ１３か
らの水平同期信号（ＨＳ、ＹＮＣ）および垂直同期信号
（ＶＳＹＮＣ）によってラスク走査される。
０ドツトの表示画面で構成され、上記Ｇ Ｄ Ｃ１３か
らの水平同期信号（ＨＳ、ＹＮＣ）および垂直同期信号
（ＶＳＹＮＣ）によってラスク走査される。
なお、データバス１０には図示していないがキーボード
装置、各種端末装置がインターフェースユニットを介し
て接続されている。
装置、各種端末装置がインターフェースユニットを介し
て接続されている。
論理／テーブル回路１５ではＣＰＵｌ０の制御のもとに
データバス２０を介してテーブルに色情報と図形プリン
ク情報を各論理条件に応じて記憶し、又論理回路では上
記ディスプレイメモリの４画面のラスク走査に同期して
読出されたドツトデータの論理によって対応のテーブル
を選択して色およびプリンクの有無が決定される。
データバス２０を介してテーブルに色情報と図形プリン
ク情報を各論理条件に応じて記憶し、又論理回路では上
記ディスプレイメモリの４画面のラスク走査に同期して
読出されたドツトデータの論理によって対応のテーブル
を選択して色およびプリンクの有無が決定される。
第２図はこの論理／テーブル回路１５の具体的な回路例
であり、この図に上り今少し詳細に説明する。
であり、この図に上り今少し詳細に説明する。
３４はテーブルメモリであり、ラッチ回路３３かものア
ドレスデータによってアクセスされ−る。
ドレスデータによってアクセスされ−る。
このアドレスデータによってアクセスされる１つのロケ
ーションには３原色による色情報とブリンク情報が記憶
されている。この例では４ピツトのアドレスによって】
６０ケーション設けられている。従って、１６色の表現
が可能となり、同時に１６通りの図形バター・／状態に
応じてプリンクの有無を指定することが出来る。また各
ロケーションのデータは上記ラッチ回路３３によ−、て
アドレスされ、かつＣＰＵ Ｉ Ｏからの制御によって
データバス２０を介して記憶される。
ーションには３原色による色情報とブリンク情報が記憶
されている。この例では４ピツトのアドレスによって】
６０ケーション設けられている。従って、１６色の表現
が可能となり、同時に１６通りの図形バター・／状態に
応じてプリンクの有無を指定することが出来る。また各
ロケーションのデータは上記ラッチ回路３３によ−、て
アドレスされ、かつＣＰＵ Ｉ Ｏからの制御によって
データバス２０を介して記憶される。
このラッチ回路３３には第１図に示すデータメモリ１４
の各画面メモリＤＭｉから同時に読出される４ビツトの
ドツトデータがラッチ回路３ｏ及びセレクタ３２を介し
て供給され、またテーブルメモリ３４に記憶するだめの
アドレスカウンタ３１からのアドレスデータがセレクタ
３２を介して供給される。
の各画面メモリＤＭｉから同時に読出される４ビツトの
ドツトデータがラッチ回路３ｏ及びセレクタ３２を介し
て供給され、またテーブルメモリ３４に記憶するだめの
アドレスカウンタ３１からのアドレスデータがセレクタ
３２を介して供給される。
更にディスプレイメモリ１４からのドットデータニヨっ
てテーブルメモリ３４から読出される三原色のドツトデ
ータはラッチ回路３５に記憶され、同時に該メモリ３４
から読出されるプリンクデータは’ｙ’−）３７の一方
に供給される。このゲート３７の他端にはプリンクパル
ス発生器３６の出力すなわちプリンク周期を決定する数
百ＭＳのパルス信号が供給されており、上記プリンクデ
ータとの条件が満足されると上記ラッチ回路３５に記憶
したドツトパターンをリセットする。すなわち、プリン
クパルス訊牛器３６のパルスによってドツトデータがリ
セットされ或いはリセットされず、これによってデータ
プリンクが行なわれる。また、テーブルメモリ３４から
プリンク信号”０″がある場合はゲート３７が常に閉成
されるためにプリンクされない。
てテーブルメモリ３４から読出される三原色のドツトデ
ータはラッチ回路３５に記憶され、同時に該メモリ３４
から読出されるプリンクデータは’ｙ’−）３７の一方
に供給される。このゲート３７の他端にはプリンクパル
ス発生器３６の出力すなわちプリンク周期を決定する数
百ＭＳのパルス信号が供給されており、上記プリンクデ
ータとの条件が満足されると上記ラッチ回路３５に記憶
したドツトパターンをリセットする。すなわち、プリン
クパルス訊牛器３６のパルスによってドツトデータがリ
セットされ或いはリセットされず、これによってデータ
プリンクが行なわれる。また、テーブルメモリ３４から
プリンク信号”０″がある場合はゲート３７が常に閉成
されるためにプリンクされない。
次に第３図にもとづいて論理／テーブル回路１５とデー
タメモリ１４との関係について今少し詳細に説明する。
タメモリ１４との関係について今少し詳細に説明する。
今、ディスプレイメモリＤＭｏには三角形の図形ＰＩが
記憶され、同ＤＭ、には三角形の図形Ｐ１（メモＩＪＤ
ＭＯの図形Ｐ１ と同一位置）と円図形Ｐ２が記憶され
ているものとする。これらのディスプレイメモリＤＭＯ
、、ＤＭ、にはＣＲＴ＋６のラスク走査に同期して各々
同一位置が順次読出されるが、図形データの無いＰ８位
置が読出されると″ｏ”出力となるために、ラッチ３３
のＪ、ｂ２共に” ｏ ″ となってテーブルメモリ３
４のｔＱ ライノが指示され、そのデータが読出されて
ドツトの色およびプリンク（ＢＢ）が決定される。
記憶され、同ＤＭ、には三角形の図形Ｐ１（メモＩＪＤ
ＭＯの図形Ｐ１ と同一位置）と円図形Ｐ２が記憶され
ているものとする。これらのディスプレイメモリＤＭＯ
、、ＤＭ、にはＣＲＴ＋６のラスク走査に同期して各々
同一位置が順次読出されるが、図形データの無いＰ８位
置が読出されると″ｏ”出力となるために、ラッチ３３
のＪ、ｂ２共に” ｏ ″ となってテーブルメモリ３
４のｔＱ ライノが指示され、そのデータが読出されて
ドツトの色およびプリンク（ＢＢ）が決定される。
又、ｌ） ＋ 位置が読出された時はｂｌ、ｂ２共に”
Ｉ”となりテーブルメモリ３４のｔ３ が指示される。
Ｉ”となりテーブルメモリ３４のｔ３ が指示される。
同様に、Ｐ２位置が読出されるとｂｌ−０、ｂ２−１と
なりテーブルメモリｔ２ が指示されるｏしたがって、
Ｌ３ のブリンクビットＢ３を”Ｉ”にすると図形Ｐ１
がブリンク表示され、又ブリンクピッＦＢＩ＋ Ｂ２＋
ＢＢの全てに“１″を記憶しておけば図形全てがブリ
ンクすることになる。
なりテーブルメモリｔ２ が指示されるｏしたがって、
Ｌ３ のブリンクビットＢ３を”Ｉ”にすると図形Ｐ１
がブリンク表示され、又ブリンクピッＦＢＩ＋ Ｂ２＋
ＢＢの全てに“１″を記憶しておけば図形全てがブリ
ンクすることになる。
今、ＣＰＵｌ０にてエラージャッジされると工２−コマ
ンドを発生し、このエラーコマンドによってテーブルメ
モリ３４のブリンクピッ）ＢＢのＢ、以外に全て°゛ビ
を書込むと、上述したように図形データがプリンタパル
ス発生器３６のノくルスによってラッチ３５の表示ビッ
ト周期的に消去されるために、この場合は図形がブリン
クすることになる。また、特にディスプレイメモリ全て
にピを書込みプリンクビットＢＢのＢＢを” Ｉ ”に
することによって表示画面全体が図形表示されることな
くブリンクされるので、異常状態を容易に判断すること
が出来る。
ンドを発生し、このエラーコマンドによってテーブルメ
モリ３４のブリンクピッ）ＢＢのＢ、以外に全て°゛ビ
を書込むと、上述したように図形データがプリンタパル
ス発生器３６のノくルスによってラッチ３５の表示ビッ
ト周期的に消去されるために、この場合は図形がブリン
クすることになる。また、特にディスプレイメモリ全て
にピを書込みプリンクビットＢＢのＢＢを” Ｉ ”に
することによって表示画面全体が図形表示されることな
くブリンクされるので、異常状態を容易に判断すること
が出来る。
なお、」二記の例はカラー表示装置のものであるが、単
色の表示装置にも適用することが出来る。
色の表示装置にも適用することが出来る。
〈効 果〉
以上の様に本発明の表示装置は、異常状態が検出された
とき表示画面全体を点滅駆動する手段を設けだから、異
常状態表示がたいへん見易くなり見逃す虞れがない。
とき表示画面全体を点滅駆動する手段を設けだから、異
常状態表示がたいへん見易くなり見逃す虞れがない。
第１図は本発明に係る表示装置のブロック回路図、第２
図は論理／テーブル回路の具体的な回路例、第３図は論
理／テーブル回路とデータメモリの関係を説明するだめ
の図である。 １０はＣＰＵ、１１はプログラムメモリ、１２はデータ
メモリ、Ｉ３はグラフィックディスプレイコントロール
ユニット、１４はディスプレイメモリ、Ｉ５は論理／テ
ーブル回路、３４はテーブルメモリ、３５はラッチ、３
６はブリンクパルス発生器、
図は論理／テーブル回路の具体的な回路例、第３図は論
理／テーブル回路とデータメモリの関係を説明するだめ
の図である。 １０はＣＰＵ、１１はプログラムメモリ、１２はデータ
メモリ、Ｉ３はグラフィックディスプレイコントロール
ユニット、１４はディスプレイメモリ、Ｉ５は論理／テ
ーブル回路、３４はテーブルメモリ、３５はラッチ、３
６はブリンクパルス発生器、
Claims (1)
- １、ＣＲＴ等の表示装置において、異常状態が検出され
たとき表示画面全体を点滅駆動する手段を備えて成るこ
とを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58217548A JPS60108884A (ja) | 1983-11-17 | 1983-11-17 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58217548A JPS60108884A (ja) | 1983-11-17 | 1983-11-17 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60108884A true JPS60108884A (ja) | 1985-06-14 |
| JPS647387B2 JPS647387B2 (ja) | 1989-02-08 |
Family
ID=16705979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58217548A Granted JPS60108884A (ja) | 1983-11-17 | 1983-11-17 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60108884A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363089A (ja) * | 1986-09-03 | 1988-03-19 | 工業技術院長 | 強調表示装置 |
| JPH05333827A (ja) * | 1992-06-03 | 1993-12-17 | Kokusai Electric Co Ltd | 情報伝達表示システム及びそれにおける情報の更新表現方式 |
-
1983
- 1983-11-17 JP JP58217548A patent/JPS60108884A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363089A (ja) * | 1986-09-03 | 1988-03-19 | 工業技術院長 | 強調表示装置 |
| JPH05333827A (ja) * | 1992-06-03 | 1993-12-17 | Kokusai Electric Co Ltd | 情報伝達表示システム及びそれにおける情報の更新表現方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS647387B2 (ja) | 1989-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1249677A (en) | Computer display system for producing color text and graphics | |
| KR920002822B1 (ko) | 화상 표시 시스템의 표시 제어장치 | |
| US5559950A (en) | Graphics processor enhancement unit | |
| JPH0514312B2 (ja) | ||
| JPS60108884A (ja) | 表示装置 | |
| KR100201431B1 (ko) | 공중 트래픽 제어 디스플레이의 그래픽 옵젝트의 빠른갱신도달 | |
| CA1235534A (en) | Crt display control system | |
| CN100357877C (zh) | 荧屏显示的控制方法 | |
| JP2999321B2 (ja) | チッカーボード及びその制御方法 | |
| JP3257925B2 (ja) | 半透明色画像生成装置 | |
| JPS6228474B2 (ja) | ||
| JPS6123194A (ja) | 選択的表示修飾機構を備えた表示装置 | |
| SU1403092A1 (ru) | Устройство дл вывода графической информации | |
| JPH05130504A (ja) | 画像表示制御装置 | |
| JPH02217896A (ja) | Ｃｒｔディスプレイ制御装置 | |
| JPS61226794A (ja) | 走査型表示装置の任意パタ−ン嵌込表示方式 | |
| JPS60166987A (ja) | グラフイツクデイスプレイ装置 | |
| JPS5915287A (ja) | 表示装置 | |
| JPS593795B2 (ja) | 陰極線管表示装置 | |
| JPS58190488A (ja) | ミシン用縫いパタ−ン形成器 | |
| JPS5928915B2 (ja) | 陰極線管デイスプレイ装置 | |
| JPH02109092A (ja) | 表示盤の表示データ参照方式 | |
| JPS61209481A (ja) | 文字表示装置 | |
| JPS63188228A (ja) | 表示装置 | |
| JPS60153085A (ja) | デイスプレイ装置 |