JPS60107692A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS60107692A JPS60107692A JP58215247A JP21524783A JPS60107692A JP S60107692 A JPS60107692 A JP S60107692A JP 58215247 A JP58215247 A JP 58215247A JP 21524783 A JP21524783 A JP 21524783A JP S60107692 A JPS60107692 A JP S60107692A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- timing
- image
- address
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000006870 function Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 241001474791 Proboscis Species 0.000 description 1
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ディジタル化された画像データの階調処理
などを行う画像処理装置に関するものでめる。
などを行う画像処理装置に関するものでめる。
第1図は従来のこの種の画像処理装置例の図である。
第1図において、(1)はデ、fジタル化された画像デ
ータを記憶する画像−メモリである。(2)はこの画像
メモリ(1)がテレビ走査に従って出力する画像データ
をアドレスとして、リアルタイムで関数変換を行うルッ
ク・アップ・テーブル・メモリでるる。(3)はこのル
ック・アップ・テーブル・メモ1月2)が出力する関数
変換された画像データをディジタル・アナログ変換(以
下D/A変換という)して表示用の映像信号を出力する
D/A変換部である。(4)はこのD/A変換部(3)
が出力する映像信号によって画像を表示するモニタ・テ
レビである。(5)はこのモニタ・テレビ(4)の仕様
に従った垂直・水平の同期タイミングを作成する同期タ
イミング作成回路である。(6)は上記モニタ・テレビ
(4)の仕様に従ったD/A変換のサンプル・タイミン
グを作成するサンプル・タイ(1)に書き込み、読み出
しアドレスを供給する画像メモリ用アドレス・カウンタ
である。(8)は人が本装置に画像処理内容などの制御
メニューを指示するための操作部である。(9)は本装
置と外部装置との間で画像データなどの情報の入出力を
行う外部インタフェースである。Qlは汎用的な各種の
演算処理機能、情報の記憶及び入出力機能を備え、上記
画像メモリ(1)、ルック・アップ・テーブル・メモ1
Jt21゜画像メモリ用アドレス・カウンタ(7)、操
作部(8)及び外部インタフェース(9)と画像データ
や制御情報の入出力を行い本装置の処理動作全体を制御
・管理するプロセッサでβる。
ータを記憶する画像−メモリである。(2)はこの画像
メモリ(1)がテレビ走査に従って出力する画像データ
をアドレスとして、リアルタイムで関数変換を行うルッ
ク・アップ・テーブル・メモリでるる。(3)はこのル
ック・アップ・テーブル・メモ1月2)が出力する関数
変換された画像データをディジタル・アナログ変換(以
下D/A変換という)して表示用の映像信号を出力する
D/A変換部である。(4)はこのD/A変換部(3)
が出力する映像信号によって画像を表示するモニタ・テ
レビである。(5)はこのモニタ・テレビ(4)の仕様
に従った垂直・水平の同期タイミングを作成する同期タ
イミング作成回路である。(6)は上記モニタ・テレビ
(4)の仕様に従ったD/A変換のサンプル・タイミン
グを作成するサンプル・タイ(1)に書き込み、読み出
しアドレスを供給する画像メモリ用アドレス・カウンタ
である。(8)は人が本装置に画像処理内容などの制御
メニューを指示するための操作部である。(9)は本装
置と外部装置との間で画像データなどの情報の入出力を
行う外部インタフェースである。Qlは汎用的な各種の
演算処理機能、情報の記憶及び入出力機能を備え、上記
画像メモリ(1)、ルック・アップ・テーブル・メモ1
Jt21゜画像メモリ用アドレス・カウンタ(7)、操
作部(8)及び外部インタフェース(9)と画像データ
や制御情報の入出力を行い本装置の処理動作全体を制御
・管理するプロセッサでβる。
従来の装置は以上のように構成されており、同期タイミ
ング作成回路(5)で作成するモニタ・テレビ(4)の
テレビ走査のための垂直・水平の同期タイミング、及び
サンプル・タイミング作成回路(6)で作成するD /
A V換のサンプル・タイミングは、モニタ・テレビ
(5)に使用する1種類のテレビの仕様に従って決定さ
れ固定されている。また、上記画像メモリ用アドレス・
カウンタ(7)は、同期タイミング作成回路(5)で作
成される垂直同期タイミングによって2画像メモリ(1
)に供給するアドレスがテレビ走査の先頭の画像データ
を保持するアドレスに初期化され、サンプル・タイミン
グ作成回路(6)で作成されるD/A変換のサンプル・
タイミングに従ってそのアドレスが次々と更新される。
ング作成回路(5)で作成するモニタ・テレビ(4)の
テレビ走査のための垂直・水平の同期タイミング、及び
サンプル・タイミング作成回路(6)で作成するD /
A V換のサンプル・タイミングは、モニタ・テレビ
(5)に使用する1種類のテレビの仕様に従って決定さ
れ固定されている。また、上記画像メモリ用アドレス・
カウンタ(7)は、同期タイミング作成回路(5)で作
成される垂直同期タイミングによって2画像メモリ(1
)に供給するアドレスがテレビ走査の先頭の画像データ
を保持するアドレスに初期化され、サンプル・タイミン
グ作成回路(6)で作成されるD/A変換のサンプル・
タイミングに従ってそのアドレスが次々と更新される。
このため9画像メモ1月1)が記憶している画像データ
のうち、モニタ・テレビ(4)に表示する画像データ量
も1種類のモニタ・テレビの仕様に従って決定され固定
されている。
のうち、モニタ・テレビ(4)に表示する画像データ量
も1種類のモニタ・テレビの仕様に従って決定され固定
されている。
しかるに、従来の画像処理装置においては、テレビ走査
の垂直・水平の同期タイミング、D/A変換のサンプル
・タイミング、画像メモリの表示画像データ量が、1種
類のモニタ・テレビの仕様に従って固定されているため
、他の仕様のモニタ・テレビを使用できないという欠点
がめった。
の垂直・水平の同期タイミング、D/A変換のサンプル
・タイミング、画像メモリの表示画像データ量が、1種
類のモニタ・テレビの仕様に従って固定されているため
、他の仕様のモニタ・テレビを使用できないという欠点
がめった。
この発明は、かかる欠点を改善する目的でなされたもの
で、テレビ走査の垂直・水平の同期タイミングを変更可
能とするタイミング・メモリ、D/A変換のサンプル・
タイミングを変更可能とする複数のサンプル・タイミン
グを作成する回路とそのセレクタ、画像メモリの走査線
毎の先頭アドレスを変更可能とするアドレス・メモリな
どを備えることによシ、異なる仕様のモニタ・テレビを
使用できる画像処理装置を提某するものでめる。
で、テレビ走査の垂直・水平の同期タイミングを変更可
能とするタイミング・メモリ、D/A変換のサンプル・
タイミングを変更可能とする複数のサンプル・タイミン
グを作成する回路とそのセレクタ、画像メモリの走査線
毎の先頭アドレスを変更可能とするアドレス・メモリな
どを備えることによシ、異なる仕様のモニタ・テレビを
使用できる画像処理装置を提某するものでめる。
第2図は、この発明の画像処理装置の構成を示す図であ
る。
る。
第2図において、(1)はデ、イジタル化された画像デ
ータを記憶する画像メモリでめる。(2]はこの画像メ
モ1月1)がテレビ走査に従って出力する画像データな
゛fアドレスして関数変換を行うルック・アップ・テー
ブル・メモリである。(3)はこのルック・アップ・テ
ーブル・メモ1月2)が出力する関数変換された画像デ
ータをD/A変換して表示用の映像信号を出力するD/
A変換部である。(4)はこのD/A変換部(3)が出
力する映像信号によって画像を表示するモニタ・テレビ
でるる。(5A)はこのモニタ・テレビ(4)の仕様に
合致した垂直・水平の同期タイミング及び表示動作に必
要な他の制御タイミングを発生するタイミング・メモリ
でロシ、その記憶内容を変更することによp、それらの
タイミングを変えることができる。(5B)はこのタイ
ミング・メモリ(5A)に書き込み、読み出しアドレス
を供給するタイミング・メモリ用アドレス・カウンタで
ある。
ータを記憶する画像メモリでめる。(2]はこの画像メ
モ1月1)がテレビ走査に従って出力する画像データな
゛fアドレスして関数変換を行うルック・アップ・テー
ブル・メモリである。(3)はこのルック・アップ・テ
ーブル・メモ1月2)が出力する関数変換された画像デ
ータをD/A変換して表示用の映像信号を出力するD/
A変換部である。(4)はこのD/A変換部(3)が出
力する映像信号によって画像を表示するモニタ・テレビ
でるる。(5A)はこのモニタ・テレビ(4)の仕様に
合致した垂直・水平の同期タイミング及び表示動作に必
要な他の制御タイミングを発生するタイミング・メモリ
でロシ、その記憶内容を変更することによp、それらの
タイミングを変えることができる。(5B)はこのタイ
ミング・メモリ(5A)に書き込み、読み出しアドレス
を供給するタイミング・メモリ用アドレス・カウンタで
ある。
(6A)はD/A変換のサンプル・タイミングを複数種
類作成するサンプル・タイミング作成回路である。(6
B)はこのサンプル・タイミング作成回路(6A)が出
力する複数のサンプル・タイミングのうち、どのサンプ
ル・タイミングを使用するかを選択するためのセレクタ
でめる。(6C)はこのセレクタ(6B)のセレクト制
御を行うセレクト・コード・レジスタで1、そのセレク
ト制御内容を変更することによp、D/A変換のサンプ
ル・タイミングを切シ換えることができる。(7A)は
上記画像メモ1月1)に書き込み、読み出しアドレスを
供給するための画像メモリ用アドレス・カウンタで必る
。(7B)は上記画像メモ1月1)の書き込み。
類作成するサンプル・タイミング作成回路である。(6
B)はこのサンプル・タイミング作成回路(6A)が出
力する複数のサンプル・タイミングのうち、どのサンプ
ル・タイミングを使用するかを選択するためのセレクタ
でめる。(6C)はこのセレクタ(6B)のセレクト制
御を行うセレクト・コード・レジスタで1、そのセレク
ト制御内容を変更することによp、D/A変換のサンプ
ル・タイミングを切シ換えることができる。(7A)は
上記画像メモ1月1)に書き込み、読み出しアドレスを
供給するための画像メモリ用アドレス・カウンタで必る
。(7B)は上記画像メモ1月1)の書き込み。
読み出しを行う際、上記画像メモリ用アドレス・カウン
タ(7A)に1走査線毎の先頭アドレスを供給するアド
レス・メモリでアシ、その記憶内容を変更することによ
り、上記画像メモ1月1)に記憶されている画像データ
のうち上記モニタ・テレビ(4)に表示出力する領域の
水平先頭アドレスを変えることができる。(7C)はこ
のアドレス・メモリ(7B)に書き込み、読み出しアド
レスを供給する垂直ポインタでろシ、水平同期タイミン
グによってカウント−アップすることによシ、テレビ走
査の現在の垂直位置を示し、また上記アドレス・メモリ
(7B)を書き変える場合はその書き込みアドレス・レ
ジスタとしても使用する。(8)は人が本装置に画像処
理内容などの制御メニューを指示するだめの操作部であ
り、英数字、ファンクション・キーを備えている。(9
)は本装置と外部装置との間で画像データなどの情報の
入出力を行う外部インタフェースである。0〔は汎用的
な各種の演算処理機能、情報の記憶及び入出力機能を備
え、上記画像メモ1月1)、ルック・アップ・テーブル
・メモ1月2)、タイミング・メモリ(5A)、タイミ
ング・メモリ用アドレス・カウンタ(5B) 、 セレ
クト・コード・レジスタ(60)、画像メモリ用アドレ
ス・カウンタ(7A) 、アドレス・メモリ(7B)、
垂直ポインタ(70) 、操作部(8)及び外部インタ
フェース(9)と画像データや制御情報の入出力を行い
本装置の処理動作全体を制御・管理するためのプログラ
ム可能なプロセッサである。
タ(7A)に1走査線毎の先頭アドレスを供給するアド
レス・メモリでアシ、その記憶内容を変更することによ
り、上記画像メモ1月1)に記憶されている画像データ
のうち上記モニタ・テレビ(4)に表示出力する領域の
水平先頭アドレスを変えることができる。(7C)はこ
のアドレス・メモリ(7B)に書き込み、読み出しアド
レスを供給する垂直ポインタでろシ、水平同期タイミン
グによってカウント−アップすることによシ、テレビ走
査の現在の垂直位置を示し、また上記アドレス・メモリ
(7B)を書き変える場合はその書き込みアドレス・レ
ジスタとしても使用する。(8)は人が本装置に画像処
理内容などの制御メニューを指示するだめの操作部であ
り、英数字、ファンクション・キーを備えている。(9
)は本装置と外部装置との間で画像データなどの情報の
入出力を行う外部インタフェースである。0〔は汎用的
な各種の演算処理機能、情報の記憶及び入出力機能を備
え、上記画像メモ1月1)、ルック・アップ・テーブル
・メモ1月2)、タイミング・メモリ(5A)、タイミ
ング・メモリ用アドレス・カウンタ(5B) 、 セレ
クト・コード・レジスタ(60)、画像メモリ用アドレ
ス・カウンタ(7A) 、アドレス・メモリ(7B)、
垂直ポインタ(70) 、操作部(8)及び外部インタ
フェース(9)と画像データや制御情報の入出力を行い
本装置の処理動作全体を制御・管理するためのプログラ
ム可能なプロセッサである。
この発明の装置は以上のように構成されているので、モ
ニタ・テレビ(4)に表示出力する場合1画像メモリ用
アドレス・カウンタ(l−2は、タイミング・メモリ(
5A)から1本の走査線の走査が終わる毎に出力される
水平同期タイミングによって、アドレス・メモリ(7B
)から出力される次の走査線に対応する画像メモ1月1
)の先頭アドレスをセントし、D/A変換のサンプル・
タイミングでそのカウント・アップを行う。垂直ポイン
タ(7C)は、タイミング・メモIJ(5A)から1画
面の走査が終わる毎に出力される垂直同期タイミングに
よって所定の初期値がセットされ、上記水平同期タイミ
ングによってカウント・アンプされる。タイミング・メ
モリ用アドレス・カウンタ(5B)のセット及びカウン
ト・アンプはタイミング・メモリ(5A)が出力する制
御タイミングによって行う。一方、タイミング・メモリ
(5A) 。
ニタ・テレビ(4)に表示出力する場合1画像メモリ用
アドレス・カウンタ(l−2は、タイミング・メモリ(
5A)から1本の走査線の走査が終わる毎に出力される
水平同期タイミングによって、アドレス・メモリ(7B
)から出力される次の走査線に対応する画像メモ1月1
)の先頭アドレスをセントし、D/A変換のサンプル・
タイミングでそのカウント・アップを行う。垂直ポイン
タ(7C)は、タイミング・メモIJ(5A)から1画
面の走査が終わる毎に出力される垂直同期タイミングに
よって所定の初期値がセットされ、上記水平同期タイミ
ングによってカウント・アンプされる。タイミング・メ
モリ用アドレス・カウンタ(5B)のセット及びカウン
ト・アンプはタイミング・メモリ(5A)が出力する制
御タイミングによって行う。一方、タイミング・メモリ
(5A) 。
タイミング・メモリ用アドレス・カウンタ(5B)、セ
レクト・コード・レジスタ(60) 、アドレス・メモ
リ(7B)、垂直ポインタ(7C)など吻各部は、プロ
セッサa〔によって任意のデータを、書き込みまたはセ
ットすることができ、操作部(8)によってプロセッサ
叫にこのデータそのもの、またはそのパラメータを入力
することができる。
レクト・コード・レジスタ(60) 、アドレス・メモ
リ(7B)、垂直ポインタ(7C)など吻各部は、プロ
セッサa〔によって任意のデータを、書き込みまたはセ
ットすることができ、操作部(8)によってプロセッサ
叫にこのデータそのもの、またはそのパラメータを入力
することができる。
この発明は以上のような構成になっているので、プロセ
ッサ(lt%によって、タイミング・メモリ吋の内容を
変更することでテレビ走査の垂直・水平タイミングを、
セレクト・コード・レジスタ(6C)の内容を変更する
ことで。
ッサ(lt%によって、タイミング・メモリ吋の内容を
変更することでテレビ走査の垂直・水平タイミングを、
セレクト・コード・レジスタ(6C)の内容を変更する
ことで。
D/A変換のサンプル・タイミングを、またアドレス・
メモリ(7B)の内容を変更することで画像メモlj
(11の走査線毎の先頭アドレスを各々変えることがで
きるため、仕様の異なるモニタ・テレビでも使用できる
利点がある。
メモリ(7B)の内容を変更することで画像メモlj
(11の走査線毎の先頭アドレスを各々変えることがで
きるため、仕様の異なるモニタ・テレビでも使用できる
利点がある。
なお、この発明は前述の実施例にのみ限定されることな
く1種々付加変更し得るものである。
く1種々付加変更し得るものである。
この発明は以上説明したように、テレビ走査の垂直・水
平タイミング、D/A変換のサンプル・タイミング、画
像メモリの走査線の先頭アドレスを、操作部から操作に
応じたプロセッサの制御によって変更可能な構成である
ので、異なる仕様のモニタ・テレビでも使用できる利点
がおる。
平タイミング、D/A変換のサンプル・タイミング、画
像メモリの走査線の先頭アドレスを、操作部から操作に
応じたプロセッサの制御によって変更可能な構成である
ので、異なる仕様のモニタ・テレビでも使用できる利点
がおる。
第1図は従来の画像処理装置の構成を示す図、第2図は
この発明の画像処理装置の構成を示す図である。 図において、(1)は画像メモリ、(2)はルック・ア
ップ・テーブル・メモリ、(3)はD/A変換部、(4
)はモニタ・テレビ、(5)は同期タイミング作成回路
、(5A)はタイミング・メモリ、 (5B)はタイミ
ング・メモリ用アドレス・カウンタ、 (6)(6A)
はサンプル・タイミング作成回路、 (7)(7A)は
画像メモリ用アドレス・カウンタ、(7B)はアドレス
・メモlJ、(To)は垂直ポインタ、(8)は操作部
、(9)は外部インタフェース、aQはプロセッサであ
る。 なお1図中同一符号は同一または相当部分を示す。 代理人 大岩増雄
この発明の画像処理装置の構成を示す図である。 図において、(1)は画像メモリ、(2)はルック・ア
ップ・テーブル・メモリ、(3)はD/A変換部、(4
)はモニタ・テレビ、(5)は同期タイミング作成回路
、(5A)はタイミング・メモリ、 (5B)はタイミ
ング・メモリ用アドレス・カウンタ、 (6)(6A)
はサンプル・タイミング作成回路、 (7)(7A)は
画像メモリ用アドレス・カウンタ、(7B)はアドレス
・メモlJ、(To)は垂直ポインタ、(8)は操作部
、(9)は外部インタフェース、aQはプロセッサであ
る。 なお1図中同一符号は同一または相当部分を示す。 代理人 大岩増雄
Claims (1)
- ディジタル化された画像データを記憶する画像メモリと
、この画像メモリの出力をアドレスとして関数変換を行
うルック・アップ・テーブル・メモリと、このルック・
アップ・テーブル・メモリの出力をデ、イジタル・アナ
ログ変換し画像表示用映像信号を出力するディジタル・
アナログ変換部と、この映像信号によって画像を表示す
るモニタ・テレビと、上記ディジタル・アナログ変換部
に映像信号の同期タイミングを供給し、かつその同期タ
イミングの変更が可能なタイミング・メモリと、このタ
イミング・メモリにアドレスを供給するタイミング・メ
モリ用アドレス・カウンタと、上記デ、イジタル・アナ
ログ変換部に供給するディジタル化アナログ変換のサン
プル・タイミングを選択供給するだめのセレクタと、こ
のセレクタに入力される異なる周波数の複数のサンプル
・タイミングを発生するサンプル・タイミング作成回路
と、上記セレクタのセレクト制御を行いかつその制御内
容の変更が可能なセレクト・コード・レジスタと、上記
画像メモリにアドレスを供給する画像メモリ用アドレス
・カウンタと、この画像メモリ用アドレス・カラ/りに
上記画像メモリの表示出力時に1走査線毎の先頭アドレ
スを供給しかつその1走査線毎の先頭アドレスの変更が
可能なアドレス・メモリと、このアドレス・メモリにア
ドレスを供給する垂直ポインタと、上記各部動作の管理
・制御を行うプロセッサと、このプロセッサに制御指令
を入力するだめの操作部を備えていることを特徴とする
画像処理装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58215247A JPS60107692A (ja) | 1983-11-16 | 1983-11-16 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58215247A JPS60107692A (ja) | 1983-11-16 | 1983-11-16 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60107692A true JPS60107692A (ja) | 1985-06-13 |
Family
ID=16669148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58215247A Pending JPS60107692A (ja) | 1983-11-16 | 1983-11-16 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60107692A (ja) |
-
1983
- 1983-11-16 JP JP58215247A patent/JPS60107692A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5257348A (en) | Apparatus for storing data both video and graphics signals in a single frame buffer | |
EP0259024A2 (en) | Presentation display apparatus | |
US4570161A (en) | Raster scan digital display system | |
JPH0830948B2 (ja) | イメージ表示装置 | |
JPH0820859B2 (ja) | 画像変換装置 | |
JPS60107692A (ja) | 画像処理装置 | |
JPH0777965A (ja) | 多分割画面表示装置 | |
JPS62239672A (ja) | 表示方法 | |
US5784074A (en) | Image output system and method | |
JP3024622B2 (ja) | 画像処理装置 | |
JPS63174091A (ja) | ビデオ動画表示機能を持つワ−クステ−シヨン | |
JP2610181B2 (ja) | ビデオ走査周波数変換装置 | |
JP2833024B2 (ja) | 表示画面合成装置 | |
KR19990011803A (ko) | 액정 모니터 표시장치 | |
KR920010508B1 (ko) | 데이타 처리 시스템 제어에 의한 비데오 화상 처리 장치 및 방법 | |
JPH077266B2 (ja) | 表示制御装置 | |
JPH06311491A (ja) | 画像変換装置 | |
JPH0683300A (ja) | パレット制御回路 | |
JPH0744693A (ja) | 画像表示装置 | |
JPH0679207B2 (ja) | 輝度スケ−ル表示装置 | |
JPS6323191A (ja) | グラフイツク表示装置 | |
JPH0255394A (ja) | 画像表示支援システム | |
JPH01155390A (ja) | カーソル制御装置 | |
JPH07311567A (ja) | 画像出力方法及び装置 | |
JPH0443595B2 (ja) |