JPS60106278A - アクテイブマトリクス型デイスプレイ装置 - Google Patents
アクテイブマトリクス型デイスプレイ装置Info
- Publication number
- JPS60106278A JPS60106278A JP58214865A JP21486583A JPS60106278A JP S60106278 A JPS60106278 A JP S60106278A JP 58214865 A JP58214865 A JP 58214865A JP 21486583 A JP21486583 A JP 21486583A JP S60106278 A JPS60106278 A JP S60106278A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal period
- scanning circuit
- vertical scanning
- signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Shift Register Type Memory (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばテレビ受像を行うためのアクティブマ
トリクス型ディスプレイ装置に関する。
トリクス型ディスプレイ装置に関する。
背景技術とその問題点
例えば液晶を用いてテレビ画像を表示することが提案さ
れている。
れている。
第１図において、（１１はテレビの映像信号が供給され
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例え７４ｆＮチヤンネルＦＥＴからなるスイッチング
素子Ｍ１．Ｍ２ ・・・Ｍｍ（水平スイッチ）を通じて
垂直方向のラインＬ １１ Ｌ ２ ・・・Ｌｍに供給
される。なおｍは水平方向の画素数に相当する数である
。さらに水平走査回路を構成するｍ段のシフトレジスタ
（２）が設けられ、このシフトレジスタ（２）に水平周
波数のｍ倍のクロック信号Φ１）Ｉ、Φ２）１が供給さ
れ、このシフトレジスタ（２）の各出力端子からのクロ
ック信号ΦＩＨ３Φ２Ｈによって順次走査される駆動パ
ルス信号φＨ１＋ φＨ２・・・φ鴎がスイッチング素
子Ｍ１〜Ｍｍの各制御端子に供給される。なおシフトレ
ジスタ（２）には低電位（Ｖ ｓｓ ）と高電位（Ｖ
ＤＤ ）が供給され、この２つの電位の駆動パルスが形
成される。
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例え７４ｆＮチヤンネルＦＥＴからなるスイッチング
素子Ｍ１．Ｍ２ ・・・Ｍｍ（水平スイッチ）を通じて
垂直方向のラインＬ １１ Ｌ ２ ・・・Ｌｍに供給
される。なおｍは水平方向の画素数に相当する数である
。さらに水平走査回路を構成するｍ段のシフトレジスタ
（２）が設けられ、このシフトレジスタ（２）に水平周
波数のｍ倍のクロック信号Φ１）Ｉ、Φ２）１が供給さ
れ、このシフトレジスタ（２）の各出力端子からのクロ
ック信号ΦＩＨ３Φ２Ｈによって順次走査される駆動パ
ルス信号φＨ１＋ φＨ２・・・φ鴎がスイッチング素
子Ｍ１〜Ｍｍの各制御端子に供給される。なおシフトレ
ジスタ（２）には低電位（Ｖ ｓｓ ）と高電位（Ｖ
ＤＤ ）が供給され、この２つの電位の駆動パルスが形
成される。
また各ラインＬ１〜Ｌｍにマトリクス（３）を構成する
それぞれ例えばＮチャンネルＦＥＴからなるスイッチン
グ素子Ｍ １’１１ Ｍ ２１・・・Ｍｎｔ＋ Ｍ１２
゜Ｍ２２°” Ｍｎ２．□ ′−ＭｔＩ＋１． Ｍ２１
１’ ＨＨＭｎｍ（画素スイッチ）の一端が接続される
。なおｎは水平走査線数に相当する数である。このスイ
ッチング素子Ｍ １ｓ ” Ｍ ｎｍの他端がそれぞれ
液晶セルＣ１１，Ｃ２１・・・Ｃｎｌ１ｌを通じてター
ゲット端子（４）に接続される。
それぞれ例えばＮチャンネルＦＥＴからなるスイッチン
グ素子Ｍ １’１１ Ｍ ２１・・・Ｍｎｔ＋ Ｍ１２
゜Ｍ２２°” Ｍｎ２．□ ′−ＭｔＩ＋１． Ｍ２１
１’ ＨＨＭｎｍ（画素スイッチ）の一端が接続される
。なおｎは水平走査線数に相当する数である。このスイ
ッチング素子Ｍ １ｓ ” Ｍ ｎｍの他端がそれぞれ
液晶セルＣ１１，Ｃ２１・・・Ｃｎｌ１ｌを通じてター
ゲット端子（４）に接続される。
さらに垂直走査回路を構成するｎ段のシフトレジスタ（
５）が設けられ、このシフトレジスタ＋５＋に水平周波
数のクロック信号φ１％Ｌ＋ Φ２ｖが供給され、この
シフトレジスタ（５）の各出力端子からのクロック信号
φ１１７＋ Φ２ｖによって順次走査される駆動パルス
信号φＶ１＋ φＶ２・・・φｖｎが、マトリクス（３
）を構成するスイッチング素子Ｍ１１〜Ｍｎｌ１１の各
水平ライン（Ｍｌｘ−Ｍｔｍ）、（Ｍ２１〜Ｍ２ｗｌ）
・・・（ＭＴ１１〜Ｍｎｍ）ごとの制御端子にそれぞれ
供給される。なお、シフトレジスタ（５）にもシフトレ
ジスタ（２）と同様にＶＳＩ７とＶＤＤが供給される。
５）が設けられ、このシフトレジスタ＋５＋に水平周波
数のクロック信号φ１％Ｌ＋ Φ２ｖが供給され、この
シフトレジスタ（５）の各出力端子からのクロック信号
φ１１７＋ Φ２ｖによって順次走査される駆動パルス
信号φＶ１＋ φＶ２・・・φｖｎが、マトリクス（３
）を構成するスイッチング素子Ｍ１１〜Ｍｎｌ１１の各
水平ライン（Ｍｌｘ−Ｍｔｍ）、（Ｍ２１〜Ｍ２ｗｌ）
・・・（ＭＴ１１〜Ｍｎｍ）ごとの制御端子にそれぞれ
供給される。なお、シフトレジスタ（５）にもシフトレ
ジスタ（２）と同様にＶＳＩ７とＶＤＤが供給される。
すなわちこの回路において、シフトレジスタ（２）。
（５）には第２図Ａ、Ｂにボずようなりロック信号ΦＩ
Ｍ＋ Φ２Ｈ％ΦｉＶ＋ Φ２ｖが供給される。そして
シフトレジスタ（２）からは第２図Ｃに不すように各画
素期間ごとにφＨ１〜φ脂が出力され、シフトレジスタ
（５）からは第２図りに示すように１水平期間ごとにφ
ｖ１〜φ■が出力される。さらに入力端子（１１には第
２図Ｅに示すような信号が供給される。
Ｍ＋ Φ２Ｈ％ΦｉＶ＋ Φ２ｖが供給される。そして
シフトレジスタ（２）からは第２図Ｃに不すように各画
素期間ごとにφＨ１〜φ脂が出力され、シフトレジスタ
（５）からは第２図りに示すように１水平期間ごとにφ
ｖ１〜φ■が出力される。さらに入力端子（１１には第
２図Ｅに示すような信号が供給される。
そしてφＶ１＋ φＨ１が出力されているときは、スイ
ッチング素子ＭｌとＭ ｘ’ｘ〜Ｍ１，１１がオンされ
、入力端子（１）→Ｍ１→Ｌｚ→Ｍ １’ｓ→ｃ１工→
ターゲツト端子（４）の電流路が形成されて液晶セルＣ
１’１に入力端子＋１１に供給された信号とターゲット
端子（４）との電位差が供給される。このためこのセル
Ｃ１１の容量分に、１番目の画素の信号による電位差に
相当する電荷がサンプルホールドされる。この電荷量に
対応して液晶の光透過率が変化される。これと同様のこ
とがセルＣ１２〜Ｃｎｍについて順次行われ、さらに次
のフィールドの信号が供給された時点で各セルＣｈ１〜
Ｃｎｍの電荷量が書き換えられる。
ッチング素子ＭｌとＭ ｘ’ｘ〜Ｍ１，１１がオンされ
、入力端子（１）→Ｍ１→Ｌｚ→Ｍ １’ｓ→ｃ１工→
ターゲツト端子（４）の電流路が形成されて液晶セルＣ
１’１に入力端子＋１１に供給された信号とターゲット
端子（４）との電位差が供給される。このためこのセル
Ｃ１１の容量分に、１番目の画素の信号による電位差に
相当する電荷がサンプルホールドされる。この電荷量に
対応して液晶の光透過率が変化される。これと同様のこ
とがセルＣ１２〜Ｃｎｍについて順次行われ、さらに次
のフィールドの信号が供給された時点で各セルＣｈ１〜
Ｃｎｍの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
Ｃｓ’ｔ〜Ｃｎｍの光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。
Ｃｓ’ｔ〜Ｃｎｍの光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。
なお液晶で表示を行う場合には、一般にその信頼性、寿
命を良くするため交流駆動が用いられる。
命を良くするため交流駆動が用いられる。
例えばテレビ画像の表示においては、１フイールドまた
は１フレームごとに映像信号を反転させた信号を入力端
子（１）に供給する。すなわち入力端子（１）には第２
図Ｅに示すように１フイールドまたは■フレームごとに
反転された信号が供給される。
は１フレームごとに映像信号を反転させた信号を入力端
子（１）に供給する。すなわち入力端子（１）には第２
図Ｅに示すように１フイールドまたは■フレームごとに
反転された信号が供給される。
ところで上述の装置において、例えば垂直走査回路を構
成するシフトレジスタ（５）は次のように構成されてい
る。第３図において、入力端子（１１）がエンハンスメ
ント型のＭＯ３＋−ランジスタＴ１のゲートに接続され
、このトランジスタＴ１のソースが接地ライン（Ｉ２）
に接続され、ドレインがディブレジョン型のＭＯＳトラ
ンジスタＩ２のソースとゲートに接続され、このトラン
ジスタＴ２のドレインが電源ライン（１３）に接続され
る。
成するシフトレジスタ（５）は次のように構成されてい
る。第３図において、入力端子（１１）がエンハンスメ
ント型のＭＯ３＋−ランジスタＴ１のゲートに接続され
、このトランジスタＴ１のソースが接地ライン（Ｉ２）
に接続され、ドレインがディブレジョン型のＭＯＳトラ
ンジスタＩ２のソースとゲートに接続され、このトラン
ジスタＴ２のドレインが電源ライン（１３）に接続され
る。
このトランジスタＴ ｓ 、Ｔ ２のドレインソースの
接続点がトランスミッションゲートを構成するエンハン
スメント型のＭＯＳ）ランジスタＴ３１のソースドレイ
ンを通じてトランジスタＴ１．Ｉ２と同様に接続された
トランジスタＴ ４１１ Ｔ ｓｔに接続され、このト
ランジスタＴ４１１ Ｔｓｘの接続点がトランスミッシ
ョンゲートを構成するエンハンスメント型のＭＯＳ）ラ
ンジスタＴＧＩのソースドレインを通じてトランジスタ
Ｔ１．Ｉ２と同様に接続されたトランジスタ’ｒ、、Ｔ
ｓ＋に接続される。
接続点がトランスミッションゲートを構成するエンハン
スメント型のＭＯＳ）ランジスタＴ３１のソースドレイ
ンを通じてトランジスタＴ１．Ｉ２と同様に接続された
トランジスタＴ ４１１ Ｔ ｓｔに接続され、このト
ランジスタＴ４１１ Ｔｓｘの接続点がトランスミッシ
ョンゲートを構成するエンハンスメント型のＭＯＳ）ラ
ンジスタＴＧＩのソースドレインを通じてトランジスタ
Ｔ１．Ｉ２と同様に接続されたトランジスタ’ｒ、、Ｔ
ｓ＋に接続される。
このトランジスタ７３１〜Ｔｅｉの回路が順次繰り返し
接続される。なお図中符号のサフィックスの上位を共通
、下位を順次変更して示す。
接続される。なお図中符号のサフィックスの上位を共通
、下位を順次変更して示す。
さらに互いに位相の異なるクロック信号φ１゜φ２の供
給されるクロック端子（１４） 、（１５）がそれぞれ
トランジスタＴ ３１ 、 Ｔ ）２・・・及びトラン
ジスタＴｓｘ、 Ｔｅ３・・・のゲートに接続される。
給されるクロック端子（１４） 、（１５）がそれぞれ
トランジスタＴ ３１ 、 Ｔ ）２・・・及びトラン
ジスタＴｓｘ、 Ｔｅ３・・・のゲートに接続される。
この回路において、クロック端子（１４） 、（１５）
には第４図へ、Ｂに丞ずようなりロック信号φ１゜φ２
が（ｊｌｉ給される。これに対して入力端子（１１）に
は例えば第４図Ｃに示すような信号φ＋ｕ ７！ｌ＜（
ｊｔｉ給される。
には第４図へ、Ｂに丞ずようなりロック信号φ１゜φ２
が（ｊｌｉ給される。これに対して入力端子（１１）に
は例えば第４図Ｃに示すような信号φ＋ｕ ７！ｌ＜（
ｊｔｉ給される。
これによってまずトランジスタＴｌ、Ｔ２の接続点■に
は第４図りに示すような反転電圧■１力犬現れる。
は第４図りに示すような反転電圧■１力犬現れる。
次にｖｌが信号φ１でサンプリングされ、トランジスタ
Ｔ４１のゲート■にホーＪレドされ、第４図已に示すよ
うな電圧ｖ２が現れる。これによってトランジスタＴ
４１． Ｔ ｓｔの接続点■には第４図Ｆにボすような
反転電圧ｖ３が現れる。この電圧ｖ３にて例えば第１の
水平走査線が駆動される。
Ｔ４１のゲート■にホーＪレドされ、第４図已に示すよ
うな電圧ｖ２が現れる。これによってトランジスタＴ
４１． Ｔ ｓｔの接続点■には第４図Ｆにボすような
反転電圧ｖ３が現れる。この電圧ｖ３にて例えば第１の
水平走査線が駆動される。
さらにｖ３が信号φ２でサンプリングされ、トランジス
タＴ２Ｖのゲート■にホールドされ、第４図Ｇに示すよ
うな電圧ｖ４が現れる。これによってトランジスタＴｖ
１． Ｔｓｔの接続点■、トランジスタＴ４２のゲート
■、トランジスタＴ ４２１ Ｔ ｏの接続点■にはそ
れぞれ第４図１（、Ｉ、Ｊに示すような電圧Ｖ５ 、Ｖ
６ 、Ｖ７が現われ、この電圧Ｖ７にて第２の水平走査
線が駆動される。以下上述の動作が順次行われる。
タＴ２Ｖのゲート■にホールドされ、第４図Ｇに示すよ
うな電圧ｖ４が現れる。これによってトランジスタＴｖ
１． Ｔｓｔの接続点■、トランジスタＴ４２のゲート
■、トランジスタＴ ４２１ Ｔ ｏの接続点■にはそ
れぞれ第４図１（、Ｉ、Ｊに示すような電圧Ｖ５ 、Ｖ
６ 、Ｖ７が現われ、この電圧Ｖ７にて第２の水平走査
線が駆動される。以下上述の動作が順次行われる。
このようにして入力信号φＩ）Ｊが順次伝送され、各水
平走査線が順次駆動される。
平走査線が順次駆動される。
ところがこの回路において、例えばアモルファス・シリ
コン、ポリ・シリコンによるＴＰＴを用いた透過型の液
晶ディスプレイを実現する場合に、上述の垂直走査回路
も同様のアモルファス・シリコン、ポリ・シリコンで形
成しようとすると、これらのモビリティが小さいために
動作が不完全になる。
コン、ポリ・シリコンによるＴＰＴを用いた透過型の液
晶ディスプレイを実現する場合に、上述の垂直走査回路
も同様のアモルファス・シリコン、ポリ・シリコンで形
成しようとすると、これらのモビリティが小さいために
動作が不完全になる。
すなわち、例えば第５図Ａのような駆動パルスφ９０．
φｖ２・・・が得たい場合に、アモルファス・シリコン
やポリ・シリコンを用いた回路ではモビリティが小さい
ために第５図Ｂのように波形のなまった信号しか得るこ
とができない、このため各画素のスイッチング素子Ｍ
１ｉ〜Ｍｒ＋＋ｗｆ充分にオンさせることができないお
それがある。
φｖ２・・・が得たい場合に、アモルファス・シリコン
やポリ・シリコンを用いた回路ではモビリティが小さい
ために第５図Ｂのように波形のなまった信号しか得るこ
とができない、このため各画素のスイッチング素子Ｍ
１ｉ〜Ｍｒ＋＋ｗｆ充分にオンさせることができないお
それがある。
これは水平走査回路及び水平スイッチについても同様で
ある。
ある。
ここで素子の時定数τは
Ｃ。
Ｌ
但し、ＣＰは負荷容量
で表わされ、例えば−一２０、Ｃｐ＝２０ｐＦとすると
、アモルファス・シリコンでその値はτ＝９．６μｓｅ
ｃとなる・ これに対して、バルク・シリコンでの時定数τは、モビ
リティが５００〜５０００倍あるために、τ−５，８ｎ
ｓｅｃ以トとすることができる。
、アモルファス・シリコンでその値はτ＝９．６μｓｅ
ｃとなる・ これに対して、バルク・シリコンでの時定数τは、モビ
リティが５００〜５０００倍あるために、τ−５，８ｎ
ｓｅｃ以トとすることができる。
そごで従来は、垂直走査回路、水平走査回路及び水平ス
イッチ等はバルク・シリコンで形成し、ＴＰＴのマトリ
クスに外付けするようにしていた。
イッチ等はバルク・シリコンで形成し、ＴＰＴのマトリ
クスに外付けするようにしていた。
しかしながらそのためには、マトリクスと外付は回路を
接続するためにｎ＋ｍ本の外部端子が必要となり、小型
で商解像のものを得るためには限られた範囲から多くの
接続線を出さねばならず、実用上限界があると共に、周
辺回路との接続も困難であった。
接続するためにｎ＋ｍ本の外部端子が必要となり、小型
で商解像のものを得るためには限られた範囲から多くの
接続線を出さねばならず、実用上限界があると共に、周
辺回路との接続も困難であった。
発明の目的
本発明はこのよう点にかんがみ、垂直走査回路等を同一
基板−ヒにオンチップ化できるようにするものである。
基板−ヒにオンチップ化できるようにするものである。
発明の概要
本発明は、各水平期間ごとにその水平期間の信号が印加
され、垂直走査回路によって選択されたマトリクスの水
平ラインに転送されて表ボされるようにしたアクティブ
マトリクス型ディスプレイ装置において、少くとも上記
垂直走査＋［！ｌｔｉが上記マトリクスと同一基板上に
オンチップ化されて構成され、上記垂直走査回路による
選択が所望の上記水平期間より所定時間前から行われる
ように上記垂直走査回路を動作させ、上記垂直走査回路
を構成する上記オンチップ化された素子のモビリティの
小さいことによる動作の立ち上がりの遅れ時間の経過後
に上記所望の水平期間の信号の印加が行われるようにし
たことを特徴とするアクティブマトリクス型ディスプレ
イ装置であって、これによれば垂直走査回路を同−基板
上にオンチップ化することができる。
され、垂直走査回路によって選択されたマトリクスの水
平ラインに転送されて表ボされるようにしたアクティブ
マトリクス型ディスプレイ装置において、少くとも上記
垂直走査＋［！ｌｔｉが上記マトリクスと同一基板上に
オンチップ化されて構成され、上記垂直走査回路による
選択が所望の上記水平期間より所定時間前から行われる
ように上記垂直走査回路を動作させ、上記垂直走査回路
を構成する上記オンチップ化された素子のモビリティの
小さいことによる動作の立ち上がりの遅れ時間の経過後
に上記所望の水平期間の信号の印加が行われるようにし
たことを特徴とするアクティブマトリクス型ディスプレ
イ装置であって、これによれば垂直走査回路を同−基板
上にオンチップ化することができる。
実施例
まず垂直走査回路において、第６図Ａのような駆動パル
スφｖ；、φＶＧ・・・が得られるように構成して駆動
する。これによって実際の駆動パルスは第６図Ｂのよう
になる。
スφｖ；、φＶＧ・・・が得られるように構成して駆動
する。これによって実際の駆動パルスは第６図Ｂのよう
になる。
そして垂直走査回路による選択が所望の水平期間より所
定時間前から行われるように、すなわち駆動パルスの立
ち一トがりが所望の水平期間の終端に一致するようにス
イッチング素子Ｍ１ｉ”Ｍｎｖａへの供給が行われる。
定時間前から行われるように、すなわち駆動パルスの立
ち一トがりが所望の水平期間の終端に一致するようにス
イッチング素子Ｍ１ｉ”Ｍｎｖａへの供給が行われる。
従って各画素のスイッチング素子Ｍ１１〜Ｍｎｌ１１は
、それぞれ所望の水平期間の例えば１水平期間程度前か
らオンされ始め、所望の水平期間の時点では充分にオン
されており、良好な信号の転送が行われる。
、それぞれ所望の水平期間の例えば１水平期間程度前か
らオンされ始め、所望の水平期間の時点では充分にオン
されており、良好な信号の転送が行われる。
すなわちこの装置において、モビリティの小さい素子を
用いても、信号の印加時には素子を充分オンさせること
ができ、これによって垂直走査回路をマトリクスと同一
基板上にオンチップ化することが可能となる。
用いても、信号の印加時には素子を充分オンさせること
ができ、これによって垂直走査回路をマトリクスと同一
基板上にオンチップ化することが可能となる。
なお上述の駆動パルスφυ１．φｖ′２・・・ヲ得ルに
は、例えば第３図の回路においてトランジスタＴ６１の
両側■、■の信号を両方共に堆り出せばよい。これによ
って第４図Ｆ、Ｇのような信号Ｖ３゜■４が得られる。
は、例えば第３図の回路においてトランジスタＴ６１の
両側■、■の信号を両方共に堆り出せばよい。これによ
って第４図Ｆ、Ｇのような信号Ｖ３゜■４が得られる。
この場合に端子（１４） 、（１５）に供給されるクロ
ック信号Φ１６．Φ２６の周波数を従来の−にする。
ック信号Φ１６．Φ２６の周波数を従来の−にする。
あるいは第７図に示すように各トランスミッションゲー
トのトランジスタＴ３１． Ｔｅｘの間にインバータの
トランジスタＴ４１． ＴｓｔまたはＴ７１゜’ｎｅｔ
の回路を２組ずつ設け、その中間から駆動パルスを取り
出してもよい。この回路でトランジスタＴ５１． Ｔ’
ｅｔのゲートに端子（１６）からのゲート電圧ｖＧをイ
ハ給するごとにより、これらをエンハンスメント型の素
子で構成することができる。
トのトランジスタＴ３１． Ｔｅｘの間にインバータの
トランジスタＴ４１． ＴｓｔまたはＴ７１゜’ｎｅｔ
の回路を２組ずつ設け、その中間から駆動パルスを取り
出してもよい。この回路でトランジスタＴ５１． Ｔ’
ｅｔのゲートに端子（１６）からのゲート電圧ｖＧをイ
ハ給するごとにより、これらをエンハンスメント型の素
子で構成することができる。
またこの装置におい”Ｃ１任意の画素に入力される信号
は、各スイッチング素子Ｍ口〜Ｍｎｍが例えば１水平期
間前からオンに近い状態にされることにより、第８図に
示すように始めの１水平期間に１水平期間前の違う情報
が供給されて表示されることになる。しかしこの違う情
報は次の水平期間にｉＥＬい情報に書換えられ、さらに
液晶ディスプレイでは、次にスイッチング素子Ｍ １’
１〜Ｍｎｍがオンされるまでこの正しい情報が保持され
て表示される。従ってこの違う情報の期間は全体の一２
５ と極めて短い期間であり、さらに一般に１水平期間簡の
情報は正しい情報と相関性が高いので、実用−ヒの問題
とはならない。
は、各スイッチング素子Ｍ口〜Ｍｎｍが例えば１水平期
間前からオンに近い状態にされることにより、第８図に
示すように始めの１水平期間に１水平期間前の違う情報
が供給されて表示されることになる。しかしこの違う情
報は次の水平期間にｉＥＬい情報に書換えられ、さらに
液晶ディスプレイでは、次にスイッチング素子Ｍ １’
１〜Ｍｎｍがオンされるまでこの正しい情報が保持され
て表示される。従ってこの違う情報の期間は全体の一２
５ と極めて短い期間であり、さらに一般に１水平期間簡の
情報は正しい情報と相関性が高いので、実用−ヒの問題
とはならない。
このようにして垂直走査回路がオンチップ化される。
さらに水平スイッチが以下のようにしてオンチップ化さ
れる。
れる。
第９図において、水平スイッチとなるスイッチング素子
Ｍ１〜Ｍｎが任意の個数（Ｐ）ずつ区分され、各区分内
の同順位のもののソースが互いに接続されて入力端子（
１１）〜（ｌｐ）とされる。
Ｍ１〜Ｍｎが任意の個数（Ｐ）ずつ区分され、各区分内
の同順位のもののソースが互いに接続されて入力端子（
１１）〜（ｌｐ）とされる。
また入力信号は１水平期間が上述の区分の数に等分され
、この等分された信号の各画素が同時化されて入力端子
（１１）〜（ＩＰ）に供給される。
、この等分された信号の各画素が同時化されて入力端子
（１１）〜（ＩＰ）に供給される。
さらにスイッチング素子Ｍ１〜Ｍｎのゲートが区分ごと
に共通接続されて、それぞれ制御端子が導出される。
に共通接続されて、それぞれ制御端子が導出される。
これによって従来駆動パルスの接続線ｎ本と信号線１本
の（ｎ＋１）本の接続線が必要だったも−１２として従
来３８５本必要であったものが、４４本に削減され、実
用可能の範囲となる。
の（ｎ＋１）本の接続線が必要だったも−１２として従
来３８５本必要であったものが、４４本に削減され、実
用可能の範囲となる。
またスイッチング素子Ｍ１〜Ｍｎのオン期間がＰ倍とな
り、素子のモビリティの小さいことによる問題も解消さ
れる。
り、素子のモビリティの小さいことによる問題も解消さ
れる。
なお入力信号の同時化は、第１０図に不すような２段階
サンプルボールド回路を用いて行う。この回路において
、第１１１１ＪＩＡのような映像信号がｍ給された場合
に、シフトレジスタ（２１）から第１１図Ｂのようなサ
ンプリングパルスφ１Ｂ＋ φ２Ｂ・・、・φｐｓが初
段のサンプルホールド回＠ （２２ｔ ） 。
サンプルボールド回路を用いて行う。この回路において
、第１１１１ＪＩＡのような映像信号がｍ給された場合
に、シフトレジスタ（２１）から第１１図Ｂのようなサ
ンプリングパルスφ１Ｂ＋ φ２Ｂ・・、・φｐｓが初
段のサンプルホールド回＠ （２２ｔ ） 。
（２２２） ・・・ （２２ｐ ）にそれぞれ供給され
、それぞれ第１１図Ｃのように信号がサンプルホールド
される。さらにサンプリングパルスφｐｓが出力段のサ
ンプルホールド回路（２３１） 、（２３２） ・・・
（２３ｐ）に共通に供給され、それぞれ第１１図りの
ように初段の信号が同時化される。そしてスイッチング
素子Ｍ１〜Ｍｎには、各区分ごとに第１１図Ｅのような
駆動パルスφ１晶、φ２４・・・が供給される。
、それぞれ第１１図Ｃのように信号がサンプルホールド
される。さらにサンプリングパルスφｐｓが出力段のサ
ンプルホールド回路（２３１） 、（２３２） ・・・
（２３ｐ）に共通に供給され、それぞれ第１１図りの
ように初段の信号が同時化される。そしてスイッチング
素子Ｍ１〜Ｍｎには、各区分ごとに第１１図Ｅのような
駆動パルスφ１晶、φ２４・・・が供給される。
さらに表示をカラー化する場合には、第１２図にボずよ
うに各色信号ごとに同時化回路（３１Ｒ＞。
うに各色信号ごとに同時化回路（３１Ｒ＞。
（３１Ｇ ）、（３１Ｂ ）を設け、対応する期間の信
号を同時化して水平スイッチング素子Ｍ１〜Ｍｎに供給
する。
号を同時化して水平スイッチング素子Ｍ１〜Ｍｎに供給
する。
このようにし°ζ水平スイッチがオンチップ化される。
こうして垂直走査回路及び水平スイッチがオンチップ化
されるわけであるが、この装置によれば各素子のオン期
間を長くすることによって素子のモビリティが小さいこ
とによる問題を解消し、アモルファス・シリコン、ポリ
・シリコン等を用いて極めて容易にオンチップ化が行え
るようになった。
されるわけであるが、この装置によれば各素子のオン期
間を長くすることによって素子のモビリティが小さいこ
とによる問題を解消し、アモルファス・シリコン、ポリ
・シリコン等を用いて極めて容易にオンチップ化が行え
るようになった。
そしてこのオンチップ化によって外部との接続線の数が
削減され、製造が容易となり、また小型化、商解像度化
も可能となる。
削減され、製造が容易となり、また小型化、商解像度化
も可能となる。
なおオンチップ化は、垂直走査回路及び水平スイッチの
両方を行わなくとも、第１３図Ａ、Ｂに示すようにいず
れか一方のみでも効果がある。
両方を行わなくとも、第１３図Ａ、Ｂに示すようにいず
れか一方のみでも効果がある。
発明の効果
本発明によれば、垂直走査回路等を同一基板上にオンチ
ップ化することができるよう′になった。
ップ化することができるよう′になった。
第１図〜第５図はアクティブマトリクス型液晶ディスプ
レイ装置の説明のための図、第６図〜第１３図は本発明
の説明のための図である。 ＋１１は入力端子、（３）はマトリクス、（５）は垂直
走査回路となるシフトレジスタ、Ｍ１〜Ｍｎは水平スイ
ッチとなるスイッチング素子である。 第２図 第３図 第５図 Ａ Ｂ 第６図 ７１ Ｂ 、、 Ｃ：＞−−ｒＶ 第７図 第８図 第１１図
レイ装置の説明のための図、第６図〜第１３図は本発明
の説明のための図である。 ＋１１は入力端子、（３）はマトリクス、（５）は垂直
走査回路となるシフトレジスタ、Ｍ１〜Ｍｎは水平スイ
ッチとなるスイッチング素子である。 第２図 第３図 第５図 Ａ Ｂ 第６図 ７１ Ｂ 、、 Ｃ：＞−−ｒＶ 第７図 第８図 第１１図
Claims (1)
- 各水平期間ごとにその水平期間の信号が印加され、垂直
走査回路によって選択されたマトリクスの水平ラインに
転送されて表示されるようにしたアクティブマトリクス
型ディスプレイ装置においζ、少くとも一上記垂直走査
回路が上記マトリクスと同一基板」−にオンチップ化さ
れて構成され、上記垂直走査回路による選択が所望の上
記水平期間より所定時間前から行われるように上記垂直
走査回路を動作させ、上記垂直走査回路を構成する上記
オンチップ化された素子のモビリティの小さいことによ
る動作の立ち上がりの遅れ時間の経過後に上記所望の水
平期間の信号の印加が行われるようにしたことを特徴と
するアクティブマトリクス型ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214865A JPS60106278A (ja) | 1983-11-15 | 1983-11-15 | アクテイブマトリクス型デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214865A JPS60106278A (ja) | 1983-11-15 | 1983-11-15 | アクテイブマトリクス型デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60106278A true JPS60106278A (ja) | 1985-06-11 |
Family
ID=16662835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58214865A Pending JPS60106278A (ja) | 1983-11-15 | 1983-11-15 | アクテイブマトリクス型デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106278A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051739A (en) * | 1986-05-13 | 1991-09-24 | Sanyo Electric Co., Ltd. | Driving circuit for an image display apparatus with improved yield and performance |
| JP3003343U (ja) * | 1994-04-19 | 1994-10-18 | 義孝 田中 | テープカセットの簡易回転確認装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55650A (en) * | 1978-06-16 | 1980-01-07 | Seiko Epson Corp | Liquid crystal display device |
| JPS5737981A (en) * | 1980-08-13 | 1982-03-02 | Matsushita Electric Ind Co Ltd | Method for driving picture displaying equipment |
-
1983
- 1983-11-15 JP JP58214865A patent/JPS60106278A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55650A (en) * | 1978-06-16 | 1980-01-07 | Seiko Epson Corp | Liquid crystal display device |
| JPS5737981A (en) * | 1980-08-13 | 1982-03-02 | Matsushita Electric Ind Co Ltd | Method for driving picture displaying equipment |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5051739A (en) * | 1986-05-13 | 1991-09-24 | Sanyo Electric Co., Ltd. | Driving circuit for an image display apparatus with improved yield and performance |
| JP3003343U (ja) * | 1994-04-19 | 1994-10-18 | 義孝 田中 | テープカセットの簡易回転確認装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0957491B1 (en) | Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus | |
| EP0362948B1 (en) | Matrix display device | |
| KR900009055B1 (ko) | 영상 표시 장치용 구동 회로 | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US6784865B2 (en) | Picture image display device with improved switch feed through offset cancel circuit and method of driving the same | |
| US5021774A (en) | Method and circuit for scanning capacitive loads | |
| KR940000599B1 (ko) | 액정 디스플레이 장치 | |
| JPH02209091A (ja) | 液晶ディスプレイ装置 | |
| JPH05165431A (ja) | 液晶表示装置の駆動方法 | |
| JPS6169284A (ja) | 液晶デイスプレイ装置 | |
| JP2001134245A (ja) | 液晶表示装置 | |
| JPH10105126A (ja) | 液晶表示装置 | |
| JPH07199154A (ja) | 液晶表示装置 | |
| KR100455883B1 (ko) | 액티브매트릭스 표시장치 | |
| JPS60106278A (ja) | アクテイブマトリクス型デイスプレイ装置 | |
| JPS6169283A (ja) | 液晶デイスプレイ装置 | |
| JPH03167977A (ja) | 液晶ディスプレイ装置 | |
| JPH10115839A (ja) | 液晶表示装置 | |
| JPS5999887A (ja) | 液晶表示装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP2010256917A (ja) | 液晶表示装置 | |
| JPS5994790A (ja) | 液晶表示装置 | |
| JPH08234706A (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 | |
| JP3297917B2 (ja) | 液晶ディスプレイ装置 | |
| JP4200709B2 (ja) | 表示駆動方法、表示素子、及び表示装置 |