JPS60106144A - プログラマブル回路素子 - Google Patents
プログラマブル回路素子Info
- Publication number
- JPS60106144A JPS60106144A JP58214531A JP21453183A JPS60106144A JP S60106144 A JPS60106144 A JP S60106144A JP 58214531 A JP58214531 A JP 58214531A JP 21453183 A JP21453183 A JP 21453183A JP S60106144 A JPS60106144 A JP S60106144A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- gap
- deposited
- conductive material
- air
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は回路素子の内部配線を所望の電気接続が得られ
るように後日修正できるようにしたプログラマブル回路
素子に関する。
るように後日修正できるようにしたプログラマブル回路
素子に関する。
ＬＳＩ素子の大容量化やＩＣ素子開発の迅速化に伴ない
、回路素子内部の配線を任意に修正できるようにしたグ
ログラマプルな回路素子の開発が強く必要とされるよう
にならた。例えばＩＣメモリの欠陥救済用の冗長回路に
ついては、チップの収率向上か大きく収益に反映するた
め、内外各社とも活発な研究開発投資を行っている。
、回路素子内部の配線を任意に修正できるようにしたグ
ログラマプルな回路素子の開発が強く必要とされるよう
にならた。例えばＩＣメモリの欠陥救済用の冗長回路に
ついては、チップの収率向上か大きく収益に反映するた
め、内外各社とも活発な研究開発投資を行っている。
配線修正用のリンクには、配線を切シ離す（開放）タイ
プのものと配線を接続する（短絡）タイプのものがある
。従来のプログラマブル回路素子においては、溶断フユ
ーズを組み込んだ配線開放型リンクを用いたものが多か
った。その理由は、ソユーズの組み込みならびにその溶
断が、配線短絡型リンクに比べて容易でかつ実用的であ
ったからである。しかし、回路の複雑度が高まるにつれ
、回路設計を容易にするために、配線短絡型リンクにつ
いても、その採用が種々試みられるようになってきた。
プのものと配線を接続する（短絡）タイプのものがある
。従来のプログラマブル回路素子においては、溶断フユ
ーズを組み込んだ配線開放型リンクを用いたものが多か
った。その理由は、ソユーズの組み込みならびにその溶
断が、配線短絡型リンクに比べて容易でかつ実用的であ
ったからである。しかし、回路の複雑度が高まるにつれ
、回路設計を容易にするために、配線短絡型リンクにつ
いても、その採用が種々試みられるようになってきた。
とくに、レーザＣＶＤ法（気相化学成長法）によシ局所
的に金属等の導電体を堆積させる新しい被膜形成技術が
得られてからは、この配線短絡型リンクの適用範囲の拡
大にむけてその開発への要請が一層強まってきた。
的に金属等の導電体を堆積させる新しい被膜形成技術が
得られてからは、この配線短絡型リンクの適用範囲の拡
大にむけてその開発への要請が一層強まってきた。
第１図は、従来のプログラマブル回路素子の配線短絡型
リンク部の断面を示す模式図である。図は、導電体が堆
積されて配線の接続が完了した様子を示している。すな
わち、基板１上に形成された絶縁層２の上に近接して配
置された電極３ａ。
リンク部の断面を示す模式図である。図は、導電体が堆
積されて配線の接続が完了した様子を示している。すな
わち、基板１上に形成された絶縁層２の上に近接して配
置された電極３ａ。
３ｂの電極間の空隙には堆積した導電体４が充填されて
おり良好な電気接続が得られている。導電体の堆積法と
しては、例えばＣｒ（Ｃｏ）ｓ 、Ｒｌｏ（Ｃｏ）ｓ。
おり良好な電気接続が得られている。導電体の堆積法と
しては、例えばＣｒ（Ｃｏ）ｓ 、Ｒｌｏ（Ｃｏ）ｓ。
Ｗ（ＣＯ）ａ等の金属カルボニル蒸気や、ｂｉｔｃｃＨ
ｓ）ｓ。
ｓ）ｓ。
Ｚｎ（ＣＨ３−・）、力どの有機金属蒸気にレーザ光を
照射し、これら金属化合物を解離させることによって解
離した金属を堆積させるレーザＣＶＤ法（気相化学成長
法）が通常よく用いられる。
照射し、これら金属化合物を解離させることによって解
離した金属を堆積させるレーザＣＶＤ法（気相化学成長
法）が通常よく用いられる。
ところで、この従来のプログラマブル回路素子において
は次のような欠点があった。すなわち、配線間を開放の
状態に保っておく必要がある場合において、従来は線間
の間隔（を極間隔）を大きくとらないと充分高い電圧を
保持することができず、このため配線用リンク部が大形
になり、コンパクトな実装・集積化が困離であった。
は次のような欠点があった。すなわち、配線間を開放の
状態に保っておく必要がある場合において、従来は線間
の間隔（を極間隔）を大きくとらないと充分高い電圧を
保持することができず、このため配線用リンク部が大形
になり、コンパクトな実装・集積化が困離であった。
一方、レーザＣＶＤ法は大面積な領域への堆積よシも局
所的な領域への堆積に適しておシ、電極間の間隔を大き
くすると配線接続の信頼性も低くなってしまうというや
っかいな問題も生じてしまう。
所的な領域への堆積に適しておシ、電極間の間隔を大き
くすると配線接続の信頼性も低くなってしまうというや
っかいな問題も生じてしまう。
本発明は上述した従来の欠点を除去し、開放時には容易
に高電圧が印加でき、一方短絡時においては容易に高信
頼度な配線接続を行なえるようにしたプログラマブル回
路素子を提供することにある。
に高電圧が印加でき、一方短絡時においては容易に高信
頼度な配線接続を行なえるようにしたプログラマブル回
路素子を提供することにある。
本発明は能動・受動素子を備えた基板上に絶縁一層を備
え、この絶縁層の土に配置された仮数の６体によシ各素
子間を接続し、かつ、導体間の所望の空隙に必要に応じ
て金属等の導電体を堆積させて電気的接続が得られるよ
うにした配線用リンクを備えたプログラマブル回路素子
において、前記空隙に露出している前記絶縁層の表層に
凹凸が形成された点に特徴がある。
え、この絶縁層の土に配置された仮数の６体によシ各素
子間を接続し、かつ、導体間の所望の空隙に必要に応じ
て金属等の導電体を堆積させて電気的接続が得られるよ
うにした配線用リンクを備えたプログラマブル回路素子
において、前記空隙に露出している前記絶縁層の表層に
凹凸が形成された点に特徴がある。
つぎに本発明について、図面を谷照して詳細に説明する
。第２図は本発明のプログラマブル回路素子の一実施例
の配線短絡型リンク部の断面を示す模式図である。図は
導電体が堆積されて配線の接続が完了した様子を示して
いる。すなわち、基板１上に形成された絶縁層２の上に
近接して配置された電極３ａ、３ｂの電極間の空隙には
堆積した導電体４が充填されておシ、良好な電気接続が
得られている。また、前記絶縁層２０表層には、前１記
空隙に面する面において３メの溝部２１が蝕刻によ多形
成されているため、開放時に電極３ａ、３ｂ間に高電圧
を印加しても、リーク電流が殆んどなく良好な開放状態
を保つことができる。
。第２図は本発明のプログラマブル回路素子の一実施例
の配線短絡型リンク部の断面を示す模式図である。図は
導電体が堆積されて配線の接続が完了した様子を示して
いる。すなわち、基板１上に形成された絶縁層２の上に
近接して配置された電極３ａ、３ｂの電極間の空隙には
堆積した導電体４が充填されておシ、良好な電気接続が
得られている。また、前記絶縁層２０表層には、前１記
空隙に面する面において３メの溝部２１が蝕刻によ多形
成されているため、開放時に電極３ａ、３ｂ間に高電圧
を印加しても、リーク電流が殆んどなく良好な開放状態
を保つことができる。
本発明によれば、配線接続のために導電体４を空隙部に
堆積させた場合、導電体４は溝部２１にも深く強固に堆
積するため、導電体４の絶縁層２への付着強度も向上し
、よシ高信頼度な配線接続が得られるという利点も得ら
れる。
堆積させた場合、導電体４は溝部２１にも深く強固に堆
積するため、導電体４の絶縁層２への付着強度も向上し
、よシ高信頼度な配線接続が得られるという利点も得ら
れる。
第３図は前記実施例の配線短絡層リンク部のパターン形
状を示す平面図である。本図は導電体を堆積させる前の
電極間が開放状態に保たれている場合について示しであ
る。第３図に示した番号は第２図のそれと対応している
。図かられかるように、電極３ａ、３ｂにはＴ字形形状
が採用されておシ、堆積させる導電体の電気伝導度が多
小低くとも良好な電気接続が得られるように配慮されて
いる。また相対向する電極３ａ、３ｂの両端面は滑らか
なテーパ状の曲線を有しており、高電圧を印加しても沿
面放電やコロナ放電の発生をできるだけ抑止するように
、１電極３ａ、３ｂ間に形成される電界ができるだけ平
等電界になるよう配慮されている。
状を示す平面図である。本図は導電体を堆積させる前の
電極間が開放状態に保たれている場合について示しであ
る。第３図に示した番号は第２図のそれと対応している
。図かられかるように、電極３ａ、３ｂにはＴ字形形状
が採用されておシ、堆積させる導電体の電気伝導度が多
小低くとも良好な電気接続が得られるように配慮されて
いる。また相対向する電極３ａ、３ｂの両端面は滑らか
なテーパ状の曲線を有しており、高電圧を印加しても沿
面放電やコロナ放電の発生をできるだけ抑止するように
、１電極３ａ、３ｂ間に形成される電界ができるだけ平
等電界になるよう配慮されている。
以上述べたごとく、本発明によれば、開放時には容轟に
高電圧が印加でき、一方短絡時においても容易に高信頼
度な配線接続を行なえるようにしたプログラマブル回路
素子が得られる。
高電圧が印加でき、一方短絡時においても容易に高信頼
度な配線接続を行なえるようにしたプログラマブル回路
素子が得られる。
なお、本発明の実施例に示した構成は、本発明の目的を
逸脱することなく自由に変形することができる。例えば
電極３ａ、３ｂの形状として１字形の代シにＬ字形のも
のを用いてもよいし、もちろん工学形のものであっても
差しつかえ々い。溝部２１は複数あることが望ましいが
１つであっても効果は期待できる。プログラミングを完
了したら、電極や導電体上に保護膜を被着せしめること
は、信頼性向上の点から有効である。
逸脱することなく自由に変形することができる。例えば
電極３ａ、３ｂの形状として１字形の代シにＬ字形のも
のを用いてもよいし、もちろん工学形のものであっても
差しつかえ々い。溝部２１は複数あることが望ましいが
１つであっても効果は期待できる。プログラミングを完
了したら、電極や導電体上に保護膜を被着せしめること
は、信頼性向上の点から有効である。
第１図は従来のプログラマブル回路素子の配線短絡型リ
ンク部の断面を示す模式図、第２図、第３図はそれぞれ
本発明の一実施例のプログラマブル回路素子の配線短絡
部の断面を示す模式図およびパターン形状を示す平面図
である。 図において、１・・・基板、２・・・絶縁層、３ａ、３
１）・・・電極、４・・・堆積した導電体、２１・・・
溝部である。 ７１ 図 ７２図 １ 第３図 １
ンク部の断面を示す模式図、第２図、第３図はそれぞれ
本発明の一実施例のプログラマブル回路素子の配線短絡
部の断面を示す模式図およびパターン形状を示す平面図
である。 図において、１・・・基板、２・・・絶縁層、３ａ、３
１）・・・電極、４・・・堆積した導電体、２１・・・
溝部である。 ７１ 図 ７２図 １ 第３図 １
Claims (1)
- 【特許請求の範囲】 能動・受動素子を備えた基板上に絶縁層を備え、霞 当該絶縁層上に配置した導電体にょシ上記各素子電 間を接続し、かつ前記各４値体の間の所望の空隙ゼ に導電体を堆積させて電気的接続が得られるようにした
配線用リンクを備えているプログラマブル回路素子にお
いて、前記空隙に露出している絶縁層表面に凹凸が形成
されていることを特徴とするプログラマブル回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214531A JPS60106144A (ja) | 1983-11-15 | 1983-11-15 | プログラマブル回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214531A JPS60106144A (ja) | 1983-11-15 | 1983-11-15 | プログラマブル回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60106144A true JPS60106144A (ja) | 1985-06-11 |
Family
ID=16657268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58214531A Pending JPS60106144A (ja) | 1983-11-15 | 1983-11-15 | プログラマブル回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2842351A1 (fr) * | 2002-07-12 | 2004-01-16 | St Microelectronics Sa | Adaptation d'un circuit integre a des besoins specifiques |
-
1983
- 1983-11-15 JP JP58214531A patent/JPS60106144A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2842351A1 (fr) * | 2002-07-12 | 2004-01-16 | St Microelectronics Sa | Adaptation d'un circuit integre a des besoins specifiques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7425473B2 (en) | Method of fabricating a thin film transistor for an array panel | |
| JPH05326991A (ja) | 電気フィードスルー構造およびその製造方法 | |
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| KR19980028939A (ko) | 게이트전극의 제조방법 및 그에 따라 제조된 게이트 구조 | |
| CN1319164C (zh) | 半导体器件及其制造方法 | |
| JPS60106144A (ja) | プログラマブル回路素子 | |
| US3974517A (en) | Metallic ground grid for integrated circuits | |
| KR100399062B1 (ko) | 반도체소자의 퓨즈구조 및 그 제조방법 | |
| JPS62293739A (ja) | 半導体装置の製造方法 | |
| JPH0772780B2 (ja) | 薄膜トランジスタアレイ基板 | |
| JPS6125221B2 (ja) | ||
| US4261096A (en) | Process for forming metallic ground grid for integrated circuits | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JPS63244644A (ja) | 半導体装置 | |
| JPS5887848A (ja) | 半導体装置 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JPH06164087A (ja) | 回路基板 | |
| US5844293A (en) | Semiconductor device with improved dielectric breakdown strength | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JPS6284521A (ja) | 半導体装置の製造方法 | |
| JPH08316428A (ja) | 半導体装置 | |
| JPS61202477A (ja) | 薄膜光起電力素子 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JP2003017563A (ja) | 半導体装置および半導体装置の製法 |