JPS6010121Y2 - ソリツドステ−トリレ− - Google Patents

Description

【考案の詳細な説明】 本考案は所定の信号入力に応じてトライアック等の負荷
電流制御手段をターンオンさせ、負荷電流供給を行なう
ソリッドステートリレーに関するもので、負荷の電圧と
電流とが位相差を有する場合でも負荷電流供給が完全に
行なえるソリッドステートリレーの提供を目的とするも
のである。

以下図を参照しながら本考案に係る好ましい一実施例に
ついて詳細に説明する。

入力回路１１の入力端子０７．０８間には、所定の信号
を発生する装置、例えば近接スイッチ、光電スイッチ、
無接点マイクロスイッチ等および必要に応じてこれらの
スイッチに増幅回路等を付加した装置等が接続される。

これらの装置が発生する所定の信号出力は、フォトカプ
ラ１０を介して、電気的に絶縁されているスイッチング
回路１２に伝達される。

スイッチング回路１２は、前記所定信号に応じてＯＮ、
ＯＦＦスイッチング動作し、全波整流器１３の整流側
端子０３．０４間の導通、非導通を制御する。

この全波整流器１３の導通、非導通に応じて、負荷電流
制御用スイッチング手段であるトライアック１４のゲー
ト電流の通電、しゃ断が制御され、トライアック１４は
ターンオン、ターンオフする。

この負荷電流制御用スイッチング手段であるトライアッ
ク１４の両出力端子０１，０２間には、抵抗１６とコン
デンサ１７との直列接続回路が接続される。

これら抵抗１６とコンデンサ１７との接続点は前記全波
整流器１３の一方の交流側端子０５に接続される。

他方の交流側端子０６は前記トライアック１４の制御端
子、すなわちゲート端子に接続される。

なお前記交流側端子０５．０６間には、一般に所定の負
荷および電源の直列接続回路（図示せず）が接続される
。

スイッチング回路１２の具体的構成は以下の如くである
。

フォトトランジスタ２０はフォトカプラ１０を構成する
受光素子であり、所定信号入力時に導通状態となるスイ
ッチング手段である。

このフォトトランジスタ２０のコレクタ端子は抵抗２１
とコンデンサ２４との並列回路を介し、トランジスタ２
８のベース端子に接続される。

トランジスタ２８のコレクタ端子はサイリスタ２９のゲ
ート端子に接続される。

トランジスタ２８のベース端子は、抵抗２２を介し、全
波整流器１３の整流側正端子０３に接続され、また同ベ
ース端子は、コンデンサ２５を介し整流側負端子０４に
接続される。

トランジスタ２８のコレクタ端子は抵抗２３を介し正端
子０３に接続される。

以上の樹皮を有する回路の動作を説明する。

所定信号入力時には、フォトカプラ１０のフォトトラン
ジスタ２０が導通状態にある。

このとき抵抗２１．２２は、トランジスタ２８にゼロク
ロススイッチング動作を行なわせる分圧抵抗として作用
する。

またコンデンサ２４．２５は、抵抗２２と組み時定数回
路を形成する。

電源電圧が変動すれば端子０３．０４の電圧が変動する
（ただし全波整流されている）。

端子０３．０４間の電圧が零ボルト付近に達したときト
ランジスタ２８はオフし、抵抗２３を介しサイリスタ２
９ヘゲート電流が供給される。

したがってサイリスタ２９はオンし、端子０５．０６間
が導通状態となるため、トライアック１４のゲート電流
が流れてトライアック１４はターンオンする。

以上の動作においてトランジスタ２８はフォトカプラ１
０からの信号により制御されるスイッチング手段として
、および負荷電圧が零ボルト付近でスイッチングするゼ
ロクロススイッチング手段として併用されていることに
注目すべきである。

次に端子０１．０２間にコイル等の誘導負荷が接続され
、電流が電圧よりも遅れる場合の動作について説明する
。

このとき、全波整流器１３の整流側端子０３．０４にお
いても、電流は電圧よりも遅れている。

したがってもしコンデンサ２４゜２５が設けられていな
いとすると、サイリスタ２９やトライアック１４がター
ンオンした後に電流が零となってトライアック１４がオ
フしてしまうため、負荷電流供給時間はきわめて短かく
なり、負荷電流は完全に供給されない。

しかしコンデンサ２４．２５を設けることにより、端子
０３，０４間の電圧が零付近に降下して再び上昇すると
きには、コンデンサ２４．２５を介して過渡電流が流れ
るためトランジスタ２８のベース電圧は端子０３．０４
間の電圧よりも所定の位相遅れをもって変動する。

したがって電流値が零となった時点でもトランジスタ２
８はオフ状態を持続しており、電流値が零から再び増加
する時にサイリスタ２９のゲート電流が流れ、サイリス
タ２９は再びオンする（またはオン状態を持続する）。

またトライアック５も同様にターンオンするため、負荷
電流供給が完全に行なわれる。

上記トライアック１４のターンオン動作時には、トライ
アック１４のゲート電流は抵抗１６を介し流れ、この抵
抗１６によりトライアック１４のゲート電流が抑制され
ゲート保護がなされる。

出力端子Ｏｆ、０２間にサージ電圧等が印加された場合
には、抵抗１６とコンデンサ１７とによりサージ吸収が
行なわれ、トライアック１４の誤動作防止作用がなされ
る。

以上の説明から明らかなように、本考案に係るソリッド
ステートリレーは、コンデンサ２４，２５によりゼロク
ロススイッチング動作に遅延効果が生ずるため、端子０
１．０２にコイル等の誘導負荷を接続した場合にも、導
通角が短かくなるような不具合が生じず、完全な負荷電
流供給が行なえる。

なお本考案は上記実施例のみに限定されるものではなく
、その要旨を逸脱しない範囲において種々の構成が可能
である。

【図面の簡単な説明】

第１図は本考案に係るソリッドステートリレーの一実施
例を示す回路図である。 １０・・・・・・フォトカプラ、１１・・・・・・入力
回路、１２・・・・・・スイッチング回路、１４・・・
・・・トライアック、２０・・・・・・フォトトランジ
スタ、２１，２２・・・・・・抵抗、２４，２５・・・
・・・コンデンサ、２８・・・・・・トランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 所定信号が入力される入力回路と、この入力回路とフォ
   トカプラを介して電気的に絶縁されたスイッチング回路
   と、このスイッチング回路のオン、オフスイッチング動
   作に応じて導通、非導通となる負荷電流制御用スイッチ
   ング手段とを有し、前記スイッチング回路は負荷電流制
   御用スイッチング手段の導通、非導通を制御するトラン
   ジスタと、このトランジスタのベース端子に分圧点が接
   続され、電源電圧の零ボルト付近でのみ前記トランジス
   タを導通させる分圧回路と、この分圧回路と、この分圧
   回路に直列に接続され前記入力回路からの光を受けて導
   通する受光素子と、前記トランジスタのベース、エミッ
   タ間に介装されたコンデンサとを備えたことを特徴とす
   るソリッドステートリレー。