JPS5996721A - 薄膜半導体の製造方法 - Google Patents
薄膜半導体の製造方法Info
- Publication number
- JPS5996721A JPS5996721A JP57207379A JP20737982A JPS5996721A JP S5996721 A JPS5996721 A JP S5996721A JP 57207379 A JP57207379 A JP 57207379A JP 20737982 A JP20737982 A JP 20737982A JP S5996721 A JPS5996721 A JP S5996721A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- silicon
- gas
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
- Photoreceptors In Electrophotography (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に非晶質シリコンからなる薄膜半導体の製造方法
に関する。
に関する。
この種の薄膜半導体の製造法として本出願人は一先にい
わゆるイオンブレーティングプロセスを主体とした製造
方法を提案した（特願昭５５−７０５７、ｌ！７）。本
発明Ｇ；ｊこのプロセス【こ更に改良を加えたものであ
る。
わゆるイオンブレーティングプロセスを主体とした製造
方法を提案した（特願昭５５−７０５７、ｌ！７）。本
発明Ｇ；ｊこのプロセス【こ更に改良を加えたものであ
る。
水素を含む非晶質シリコン膜で（ｊ良好な半導体特性を
得るための好適水素濃度の存在することが知られており
“、例えばシランガスをグロー放電で分解し作製される
膜でＧｊ ／ ！；〜２０％ａｔ％程度の水素含有率が
好適とされている。
得るための好適水素濃度の存在することが知られており
“、例えばシランガスをグロー放電で分解し作製される
膜でＧｊ ／ ！；〜２０％ａｔ％程度の水素含有率が
好適とされている。
しかるに上記の先行出願のような高真空下でのイオンブ
レーティングでＧｊ、製膜条件を種々変えても膜内水素
濃度ｔＪ高高々１０程程であり、従って、膜中のダング
リングボンドが十分にターミネートされす、欠陥密度が
高い膜となって、良好な半導体特性が得らｉｌ）こくい
という欠点があった。
レーティングでＧｊ、製膜条件を種々変えても膜内水素
濃度ｔＪ高高々１０程程であり、従って、膜中のダング
リングボンドが十分にターミネートされす、欠陥密度が
高い膜となって、良好な半導体特性が得らｉｌ）こくい
という欠点があった。
この低水素濃度の原因の一つとして次のようなことが考
えらねる。即ち、先行出願の如きイオン化方式で（ツ、
水素分子、原子のイオン化率が低く、通常の許容される
条件下でＧＪ基板に到達するＨｌ、Ｈｌ イオンの個
数が８１及びＳｉ”の到達個数に比べて相当少い（−！
−程度）。ただこのようにｓｌ、ｓｌ”００ の／％程度の到達Ｈ”、Ｈ”２の個数であるにもかかわ
らす、作製された膜内の結合水素濃度Ｇｊ数％Ｇｌある
ので、ＳｌとＨの結合に関与しているの【Ｊ単にＨ”、
Ｈｉ のみならす、熱的に解離せしめられた活性水素
原子（Ｈ４）もあると考えらねる。しかし、いづれｋし
ても、膜内水素濃度を高めて良好な半導体特性を有する
腺を得る。−（Ｊシリ・〆某素の反応性をより高めてや
る必要がある。
えらねる。即ち、先行出願の如きイオン化方式で（ツ、
水素分子、原子のイオン化率が低く、通常の許容される
条件下でＧＪ基板に到達するＨｌ、Ｈｌ イオンの個
数が８１及びＳｉ”の到達個数に比べて相当少い（−！
−程度）。ただこのようにｓｌ、ｓｌ”００ の／％程度の到達Ｈ”、Ｈ”２の個数であるにもかかわ
らす、作製された膜内の結合水素濃度Ｇｊ数％Ｇｌある
ので、ＳｌとＨの結合に関与しているの【Ｊ単にＨ”、
Ｈｉ のみならす、熱的に解離せしめられた活性水素
原子（Ｈ４）もあると考えらねる。しかし、いづれｋし
ても、膜内水素濃度を高めて良好な半導体特性を有する
腺を得る。−（Ｊシリ・〆某素の反応性をより高めてや
る必要がある。
本発明＆ｊかかる点シこあって、Ｓｌと水素の反応性を
高めることやこより、実質的【こ含まれる膜中水素濃度
を高めてより優れた半導体特性を有する非晶質シリコン
膜を得ることができるという薄膜半導体の製造方法を提
供するものである。
高めることやこより、実質的【こ含まれる膜中水素濃度
を高めてより優れた半導体特性を有する非晶質シリコン
膜を得ることができるという薄膜半導体の製造方法を提
供するものである。
而して本発明方法＆＊、、１０−’トール以下の高真空
に排気された真空容器にざＸ１０’）−ルから７Ｘ１０
”トールの範囲の分圧を有するように水素ガス、水素と
ジボランの混合ガス、及び−水素とホスフィンとの混合
ガスからなる群から選ばれたガスを導入し該導入された
ガスとシリコンを加熱蒸発することしこより得らハるシ
リコン単原子とに加速電子を衝突させてｍ離着しりｉｊ
解離して、かくして生成したガスイオン及びシリコンイ
オンに電界効果により高エネルギーを付与させて電極基
板に射突させると同時【こ該電極基板表面に到達したシ
リコン原子及び電極基板表面近傍のガス分子、及び解離
原子と１こ、別途の電子線発生装置より引き出された加
速電子を衝突させφことにより活性化を施して非晶質シ
リコンから成る薄膜を形成することを要旨としている。
に排気された真空容器にざＸ１０’）−ルから７Ｘ１０
”トールの範囲の分圧を有するように水素ガス、水素と
ジボランの混合ガス、及び−水素とホスフィンとの混合
ガスからなる群から選ばれたガスを導入し該導入された
ガスとシリコンを加熱蒸発することしこより得らハるシ
リコン単原子とに加速電子を衝突させてｍ離着しりｉｊ
解離して、かくして生成したガスイオン及びシリコンイ
オンに電界効果により高エネルギーを付与させて電極基
板に射突させると同時【こ該電極基板表面に到達したシ
リコン原子及び電極基板表面近傍のガス分子、及び解離
原子と１こ、別途の電子線発生装置より引き出された加
速電子を衝突させφことにより活性化を施して非晶質シ
リコンから成る薄膜を形成することを要旨としている。
以下に図面（こ示した装置に基づき本発明方法の一実施
例を説明する。
例を説明する。
図番こ示される装置において、真空容器（１）内の真空
室（２１４！排気口（３）に連結される排気系装置（油
拡散ポンプ、油回転ポンプ等で構成されているが図示さ
れていない）１こよって／Ｘ１０−’）−ルまでの高真
空をこ排気されることがｉ］川能こなされており、そし
て真空室（２）ニ電子ビーム蒸発源！４）（電源回路等
Ｇ１図示されていない）、じゃま板（５）、ループ状の
ガス導入゛≧（６）、第−電子発生装Ｅ （７） 、第
二ｍ子発生装置（８）、基板ホルダー（９）及びそれ昏
こ取り付けられた基板（１０）が設置さねており、更に
真空容器（１）の外方に＆ｊ、装置を動作させるための
電＃（１１）〜（１６）とその回路、ループ状ガス導入
管（６）シこノくルブ（へ）〜翰によって切換及び流量
調節能能に接続された水素、ジボラン、ホスフィンがそ
れぞれ充填されたボンへＣＩυ（ホ）翰が設置さねてい
る。
室（２１４！排気口（３）に連結される排気系装置（油
拡散ポンプ、油回転ポンプ等で構成されているが図示さ
れていない）１こよって／Ｘ１０−’）−ルまでの高真
空をこ排気されることがｉ］川能こなされており、そし
て真空室（２）ニ電子ビーム蒸発源！４）（電源回路等
Ｇ１図示されていない）、じゃま板（５）、ループ状の
ガス導入゛≧（６）、第−電子発生装Ｅ （７） 、第
二ｍ子発生装置（８）、基板ホルダー（９）及びそれ昏
こ取り付けられた基板（１０）が設置さねており、更に
真空容器（１）の外方に＆ｊ、装置を動作させるための
電＃（１１）〜（１６）とその回路、ループ状ガス導入
管（６）シこノくルブ（へ）〜翰によって切換及び流量
調節能能に接続された水素、ジボラン、ホスフィンがそ
れぞれ充填されたボンへＣＩυ（ホ）翰が設置さねてい
る。
本発明に基づいて薄膜半導体を製造するをこ（＝、図番
こ示すようＥこ電極基板００）を基板ホルダー（９）【
こ配置し、電子ビーム蒸発源（４）のルツボ０ｖに高純
度のシリコンを供給し、次いで排気孔（３）から排気系
装＠【こよって排気を行なって真空室（２）を／ Ｘ
／ ０”トールよりも高度の高真空となし、真空度が安
定したところで、ガス導入管（６）よりノくルブ０７４
−（イ）を調節しながら水素、水素とジボランとの混合
ガス、又は水素とホスフィンとの混合ガスの３者のうち
のいづれかを分圧がざｘｉｏ−’ トールから／×１
０−”トールの範囲【こなるよう（こ導入する０上記導
入されるガスの槓類の選択Ｅこついて（ｊ目的とする半
導体の８！類によって選択される。
こ示すようＥこ電極基板００）を基板ホルダー（９）【
こ配置し、電子ビーム蒸発源（４）のルツボ０ｖに高純
度のシリコンを供給し、次いで排気孔（３）から排気系
装＠【こよって排気を行なって真空室（２）を／ Ｘ
／ ０”トールよりも高度の高真空となし、真空度が安
定したところで、ガス導入管（６）よりノくルブ０７４
−（イ）を調節しながら水素、水素とジボランとの混合
ガス、又は水素とホスフィンとの混合ガスの３者のうち
のいづれかを分圧がざｘｉｏ−’ トールから／×１
０−”トールの範囲【こなるよう（こ導入する０上記導
入されるガスの槓類の選択Ｅこついて（ｊ目的とする半
導体の８！類によって選択される。
混合ガスの場合＋Ｊ 、水素分圧対ジボラン又ｆ」ホス
フィン分圧の割合が／：０．０／〜３となるようにする
のが好ましい。
フィン分圧の割合が／：０．０／〜３となるようにする
のが好ましい。
次いで、電子ビーム蒸着源（４）を動作させてルツボ４
４］）内のシリコンを蒸気化させ、該シリコンの原子状
粒子と導入された水素又Ｌｌ混合ガスを第−遊子発生装
＠（７）からの高速電子により衝突電離若しくは解離せ
しめてイオン化させる。
４］）内のシリコンを蒸気化させ、該シリコンの原子状
粒子と導入された水素又Ｌｌ混合ガスを第−遊子発生装
＠（７）からの高速電子により衝突電離若しくは解離せ
しめてイオン化させる。
なお、ｍ子発生装＋＆ （７） Ｇｅｌ 、フィラメン
ト（ハ）−メツシュ電極Ｖの及びガード電極σ１から構
成される装リ、本実施例では、電源（１２）によりアー
スに対し、−２００Ｖの直流電位を与えられたフィラメ
ントｇυに電＃ｉ （１１） Ｇこよりｉｏｖ、３０に
の交流を流（て加熱せしめ熱電子を発生させると共Ｅこ
メツシュ状１ ＆ （７ａを接地することをこより上記
熱電子を電界加速させて高ｍ！子を発生するよう１こし
ている。
ト（ハ）−メツシュ電極Ｖの及びガード電極σ１から構
成される装リ、本実施例では、電源（１２）によりアー
スに対し、−２００Ｖの直流電位を与えられたフィラメ
ントｇυに電＃ｉ （１１） Ｇこよりｉｏｖ、３０に
の交流を流（て加熱せしめ熱電子を発生させると共Ｅこ
メツシュ状１ ＆ （７ａを接地することをこより上記
熱電子を電界加速させて高ｍ！子を発生するよう１こし
ている。
前記の如くしてイオン化されたガスイオン及びシリコン
イオンレこ対し基板ホルダー（９）に電源（１３） Ｇ
こより負の直流高電圧を印力口することにより高エネル
ギーを付与し、電極基板（１０）表面に入射せしめる０
加速電圧としてＧｊ −０、０／ Ｆ、Ｖ 〜−！；Ｋ
ｖ が好適である。
イオンレこ対し基板ホルダー（９）に電源（１３） Ｇ
こより負の直流高電圧を印力口することにより高エネル
ギーを付与し、電極基板（１０）表面に入射せしめる０
加速電圧としてＧｊ −０、０／ Ｆ、Ｖ 〜−！；Ｋ
ｖ が好適である。
基板に到達する粒子として（ｊ、前記電子発生装置７１
（７１＆こよりイオン化されたＳｌ“、Ｈ“、Ｈｌ
等イオンの他に中性シリコン単原子、水素分子、及び熱
的Ｅこ解離活性化された水素原子（Ｈ７）等も多量１こ
ある。こわら荷主されていない粒子に対し、別途イオン
化を行い、よりシリコンと水素の反応性を高めるためシ
こ、基板上の膜表面しこ電子線と照射する第二電子発生
装置（８）を作動させる。
（７１＆こよりイオン化されたＳｌ“、Ｈ“、Ｈｌ
等イオンの他に中性シリコン単原子、水素分子、及び熱
的Ｅこ解離活性化された水素原子（Ｈ７）等も多量１こ
ある。こわら荷主されていない粒子に対し、別途イオン
化を行い、よりシリコンと水素の反応性を高めるためシ
こ、基板上の膜表面しこ電子線と照射する第二電子発生
装置（８）を作動させる。
該電子発生装置（８１Ｇｊフィラメント６υ、メツシュ
１０シ及びガード電極（ハ）から構成さねており、本実
施例でＧｊ、メツシュ＠ ＄ｊｇ （８２Ｇｅｌ 基板
ホルダー（９）ヲこ対し電源（１６） ）こより負の直
流電位が印加さね、逆１こフィラメント６１）１こ対し
てハ電源（１５）により相対的に正電位となるように直
流電位が印加さねている。電源（Ｉ４）から供給された
電力により加熱されたフイラメン） Ｑ３］）―熱電子
を多量に放出し、これら熱電子（ｊメツシュ電極Ｉ８ａ
とフィラメント侶υの間の電界作用シこよって加速引出
しされ、更１こメツシュ電極りと基板ホルダー（９）と
の電界作用によって該電子線番ラミ極基板（ｌＯ）の表
面に到達する。
１０シ及びガード電極（ハ）から構成さねており、本実
施例でＧｊ、メツシュ＠ ＄ｊｇ （８２Ｇｅｌ 基板
ホルダー（９）ヲこ対し電源（１６） ）こより負の直
流電位が印加さね、逆１こフィラメント６１）１こ対し
てハ電源（１５）により相対的に正電位となるように直
流電位が印加さねている。電源（Ｉ４）から供給された
電力により加熱されたフイラメン） Ｑ３］）―熱電子
を多量に放出し、これら熱電子（ｊメツシュ電極Ｉ８ａ
とフィラメント侶υの間の電界作用シこよって加速引出
しされ、更１こメツシュ電極りと基板ホルダー（９）と
の電界作用によって該電子線番ラミ極基板（ｌＯ）の表
面に到達する。
基板面９こ到達した電子Ｇｊ ｓ前述した基板膜表面に
到達した中性粒子（８１、％ 、Ｈｌ等）と非弾性衝突
を起し、これら中性粒子をイオン化する。この結果とし
てシリコンと水素（ヤリン、はう素）との反応性が高ま
り高濃度の水素が取り込まれつつ、次第に非晶質シリコ
ン膜が堆積される。
到達した中性粒子（８１、％ 、Ｈｌ等）と非弾性衝突
を起し、これら中性粒子をイオン化する。この結果とし
てシリコンと水素（ヤリン、はう素）との反応性が高ま
り高濃度の水素が取り込まれつつ、次第に非晶質シリコ
ン膜が堆積される。
尚、本実施例においてに、フィラメント＠］）Ｇ−Ｊ’
０〜３００Ｗの電力が供給され、またメツシュ電極（至
）ｉｊ基板ホルダー（９）に対しｏ、、ｏｏｓ〜／ＫＶ
負の直流電位となされるのが好まししＡ。電＃（１５）
しこより印加される電位＆づガード電極曽及びフィラメ
ントの構造形状により異なるが通常ｓＯ〜５ｏｏｖ力≦
好ましく用いられる。
０〜３００Ｗの電力が供給され、またメツシュ電極（至
）ｉｊ基板ホルダー（９）に対しｏ、、ｏｏｓ〜／ＫＶ
負の直流電位となされるのが好まししＡ。電＃（１５）
しこより印加される電位＆づガード電極曽及びフィラメ
ントの構造形状により異なるが通常ｓＯ〜５ｏｏｖ力≦
好ましく用いられる。
本実施例でに、好適な照射条件ｃ−Ｊ 、、基板表面（
ｌＯ）をこ到達する電子のもつエネルギーの範囲力ｉｓ
〜１０ＯＯθＶとなることである （水素のイオンイヒ
ホ゛テンシャル＆ｊ／３．乙θ■であるカダ、気体状態
の水素分子Ｈ２のｉｔ ＃Ｉ：能率Ｓｅがｓｅ＞／、０
イオン’ＣＩ？＋、 ｏ ｒ ｒとなるの【コミ子エネ
ルギーが２０〜９００ ｅＶのときでありＳｅの最大値
５ｅ＝５イオン／〜１゜ｒｒｔｔ−ｂ電子エネルギーが
ｇＯ〜／ Ｑ Ｑ ｅＶのとき得られる。）。
ｌＯ）をこ到達する電子のもつエネルギーの範囲力ｉｓ
〜１０ＯＯθＶとなることである （水素のイオンイヒ
ホ゛テンシャル＆ｊ／３．乙θ■であるカダ、気体状態
の水素分子Ｈ２のｉｔ ＃Ｉ：能率Ｓｅがｓｅ＞／、０
イオン’ＣＩ？＋、 ｏ ｒ ｒとなるの【コミ子エネ
ルギーが２０〜９００ ｅＶのときでありＳｅの最大値
５ｅ＝５イオン／〜１゜ｒｒｔｔ−ｂ電子エネルギーが
ｇＯ〜／ Ｑ Ｑ ｅＶのとき得られる。）。
次に図に示す装置を用いて非晶質シ１ノコン膜を形成す
る具体例を示す。
る具体例を示す。
図シこ示される装置を用い高純度シ１ｊコン塊（ｑ９、
ｑｑｑｑ％以上）を電子ビーム蒸発源（４）のルツ号ζ
Ｑｌ）に入わ、電極基板（１０）としてガラス板（米１
フーニング社製７０３９ガラス）、及びシリコニ／ウエ
ノ＼−（太１坂チタニウム社製Ｎ−型 抵抗値数ΩｃＭ
）を使耳］シ、基板ホルダー（９）に取り付は下記の条
件で基板（１０）の表面１こｊ襲さＯ０乙μｍの験を）
形成した。
ｑｑｑｑ％以上）を電子ビーム蒸発源（４）のルツ号ζ
Ｑｌ）に入わ、電極基板（１０）としてガラス板（米１
フーニング社製７０３９ガラス）、及びシリコニ／ウエ
ノ＼−（太１坂チタニウム社製Ｎ−型 抵抗値数ΩｃＭ
）を使耳］シ、基板ホルダー（９）に取り付は下記の条
件で基板（１０）の表面１こｊ襲さＯ０乙μｍの験を）
形成した。
作製条件
（１）水素ガス導入前の圧力 ： ３×／σ６ トー
ル（２）導入水素ガスの分圧 ： ７×１０−５
）−ル（３）イオン化電圧（電源（（２）） ：
３００Ｖ（４１＜イ、ｔン、（ｆＪｔｍ
： ３０ ｍＡ（５）イオン加速電圧 ：
（１）、７ＫＶ（６）基板温度 −２０
０’Ｃ（７）蒸着速度 ： ／ｇＯ入／
ｍ １ｎｉ８） 屯１ｔｊ（１５）＋７）電位ｉ
： ３００Ｖ（９）電源（１６）の雷１位
差 ： ２００Ｖかくして得られたシリコン
簿ルそをＸ線回折で解析した結果、非晶質であった。シ
１）コンウエノへ−上に作製されたシリコン薄膜中の水
素濃度を赤外１１１［スペクトルで、また、電気伝導付
与性をガラス基板上に形成されたシリコン膜で湿り定し
た結果水素含有率 ： ／７ａｔ％ 暗抵抗率 ： ３×１０９Ωα 光照射Ｆでの抵抗率 ＝ ６Ｘ７０６Ωｍ（照射条
件 ： Ｈｅ−Ｎｅレーザー ３００μＷ／４．、ｎ２
）〔比較例〕 具体例の作製条件（但しく８）、＋９１ Ｆｉｌ除く）
と同一の条件で第二電子発生装置を動作させないで、厚
さ０．６μｍの膜を作製したところ、その特性Ｃコ次の
通りであった。
ル（２）導入水素ガスの分圧 ： ７×１０−５
）−ル（３）イオン化電圧（電源（（２）） ：
３００Ｖ（４１＜イ、ｔン、（ｆＪｔｍ
： ３０ ｍＡ（５）イオン加速電圧 ：
（１）、７ＫＶ（６）基板温度 −２０
０’Ｃ（７）蒸着速度 ： ／ｇＯ入／
ｍ １ｎｉ８） 屯１ｔｊ（１５）＋７）電位ｉ
： ３００Ｖ（９）電源（１６）の雷１位
差 ： ２００Ｖかくして得られたシリコン
簿ルそをＸ線回折で解析した結果、非晶質であった。シ
１）コンウエノへ−上に作製されたシリコン薄膜中の水
素濃度を赤外１１１［スペクトルで、また、電気伝導付
与性をガラス基板上に形成されたシリコン膜で湿り定し
た結果水素含有率 ： ／７ａｔ％ 暗抵抗率 ： ３×１０９Ωα 光照射Ｆでの抵抗率 ＝ ６Ｘ７０６Ωｍ（照射条
件 ： Ｈｅ−Ｎｅレーザー ３００μＷ／４．、ｎ２
）〔比較例〕 具体例の作製条件（但しく８）、＋９１ Ｆｉｌ除く）
と同一の条件で第二電子発生装置を動作させないで、厚
さ０．６μｍの膜を作製したところ、その特性Ｃコ次の
通りであった。
水素含有率 ： ２．／ａｔ％
暗抵抗率 ：／、ざ×１０８Ω頌
光照射条件下での抵抗率 ： ／、５Ｘ１０’Ωｍ（
照射条件 ：Ｈｅ−Ｎｏレーザー ３００μ、／、、２
）このように膜中水素濃度が低く、ダングリングボンド
が十分をこターミネートさねていないため、欠陥密度が
高く、光に対する抵抗率変化の小さい不十分な半導体特
性の非晶質シリコン膜しか得られなかった。
照射条件 ：Ｈｅ−Ｎｏレーザー ３００μ、／、、２
）このように膜中水素濃度が低く、ダングリングボンド
が十分をこターミネートさねていないため、欠陥密度が
高く、光に対する抵抗率変化の小さい不十分な半導体特
性の非晶質シリコン膜しか得られなかった。
本発明の薄膜半導体の製造方法（Ｊ上述の通りの方法で
あり高真空の条件下でシリコンイオン及び特定のガスイ
オンに高エネルギーを付与させてｗ１極基板上に射突さ
せ、更をこ基板上の膜表面に重子源を照射させて、非覆
ｆ電状態で腰衣ｉ１こ到達したＳ１原子及び特定のガス
分子解離したガス原子をイオン化し、シリコンとガス成
分原子の反兄；性を窩めること〔こより、従来のイオン
ブレーティングプロセスでＯコ高々／ Ｑ ａｔ％の低
水素濃度の非晶質シリコン膜しη）得ら２１なカ）つな
という欠、ヘーを解消し、半導体特性が最も良好になる
とさねている水素濃度が７５〜２（：）ａｔ％の非晶質
シリコン膜を得ることか容易なるものである。本製造方
法＆ゴ、太田１稙化、連続化も容易であり、４人ガスを
秒々選択することによりＮ型、Ｐ型等の半導体を自在（
こ作り分けることができ、太ｈ ％池製造への適用に勿
論、撮像テバイスあるいに膜形成基体をγルミニウム製
の円筒体とすることＥこより亀子写真Ｉ鹸光陣等への適
用も容易に口」能である。
あり高真空の条件下でシリコンイオン及び特定のガスイ
オンに高エネルギーを付与させてｗ１極基板上に射突さ
せ、更をこ基板上の膜表面に重子源を照射させて、非覆
ｆ電状態で腰衣ｉ１こ到達したＳ１原子及び特定のガス
分子解離したガス原子をイオン化し、シリコンとガス成
分原子の反兄；性を窩めること〔こより、従来のイオン
ブレーティングプロセスでＯコ高々／ Ｑ ａｔ％の低
水素濃度の非晶質シリコン膜しη）得ら２１なカ）つな
という欠、ヘーを解消し、半導体特性が最も良好になる
とさねている水素濃度が７５〜２（：）ａｔ％の非晶質
シリコン膜を得ることか容易なるものである。本製造方
法＆ゴ、太田１稙化、連続化も容易であり、４人ガスを
秒々選択することによりＮ型、Ｐ型等の半導体を自在（
こ作り分けることができ、太ｈ ％池製造への適用に勿
論、撮像テバイスあるいに膜形成基体をγルミニウム製
の円筒体とすることＥこより亀子写真Ｉ鹸光陣等への適
用も容易に口」能である。
図Ｑｊ本発明方法を実施する装置ζＬの構成図を示した
ものである。 （１）・・・真空容器 （８）・・・電子線発生装置 （第二の成子発生装置ｕ
）（頂−・・・電極基板 特許用Ｍ人 積水化学工業株式会祉 代表者 藤沼基利
ものである。 （１）・・・真空容器 （８）・・・電子線発生装置 （第二の成子発生装置ｕ
）（頂−・・・電極基板 特許用Ｍ人 積水化学工業株式会祉 代表者 藤沼基利
Claims (1)
- 【特許請求の範囲】 ）ス壬 υ ｉｏ”” トーｍ高真空に排気された真空容。 器に、５’Ｘ１０−’）−ルから／Ｘ／（１）−”）−
ルの範囲の分圧を有するように水素ガス、水素とジポラ
ンの混合ガス、及び水素とホスフィンとのン昆合ガスか
らなる群から選ばれたガスを導入し、該導入されたガス
と、シリコンを加熱蒸発するとと１こより得られるシリ
コン単原子とに加速電子を衝突させて屯馴若しくＧＪ解
隔し、かくして生成したガスイオン及びシリコンイオン
に電界効果により高エネルギーを付与させてｍ ８Ｓ基
板に射突させると同時）こ該電極基板表向に到達したシ
リコン原子及び電極基板表面近傍のガス分子及び解離原
子とに別途の電子線発生装置茫より引き出された加速電
子を衝突させることにより活性化を施して非晶質シリコ
ンから成るＭ＆を形成することを特徴とする薄膜半導体
の製造方法。 ２） 電子線発生装置よりσ１き出された力［Ｉ速電子
の電極基板到達時のエネルギーが５乃至１０００ ｅＶ
の範囲であることを特徴とする特許請求の範囲第１項番
こ記載の薄膜半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207379A JPS5996721A (ja) | 1982-11-25 | 1982-11-25 | 薄膜半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207379A JPS5996721A (ja) | 1982-11-25 | 1982-11-25 | 薄膜半導体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5996721A true JPS5996721A (ja) | 1984-06-04 |
| JPH0131289B2 JPH0131289B2 (ja) | 1989-06-26 |
Family
ID=16538750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57207379A Granted JPS5996721A (ja) | 1982-11-25 | 1982-11-25 | 薄膜半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5996721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6191918A (ja) * | 1984-10-11 | 1986-05-10 | Futaba Corp | 化合物薄膜の製造装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5678413A (en) * | 1979-11-27 | 1981-06-27 | Konishiroku Photo Ind Co Ltd | Preparation of amorphous silicon |
| JPS577116A (en) * | 1980-06-16 | 1982-01-14 | Matsushita Electric Ind Co Ltd | Manufacture of amorphous silicon thin film |
| JPS5730325A (en) * | 1980-07-30 | 1982-02-18 | Nec Corp | Manufacture of amorphous silicon thin film |
| JPS5754930A (en) * | 1980-09-20 | 1982-04-01 | Minolta Camera Co Ltd | Exposure controlling circuit of camera |
-
1982
- 1982-11-25 JP JP57207379A patent/JPS5996721A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5678413A (en) * | 1979-11-27 | 1981-06-27 | Konishiroku Photo Ind Co Ltd | Preparation of amorphous silicon |
| JPS577116A (en) * | 1980-06-16 | 1982-01-14 | Matsushita Electric Ind Co Ltd | Manufacture of amorphous silicon thin film |
| JPS5730325A (en) * | 1980-07-30 | 1982-02-18 | Nec Corp | Manufacture of amorphous silicon thin film |
| JPS5754930A (en) * | 1980-09-20 | 1982-04-01 | Minolta Camera Co Ltd | Exposure controlling circuit of camera |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6191918A (ja) * | 1984-10-11 | 1986-05-10 | Futaba Corp | 化合物薄膜の製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0131289B2 (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5248348A (en) | Amorphous silicon solar cell and method for manufacturing the same | |
| JPH0143449B2 (ja) | ||
| JPH11504751A (ja) | 窒化ホウ素冷陰極 | |
| JPS5989763A (ja) | 薄膜蒸着装置 | |
| US4698235A (en) | Siting a film onto a substrate including electron-beam evaporation | |
| EP0029747A1 (en) | An apparatus for vacuum deposition and a method for forming a thin film by the use thereof | |
| JPS5996721A (ja) | 薄膜半導体の製造方法 | |
| JP3007579B2 (ja) | シリコン薄膜の製造方法 | |
| JPS5996718A (ja) | 薄膜半導体の製造方法 | |
| JPS639743B2 (ja) | ||
| JPH0113213B2 (ja) | ||
| JP3102540B2 (ja) | 低水素量非晶質シリコン半導体薄膜の形成方法 | |
| JP2544405B2 (ja) | 透明サファイア薄膜の成膜方法 | |
| JPS5863128A (ja) | 薄膜半導体の製造方法 | |
| JP2834475B2 (ja) | 半導体薄膜の形成装置 | |
| JPS5973413A (ja) | 薄膜状絶縁材とその製造方法 | |
| JPS6025225A (ja) | 薄膜半導体の製造方法 | |
| JPH05195210A (ja) | 集積回路、その製造方法およびその薄膜形成装置 | |
| JPS5837247B2 (ja) | アモルフアスシリコンの製造方法 | |
| JPS6157695B2 (ja) | ||
| JPS5849612A (ja) | アモルフアスシリコンの製造方法 | |
| JPH0472061A (ja) | 薄膜形成装置 | |
| JPH03146657A (ja) | 活性化粒子を用いた透明導電膜の形成方法および透明導電膜の形成装置 | |
| JPS6393870A (ja) | 薄膜形成装置 | |
| JPS609657B2 (ja) | イオンプレ−テイング方法及び装置 |