JPS59930A - 半導体素子のマウント方法 - Google Patents

半導体素子のマウント方法

Info

Publication number
JPS59930A
JPS59930A JP11012782A JP11012782A JPS59930A JP S59930 A JPS59930 A JP S59930A JP 11012782 A JP11012782 A JP 11012782A JP 11012782 A JP11012782 A JP 11012782A JP S59930 A JPS59930 A JP S59930A
Authority
JP
Japan
Prior art keywords
wafer
bonding agent
chip
adhesive
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11012782A
Other languages
English (en)
Inventor
Shigeo Fujita
藤田　繁男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11012782A priority Critical patent/JPS59930A/ja
Publication of JPS59930A publication Critical patent/JPS59930A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体素子のマウント方法に関するものであ
る。
従来この種のマウント方法として、第１図に示すように
、セラミック、ガラスエポキシ、フェノール等よシなる
基板（１）上の必要な場所（２）に、ディスペンス、ス
タンプ、印刷などによシ液状状態、即ちＡステージの接
着剤（３）を塗布し、該接着剤（３）の上に、例えばＩ
Ｃ，ト？ンジスタ、ダイオードなどの半導体素子（４）
を乗せ、該半導体素子（４）をその上から一定の圧力で
押しつけ、′この後、熱硬化性樹脂の場合は温度を上げ
て硬化させ、常温硬化の場合は室温放置で硬化を完了さ
せる方法があった。そしてこの方法による接着機構は、
被接着面上の水分子との水素結合による分子間凝集力に
よるものと言われている。
ところが本方法は、樹脂塗布時のミスや位置ズレ、樹脂
量の大小等の問題でパターン間のショートやチップの接
着剤による汚染などが頻繁におこシ、コストの増大、信
頼性の低下につながっていたＯ 本発明はこれらの従来の方法の問題点を解決するために
なされたものであシ、あらかじめウェハ裏面に接着剤を
塗布し、これを乾燥して上記接着剤を半硬化の状態にし
、上記ウェハをチップ状態にブレークし、該チップを所
要の場所に載置して上記接着剤を加熱硬化するようにす
ることによシ、樹脂塗布時のミス、位置ズレ、樹脂量の
大小などとは無関係に安価で高信頼度の半導体素子の得
られる半導体素子のマウント方法を提供することを目的
としている。
以下この発明の一実施例を図について説明する。
第２図において、（５）は個々の半導体素子、いわゆる
チップする前の状態であシ、一般にウエノ・と呼ばれる
。該ウェハ（５）の裏面に接着剤（６）を一定の厚みで
塗布する。これを高温乾燥し、該接着剤（６）の硬化を
幾分進めた状態（半硬化状態）、いわゆるＢステージに
する。この後ウェハ（５）を切断してチップ状態（至）
にする。該チップ（財）を基板ｃ１１１の必要な場所＠
に置き、本硬化のための熱を加えて硬化を完了させる。
なお以上では基板上への接着について述べたが、本発明
はリードフレーム上やヒートシンク上への接着にも応用
できる。又半導体素子のマウントのみならず、コンデン
サのリード付、チップ抵抗のリード付などにも応用可能
である。
以上の如く、本発明によれば、あらかじめウェハ裏面に
接着剤を塗布し、これを乾燥して上記接着剤を半硬化の
状態にし、上記ウェハをチップ状態にブレークし、該チ
ップを所要の場所に載置して上記接着剤を加熱硬化する
ことによシ、ディスペンス、スタンプ、印刷などの工程
が不必要であシ、樹脂塗布時のミス、位置ズレ、樹脂量
の大小などは無関係となシ、非常に安価で、高信頼度の
半導体素子のマウントができる効果がある。
【図面の簡単な説明】
第゛１図は従来の半導体素子のマウント方法を示す図、
第２図は本発明の一実施例による半導体素子のマウント
方法を示す図である。 ０υ・・・基板、＠・・・所要の場所、（至）・・・半
導体素子、（５）・・・Ｂステージの接着剤のついたウ
ェハ、（６）・・・Ｂステージの接着剤。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. （１）半導体素子を被接着体に接着剤でダイボンドする
    マウント方法であって、あらかじめウェハ裏面に接着剤
    を塗布し、これを乾燥して上記接着剤を半硬化の状態に
    し、上記ウェハをチップ状態にブレークし、該チップを
    所要の場所に載置して上記接着剤を加熱硬化するように
    したことを特徴とする半導体素子のマウント方法。
JP11012782A 1982-06-25 1982-06-25 半導体素子のマウント方法 Pending JPS59930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11012782A JPS59930A (ja) 1982-06-25 1982-06-25 半導体素子のマウント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11012782A JPS59930A (ja) 1982-06-25 1982-06-25 半導体素子のマウント方法

Publications (1)

Publication Number Publication Date
JPS59930A true JPS59930A (ja) 1984-01-06

Family

ID=14527707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11012782A Pending JPS59930A (ja) 1982-06-25 1982-06-25 半導体素子のマウント方法

Country Status (1)

Country Link
JP (1) JPS59930A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0134606A2 (en) * 1983-08-03 1985-03-20 National Starch and Chemical Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0134606A2 (en) * 1983-08-03 1985-03-20 National Starch and Chemical Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers

Similar Documents

Publication Publication Date Title
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
JPH1117105A (ja) エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法
JPH05175280A (ja) 半導体装置の実装構造および実装方法
KR20050053020A (ko) 기판의 첩부방법
US20110217814A1 (en) Method for singulating electronic components from a substrate
JP3030201B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
WO2018113247A1 (zh) 显示基板及其制备方法、显示面板和压接设备
JPS59930A (ja) 半導体素子のマウント方法
KR20050122482A (ko) 스크린 프린팅 공정을 갖는 반도체 칩 패키지 제조 방법
US7028397B2 (en) Method of attaching a semiconductor chip to a chip mounting substrate
JP2002118147A (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2001230528A (ja) 実装装置及び実装方法
KR100196285B1 (ko) 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
JPH04247640A (ja) 半導体装置の製造方法
JPS59931A (ja) 半導体素子のマウント方法
JPS61113243A (ja) 混成集積回路の実装方法
JPS6258655B2 (ja)
WO2004073059A1 (en) Method for planarizing bumped die
JP3731112B2 (ja) 半導体装置の製造方法
US20080142939A1 (en) Tools structure for chip redistribution and method of the same
JP2014225563A (ja) 半導体装置の製造方法
JPH05315395A (ja) 部品実装方法
JP2000156560A (ja) 電子部品の実装装置及びその実装方法
JP3711311B2 (ja) 半導体装置の製造方法