JPS5991543A - インストラクシヨンの実行を初期化するための方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、大規模、高性能かつ汎用のデジタルデータ
処理／ステムの同期型中央処理ユニットの分野に属する
。とくに、この発明は、一連のステージから成るインス
トラクションの実行を初期化させるだめの方法及び装置
に関し、その各ステージは単一のクロソク周期を必要と
するので、最適の条件下においては、１つのインストラ
クションは複数の実行ユニットの１つによって１クロノ
ク幽’）１つの割合いで実行されるか、るるいは実行の
用意がなされる。

データ処理システムの１要素を構成する中火処理ユニ：
７　ト（ＣＰＵ）の性能（パフォーマンス）全向上させ
るために、数々の変更や改良がＣＰＵに施されてきた。

その１つの変更は、オペランドとインストラクションを
フェツチするために要する時間を小さくするだめＣＰＵ
中に設置した高速のキヤノンユユニソト（キヤノンユメ
モリ）を用いることである。ＣＰＵの性能をさらに向上
させるため、ＣＰＵは同期化される、すなわち、１つの
クロ，ノクｉｔがＣＰＵのオペレーションの各ステツ：
’　６　ルいはステージをコントロールする複数のクロ
ノクパルスを発生させるようにする。同期化は、各イン
ストラクシヨンが次々にステップの同一シーケンスを行
；４いつつ、各インストラクシヨンの実行プロセスを多
ｍのンーケンシャルステ，・プに分割することによって
、インストラクションの実行をパラレル処理、オーパラ
ノブ処理、あるいはパイプライン処理を可能とする。

各々の実行ユニットがＣＰＵのインストラクションのレ
パートリイのサブセノトを実行することが可能である数
個の実行ユニットを持つＣＰＵにおいては、各インスト
ラクション゛ンのオペランドすなわちターケ８ソトワー
ドをフエツチすることを含むインストラクションの実行
を初期化するためのプロセスは、一連のステップあるい
はステージで遂行され、この各ステップあるいはステー
ジは１クロック期間に完了することを必要とし、かつそ
の１クロック期間中に各インストラクシヨンか進行して
、最後のステージの完了、において、インストラクショ
ンとそのオペランドすなわちターケ゛ノトワードは、実
行可能かつ実行用意とされ、又は実行のために唯〜のク
ロックが必要とされるインストラクションと共に、適当
な実行ユニットによって実行される。

発明の要約 この発明は、汎用デジタルデータ処理７ステムの同期型
ＣＰＵにおけるインストラクションの実行を初期化させ
るだめの改良された方法と装置、すなわち中央実行・Ｐ
イグラインユニノト（ＣＥＰＵ）を提供するものである
。アドレス情報とインストラクションフィールドあるい
はオペレーションコードを含むインストラクションワー
ドすなわちインストラクションは、ＣＰＵのインストラ
クションフェッチユニット（ＩＦＵ）からプログラム順
に得られ、ベーシノクイ／ストラクンヨンレジスタ（Ｒ
ＢＴＲ）にストアされる。最初のステージすなわちＣＦ
ＰＵのインストラクションサイクル（Ｉサイクル）にお
いて、そのインストラクションのアドレス情報は’Ｉ　
　ＣＥＰＵの指定されたレジスタの内容と共に有効ア１
゛レスの桁上げ（キャリイ）と合計（サム）を形成させ
るため、そのインストラクションのオペランドすなわち
ターデッドワード（以後においては、これをターゲット
ワードと称することがある）のバーナーアルアドレスの
発生を初期化させるために用いられる。また、このエサ
イクル中に、インストラクションのオペレーションコー
ドカインストラクンヨンブイクルコントロールストアニ
ヨってデユードされる。そしてこのコードは、、　ＣＰ
ＵのＣＥＰＵや他のコンポーネントに必要とされる他の
コントロール信号と共に、メモリ及びデータ整列（アラ
イメン？）コントロー・ル信号を発生スル。

第２のステー／、すなわちアドレスサイクル（Ａサイク
ル）において、最初のステージで初期化されたｆ−ケ゛
ソｉワードの有効アドレス及び・々−チュアルアドレス
の形成が完了され、・々−テコーアルアドレスのワード
アドレス部分、すなわち・々−チュアルアドレスの下位
１１ビツト、がＣＰＵのキャノンユニニットに転送され
る。、また、このＡサイクル甲に、メモリコントロール
信号もまたＣＰＵのキャノノーユニノトに転送されて、
インストラクションのオペレーションコードがＡサイク
ルコントロールストアに供給される。このオペレーショ
ンコードは、そのインストラクションと、どの実行ユニ
ットがその実行コードを実行するのかを識別し、あるい
は指定する信号の実行を行なうようにＣＰＵの実行ユニ
ットによシ次々に実行される実行コードを発生させる。

第３のステージ、すなわちページング及びキャッシュサ
イクル（Ｐ／Ｃサイクル）においては、バーチュアルペ
ージ番号スナワチバーチュアルアドレヌの上位３３ビツ
トがＣＥＰＵのページングユニストによって物理的アド
レスすなわち現実のページ番号（ＲＰＮ：Ｒｅａｌ　Ｐ
ａｇｅＮｕｍｂｅｒ）、好適実施例では、当該／ステＬ
のラングムアクセスメモリ中のオペランドゞのアドレス
すなわちロケーションの上位１６ビツトにコンバートさ
れる。そしてこのＲＰＮはそのアドレスされたオペラン
ドを識別するためそのセントに関連したキャノンユニニ
ットに必要とする情報の提供を終了するように該キャノ
ンユニニットに転送される。

このＰ／／Ｃザイクル中にはまた、実行コードが、指定
された実行ユニットに送られる。若し、指定された実行
ユニットが単一のクロック期間にインストラクションを
実行する中央実行ユニットである場合は、その実行コー
ドは、ベー／ノクオペレ＝７ヨンコントロールスｌ□　
７　Ｋ　ヨリ、中央実行ユニットによって利用可能な実
行ユニットコントロール名号にコンバートされる。第４
ステージ、すなわち比較及び選択サイクル（ｃ／Ｓサイ
クル）においては、整列コントロール信号がディストリ
ビュータに送られる。そしてキャッジ−ユニットは、そ
のアドレスされたターゲットワードがそのキャッジ−ユ
ニット中にあるか否かを検査し、若しあればそのキャン
／２ユニツトはアドレスされたターデッドワードを、整
列コントロール信号で整列が指示されるディストリビュ
ータと、中央実行ユニット（ＣＥＵ）に転送する。第５
ステージ、すなわち実行及び転送サイクル（Ｖ′Ｔサイ
クル）では、ＣＥＵ以外の指定された実行ユニットがデ
ィストｌ）ヒーータからアドレスされかつ整列されたタ
ーゲットワードを受けるようになされ、そのインストラ
クションのＯｐコードはコレクタ（ｃｏｌｌｅｃｔｏｒ
）に転送される。

そして若し指定きれた実行ユニットがＣＥＵなら、実行
コントロール信号はＣＥＵに転送されるので、Ｃ／Ｓサ
イクル中でキャノンユニニットから受けたターデッドワ
ードに基づいて指定されたインストラクンヨンを実行す
ることができる。次のサイクル（Ｅ／Ｔ　＋１サイクル
）ではＥ／Ｔサイクル期間にＣＥＵによる実行の結果が
ＣＥＵのレザルトスタノク（ｒｅｓｕｌｔ　５ｔａｃｋ
）にロードされ、ＣＥＰＵのインジケータレジスタは更
新される。

発明の目的 したがって、この発明の目的は同期型中央処理ユニット
のだめの改良された処理方法と中央実行パイプラインユ
ニットを提供することである。

この発明の他の目的は、ＣＰＵの１クロック期間当り１
回の割合いで複数の実行ユニットの指定された１つによ
る実行のために、最適の環境条件下において、インスト
ラクションの実行を初期化し、そのアドレスを形成して
各インストラクションのためのターケゝノドワードを、
それがパイプラインユニットを通って利用される時に当
該ターケ゛ノｒワードを得るＣＰＵの処理方法とその中
央実行パイプラインユニットを提供することである。

この発明のさらに他の目的は、インストラクションの実
行を開始し、各インストラクションのターケ９ノドワー
ドのアドレスを形成し、そのターケ８ノドワードを得、
そして複数の実行ユニットの指定された１つに必要なコ
ントロール情報を分配して当該実行ユニットが中央処理
装置の性能を最大限に強化するやシ方で当該タークー８
ノドワードで要求されだオペレーションを実行する高性
能、汎用のデジタルデータ処理システムの中央処理ユニ
ットのだめの処理方法と装置を提供することにある。

この発明のその他の目的、特徴及び利点は、以下に添附
の図面と共になされている望ましい実施例の記述から明
らかになろうが、多くの変形及び修正がこの記述の新規
な概念の本質と範囲から逸脱することなく可能である。

第１図は中央実行パイプラインユニット（ＣＥＰＵ）１
０の機能を示すブロック図である。第１図には、これら
の機能と、ＣＥＰ［Ｊ　１０とこのＣＥＰＵ　１０が１
つのコンポーネントである中央処理ユニット（ＣＰＵ）
の池のコンポーネントとの間の関係のタイミングも示さ
れている。

ＣＥＰＵ　１．　Ｏには、更新機能を考慮するか否かに
応じて、５つ又は６つのステージすなわちサイクルかあ
り、ＣＥＰＵ　１０の１サイクル又は］ステージとして
実行プラス１ザイクル（Ｅｌサイクル）に発生する。Ｃ
ＥＰＵ　１０は、時には中央ユニット・ぐイゾライン構
造（ＣＵＰＳ　）と呼ばれることに注意すべきである。

上記６つのサイクルは、インヌトラクシコンザイクル（
■サイクル）、アドレスサイクル（Ａサイクル）、ペー
ジング及びキャソ７ユアクセスザイクルＣＰ／Ｃサイク
ル）、キャソ７ユセｌ／りトザイクルＣＣ／Ｓサイクル
）２実行又は転送サイクル（Ｅ／Ｔサイクル）、及びＣ
ＥＰＵ　１０のインジケータレジスタを更新するのに用
いられる実行プラス１サイクル（Ｅｌサイクル）と名前
かつけられている。各にのサイクルは、完了するため（
て１クロック期間′Ｆを要するということを留意すべき
である。

第１図の左側に示した機能ブロックと第１図の右側に示
したＩ）／Ｃサイクルに続くサイクルは、ＣＥＰＵ　１
０の種々のステージあるいはサイクルに実行されるコン
トロール機能を示している。ＰＣサイクルを経る図示右
側のブロックは、アドレス形成機能を示している。

１クロック期間、すなわちＣＥＰＵ　１０の１サイクル
Ｃつ前のサイクルにおいて、１つのインストラクション
フードすなわち、インストラクションがインストラクン
ヨンフェノチュニノト（工ＦＵ）１２カら読み出されて
、ベーシノクィンストラク７ヨンレジスタ（ＲＢＸＲ）
　１４に書き込まれる。インストラクションワードすな
わちインストラクションの好適な実施例のフォーマット
１６は第２図に示されている。前記１サイクル中に、イ
ンストラクションフィールドすなわちＯｐコードすなわ
ちインストラクションフード１６のビット１８−２７は
インストラクションデコード機能ブロック１８でデコー
ｒ゛され、メモリコマンドすなわちメモリコントー−ル
信号、そのＯｐコードを実行するためにＣＥＰＵにおい
て必要とされるクロック期間Ｔの数、イレーガルな手順
の条件及びそのｏｐ、コードのオペランドの整列データ
のための必要条件すなわち整列コントロール信号から構
成される洛号など、デコー１゛されたＯｐコードの種々
の属性を示する各種信号を発生する。■サイクルにおい
て、、　ＲＢＩＲＬ　４中のインストラクションワード
１６のアドレス情報を使って、そのターケ８ノドワード
のバーチュアル（仮想）アドレスすなわちインストラク
ションワードのオペランドの準備がパーチュアルアトゝ
レヌ準備機能ブロック２０で開始される。Ａサイクルに
おいて、そのターゲットワードのパーデユアルアドレス
は完備され、そのパーデユアルアドレスの下位１１ビツ
トがＣＰＵのキャノンユニニットに送られて、そのキャ
ッシュユニットは該キづノンユニニットをアクセスして
ターゲットワード”　ｆ得るプロセスを始めることがで
きる。また、とのＡサイクル中には、サイクルコントロ
ール機能ブロック２２がエサイクル中ニコントロールプ
ロノク１８により発生されたコントロール信号をキャノ
ンユニニットに転送する。そしてこのコントコール信号
は、ヤヤソンーユニソトによって遂行されるべきオペレ
ーションの型式、すなわちそのキャノンユニニットが、
例えば、読み出しオペレー／ヨンを行なうべきがあるい
は書き込みオペレー／ヨンを行なうべきが、を決定する
。Ａサイクルに？いて、そのＯｐコードは機能ブロック
２２において再びデコードされて実行゛コードを発生し
、かつＳＰＵの複数の実行ユニット、実施例ではコレク
タ７含んで５つ、のうちのどのユニットが上記実行コー
ドを実行すべきかを指定する信号を発生する。

Ｔ’／′Ｃサイクルにおいて、幽該Ａサイクルの終了に
２いて利用可能なバーチ−アルアドレスのバーテユアル
ヘー７番号がペー／？グ機能ブロック２４によって物理
的アトゝレスすなわち現実のページ番号（：、ＲＰＮ）
にコンバートされる。そしてこのＲＰＮは、そのフード
アドレスと共に／ステムのランダムアクでツメモリ中の
Ｏｐコードのターケ８ノドワードのログーンヨンすなわ
ちアドレスである。このＲＰＮば、Ｐ／ｃサイクルにキ
ャノンユニニットへ分配される。Ｐ／Ｃサイクルコント
ロール機能ブロック２６は、Ａサイクルに発生された実
行コードを指定された実行ユニットに転送する。

Ｃ／Ｓサイクルにおいて、キャノン−ユニットは、もし
このキャノンユニニットが読み出しオペレーションにな
されているときは、そのターケ゛ノドワードがそのキャ
ノンユニニット中にあるが否がを決定するようにチェッ
クを行ない、それがあ九ばそのターケゞノドワードはデ
ィストリビュータ２８と中央実行ユニノ）　（ＣＥＵ）
　３０に転送される。Ａサイクルにおいて該Ａサイクル
コントロール２２によって発生された実行コードは、Ｐ
Ｃサイクルコントロール２６によって該ＰＣサイクルの
、終了近くに中央コントロール機能グロック３２に転送
される。

中央コントロールブロック３２において、その実行コー
ドは、若しＣＥＵ　３０が特別の実行コードを実行する
ように指定された実行ユニット（ＥＵ）であれば、その
ＣＥＵ　３０のだめの実行ユニットコントロール信号に
コンバートされる。ｃ／Ｓサイクルコントロール機能フ
ロック３４（ｒ：ｉ、Ｉサイクルで発生された虹列コン
トロール信号ヲティスｒリビーータ２８に転送する。

Ｃ／Ｓサイクルにおいて、若し、そのＣ／Ｓサイクル〒
：こ受は取った当該ターケ８ノドワードに関して整列が
必要とされると、それは当該Ｃ／Ｓサイクルの間、てデ
ィストリビュータ２゛８により遂行されて、そのアドレ
スされたターゲットワードは整列されてディストリビュ
ータ２８からＥ／Ｔサイクルの間にそｎに基づくオペレ
ーションを遂行するように指定されたＥＵに転送される
。ＥＴプサイルコン”−ルｇ　能７’ロック３６からの
コントロール信号は、ディストリビュータ２８からアド
レスされたターグ゛ノドワードを受は取るように指定さ
れた実行ユニットを付勢する。Ｅ／’ｒサイクルの間に
おいて、当該インストラクションのＯｐコードは、また
１、コン多夕によシ要求された他の情報と共に当該コレ
クタに転送きれる。若し、中央実行ユニットが指定きれ
た実行ユニットであれば、このユニットは次に、キャノ
ンユニニットから受は取ったターゲットワードに基づい
て中央コントロール３２から受は取ったコントロール信
号によって決められたオペレー／ヨンを実行することに
なる。

Ｅ１サイクルにおいて、中央実行ユニット３０による轟
該Ｅ／Ｔサイクル間のインストラクションの実行の結果
（レザルト）は、その結果がコレクタに転送される迄レ
ゾルトスタック３８にロードされる。またこの時、中央
実行パイプラインユニットのインジケータは更新される
。

第３図において、ＣＥＰＵｌｏの詳細が示されている。

バーチ−アルアドレス準備ブロック２０は、中央インス
トラクション力ウンタレ／スタＣｌＣ４０と、ＲＢＩＲ
１４中のインストラフシコンワード１６のアドレスすな
わちディスプレースメント（ｄｉｓｐｌａｃｅｍｅｎＬ
）フィールドＹからと、、Ａ、Ｑｓ−よびＸレジスタ４
２とオペランドディヌクリプタノンヌタ（ＯＤＲ）とイ
ンストラクションディスクリブタレジスタ（ＩＤＥ）　
４４とからの入力を受は取る。

有効アドレス／ｌ　６とバーチニアルアドレス４８の形
成においてブロック２０によシ利用されるステップと情
報は、第４図に示されている。インストラクションのＹ
フィールドは、指定さｎたアドレスレジスタ（ＡＲｎ）
の内容と指定されたインデノクヌレジスタ（ＸＲ）の内
容に加算される。ビット２９、ｂ＋　Ｉｔ　ＯＩＨのト
キ、そのＡ−Ｒ＝　フィールドはオールゼロである。イ
ンストラフシコンワード１６のビット２９が′１″のと
き、アビレス、フィールドＹの上位３ビット０．：ｔ、
２はアドレスレジスタを指定し、その岡谷はそのＹフィ
ールドに加えられ、ビット３ば、との条注下において、
ビット位置０　、１　。

２まで伸長されて、指示声れた量を与える。タグフィー
ルドビット３０−３５は、インデックスレシスｆ、Ａレ
ジスタ、Ｑレジスタ、あるいはインストラク／ヨン刀つ
ンタルジスタを指定し、それらの内容はＹとＡ　Ｒに加
算されて有効アドレス４６を形成する。この有効アドレ
ス４６は、ディスクリ７−タベース５０に加算されて、
そしてワークスペース番号５２ど結合され、バーチ−ア
ルアドレス４８、すなわちバイトレベルで４３ビツトを
発生する。バーチ−アルアドレス４８の下位ビット３１
−４０は、ワードアドレスすなわちこのシステムの物理
的メモリにおける２１０すなわちＩＫの隣接ワードの］
ページでのマシン語のロケー／ヨンを構成する。このバ
ーチニアルアドレスのワードアドレスにビット３０を加
えたものがキャノノーユニノトへ、そしてエフエッチユ
ニット１２　Ｋ転送される。このバーチニアルアドレス
４８の上位３１ビツトはページングユニノト２４に転送
される。ページングユニノト２４において、これら３１
ビツトは、１セツトの連想メモリ（ａ　５ｅｔａｓｓｏ
ｃｉａｔｉｖｅ　ｍｅｍｏｒｙ　）により、上位１６ビ
ノトすなわち物理的ページ番号すなわち物理的アドレス
の現実のページ番号（ＲＰＮ　）にコンバートされる。

そのフォーマットは第５図に示されている。現実のべ一
７番号、ＲＰＮ　、は、キギソ／ユニニットに転送され
るので、そのキャッシュユニットは若しそのアドレスさ
れたターゲットワード（ｔａｒｇｅｔｗｏｒｃｌ）がそ
のキャッジ−ユニット中にあるかどうかを決定するため
にそれのディレクト’）　（ｄｉｒｅｃｔｏｒｙ）のサ
ーチを完了することができる。有効アドレス４６は、そ
の有効アドレスがそのアドレスを含むソフトウェアプロ
グラムのだめのオペレーティング／ステムによって定め
られた境界（ｂｏｕｎｄｓ）　　を越えているかどうか
を決定するために尚該有効アドレスの大きさがディスク
リブタの限界フィールドと地紋される境界チェック機能
プＯツク５６に転送さ几る。有効アドレス４６はまた、
ある型式のインストラクション及びタグモデフィケー／
ヨンが画法アドレスをそのオペランドとして要求するた
め　ディストリビーータへも転送される。

インストラクノヨンプロノク１８において、ＲＢｉＲ中
のインストラフシコンワードのＯｐコードのインストラ
クションフィールドは、そのインストラクションの属性
を供給する未サイクルコントロールストア５８をアクセ
スするために用いられる。

そしてこの属性は、そのインストラクションがＣＥＰＵ
　１０を通過する間に特定のレジスタがビジーになるか
どうかを決めるレジスタビジーロジノク機射ブロック６
２を更新するために、Ａ／Ｑレジスターｒラッキング機
能ブロック６０によってＡとＱのレジスタの更新を決定
するのに用いられる。

■サイクルコントロールストア５８は、イレーガルな手
順を検知するのに用いられるイレーガル手ノ１１Ａ機１
走（ＩＰＲ）　、機能プロ、り６４．によって使用され
る情報を供給する。エサ・ｆクルコントロールストア５
８１ｄｔＪｊ、キヤノンユコントロールロジノクグロノ
ク２２ヘメモリコントロール信号ヲ供給する。このメモ
リコントロール信号は、キャノンユニニットにより遂行
される、読み出し、薔す込み、その他のキャッジ−オペ
レーションの型式を決定する。このインストラクション
のｏｐコードばＡサイクルコントロールストア（ＡＣ８
）　６８によりデコードされる。このＡＣ８Ｃｉ　８は
、適轟な実行コードを発生し、かつ３ビットｇｕｍ別番
号すなわちＥＵ識別子によって指定された実行コードを
実行するように該尚実行ユニットを識別する。

Ｐ／／Ｃサイクルコントロール２５　ノ実行コントロー
ルロジックは、その実行コードを過圧な実行ユニットに
送り、シ苅゛ザイクル間（（インストラクションの。ｐ
コードをコレクタに送る。

ｃ／Ｓす’ｌ　／ルコントロールプロノク３４は、Ｉザ
イクルコノトロールストア５８からのコントロール信号
に応答して、そのインストラクションが、アクセスする
ものか、単一ワードか、グプルワード−＆＞、−ｔのオ
ペレーションは直接オペレーションなのかどうか、等の
データの型式を特定するデータ・インコントロール機能
７０を含んでいる。データ・インコントロール７０刀１
らのコントロールラインは、ディストリビュータ２８と
ＣＥＵ　３０に行っているので、これらの機能ブロック
は、ターゲットワードがキャノンユニニットから来る時
に該ターケゝノドワードに基づくデータ整列オペレーシ
ョンを遂行することができる。実行コードと実行ユニッ
ト識別信号はまた、若しＣＥＵ　３０が指定されたＥＵ
ならばＣＥＵ　３０のだめの実行ユニットコントロール
信号全発生スル中央コントロールストア３２へ、転送さ
れる。付加的なデータ整列コントロールラインＣ／Ｓ　
サイクルコントロール３４からデストリピユータ２８に
転送される。Ｅ／Ｔサイクルコントロール３６は、デス
トリピユータ２８によって転送されたクーケ゛ノドワー
ドを受は取るように、ＶＭＳＭ　、　Ｂ　Ｉ　ＮＡＵ及
びＤＡＣＣＵ実行ユニットのうちの指定された１つを付
勢するので、当該指定されたＥＵは、そのインストラク
ションのためのターケ゛ノドワードを４’３用する当該
インス；・ラクンヨンを実行することができる。

ＣＥＵ　３０は、五つの実行ユニットの］つであり、丑
だ、例えは、いわゆるへ−７ソクｏｐｓとシフトインス
トラクンヨンと称される型式のインストラクションを実
行するものである。ＣＥＵ　３０に・は、アドレスレジ
スタ（ＡＲ）に加えて、Ａ、Ｑ及びインデックス（Ｘ）
レジスタが配置されている。ＣＥＵ３０によるインスト
ラクションの実行に続くクロック期間、Ｅ」サイクルに
おいて、蟲該アｉゞし／スターケ゛ノｌ−ニ＋ｉ　スる
特定のインストラクションの実行の結果は、ＣＥＵ　３
０のレゾル１スクノク３８に配置される。レヂルトスタ
ソク３８にあるデータは、前記レジスタのマスターコピ
ーを更新するために、コレクタユニットによってプログ
ラム順に抜き出される。同時に、イン／ケータレノスタ
フ２の１つのレジスタは、上記実行によるイン７ケータ
信号で更新される。インジケータ信号は、上記結果がゼ
ロであること、キーリイがあるかどうか、オーバフロー
状態刀）、タ゛ノー終了状態（ｔａｌｌｙ　ｒｕｎｏｕ
ｔ　ｃｏｎｄｉｊｉｏｎ　）か、などの上記結果のサイ
ンを示すために用いられる。

このインノグーク信号はコレクタユニットへ転送されて
、そのマスターインジケータレジスタを更ｆＩｊするこ
とかできる。ＣＥＰＵ　１０は、ＣＰＵの腫々の実行ユ
ニットから受は取るインジケータのそれ自身Ｏコピーを
持っている。

ｇ　６図に、アドレス形成ロジックの詳細が示されてい
る。ＣＥＰＵ　１０の初めの３つのステージ、あるいに
サイクルの間に、■サイ、クルの開始時点でＲＢＩＲｉ
　４中のインストラクション１６のターケゞノドワード
の有効、バーテユアル及び物理的アドレスが荏備される
。■サイクルの間において、３人力のキャリイセープ加
算器７４は、アドレスレ／スタ（ＡＲ）　７６の指定さ
れた１つの内容とＪＢＩＲ１４中のインストラクション
ワード１６のタダフィール１゛すなわちビット３０−３
５によシ指定されたＡ　＋　Ｑ　ｒ　■ＣＪなわちＸし
／メタ４２の組の１つの内容と、インストラクション１
６のＹすなワチディスプレースメントフィールドを結合
する。好適実施例において、アドレスレジスフ７６の８
つのスタックのいずれかは、インストラクション１６の
ビット２９のセットとアドレスフィールドＹの上位３ビ
ツトによって決定される。キャリイセープ加算器７４の
出力は、レジスタ７８．８０にセーブされる。

キャリイセープ加算器７４の２つの出力であるギャリイ
とサムばまた、３人力のキャリイセープ加算器８２に供
給される。キャリイセープ加算器８２の第３の入力は、
ディスクリブタ８４、すなわち８つのオペランドディス
クリブタ（ＯＤＲ）と１つのインストラクションセグメ
ントディスクリプタ（ＩＤＲ）の部分を含むレジスタの
スタックから到来する。若し、ビット２９が′０″であ
ると、とのインストラクションセグメントディスクリブ
タば、パーチュアルアドレスの形成に使用される。好実
施例においては、各ディスクリシタは二つの７ゾンワー
ドから構成されているので、各ディスクリブタ（ｄ１全
部で７２ビツトを含んでいる。アドレスディスクリブタ
のペース部分ばＣ／Ｓ加算器８２への第３人力である。

Ｃ／Ｓ加算器８２のキャリイとサムば、し７スタ８６．
８８にセーブされる。

このディスクリブタのペース、の上位１８ビツトは、し
／メタ９０にストアされる。フラグ、ワークスペースレ
ジスタ番号及びディスクリシタのタイプフィールドは、
レジスタＲＦＷＳＴ　９２にストアされ、そのディスク
リブタ番号はＲＤＲ９４にストアされる。

■サイクルの終点時点において、有効アドレスとバーチ
−アルアドレスの形成に必要とするすべての情報がレジ
スタ７８．８０，８６，８８゜９０９２および９４にス
トアされる。

Ａサイクルに２いて、レジスタ７８と８０からのキーリ
イとサムｉ’ｌ’、全加算器９６で加算されて有効７　
トｖス４６　全発生し、この有効アドレスは有効アドレ
スレジスタＲＥＡ　１００にストアされる。

レジスタ９４からのディスクリブタ番号は、境界（バワ
ンド）レジスタＲＢＮＤ−Ｐ／Ｃ１０４にストアされて
いるディスクリブタの境界フィールドを得るために境界
レジスタツク（ＢＮＤ：）に供給される。レジスタ８６
．８８．９０の内容は、全加算器１０６に供給される。

そのサムの下位１１ビソトニ、おりソシュユニノト１０
８に送られ、上位ビットは、レジスタＲＶＡ−Ｐ／Ｃ１
１０にストアされる。し／メタ９２中のディスクリブタ
のワークスペースフィールドは、ワークスペースレジス
タＷＳＲ１１２のスタック中のワークスペースレジスタ
を識別するのに使用され、レジスタ１１２からのアドレ
スされたワークスペース番号は、レジスタＲ７＃Ｓ−Ｐ
／Ｃ１１４の中に書込丑れる。このようにして、Ａサイ
クルの終りにおいて、ＲＰＮを発生させるのに必要々情
報は、レジスタ１１０と１１４中にストアされる。

Ｐ／Ｃサイクルにおいて、レジスタＲＢＮＤ−Ｐ／Ｃと
１０４中の境界からレジスタＲＥＡＬ　００中の有効ア
ドレスを算術演算ユニット１１６によって減算すルコト
により、境界テエノクオペレーションフ、’）ｈ　％行
される。その結果が若し正であれば、その時は、当該有
効アドレスは、それのために設定されている境界内にあ
る。若しその結果が負であると、境界逸脱エラー（ｏｕ
ｔ−ｏｆ−ｂｏｕｎｄ　ｆａｕｌｔ）が生じたことにナ
リ、そのオペレーティングシステムは、そのことＯ通告
を受ける。その有効アドレスはまた、ディストリビュー
タにも転送される。レジスタ１１０゜に４にある相対バ
ーチーアルペース番号（ｒｅｌａｔｉｖｅ　ｖｉｒｔｕ
ａｌ　ｐａｇｅ　ｎｕｍｂｅｒ）は、ノぐ−チュアルア
ドレス４８の有効ワークスペース番号とバーナー了ルペ
ーノ番号を発生するために口／ツクユニ＞　ト１１８に
よりワークスペース番号の下位２ビツトに論理和算され
る相対バーチュアルペーン番号の上位２ピツトを持って
いる。結合された有効ワークスペース番号とバーチーア
ルペース番号のＩＣビット（り、ディレクトリ１２０の
行（ｒｏｗ）全アクセスするのに用いられ、そのアドレ
スされた行の内容は、比較器１２２によって、轟該バー
テユアルアトゞレスの有効ワークスペースとバーデュア
ルヘーノ番号ヲ構成しているビットのバランスと比較さ
れる。若し、比較器］２２で一致が認められると、その
現実のページ番号ＲＰＮがデータアレイ１２４中の同一
行に置かれる。当該現実のページ番号は、次に、データ
アレイ１２４からキャノソユユニノト１０８に転送され
る。このようにして、Ｐ／／Ｃサイクルの終シには、有
効アドレス、ワードアドレス及び現実のページ番号が形
成され、当該ンステムの各ユニットに対しで、それら各
ユニットの必要に際して順次に、転送さ０る。

第４図には、インストラクションワード１６のＹフィー
ルド１２６と、アドレスレジスタＡＲ１２８と、インス
トラクション１６のタグフィールドによって特定される
インデックスあるいは他のレジスタ１３０の各フィール
ドが示されている。上記各レジスタの情報内容は、互い
に加算されて有効アドレスＥＡ４６を形成する。２４ピ
ントの有効アドレス４６は、次に、３６ビノトのディス
クリブタペース５０に加算されて、４０ビツトの相対バ
ーチニアルアドレス１３２を形成する。ディスクリブタ
ベース５０の２つの下位ビットは、バイト識別子すなわ
ちバイトアドレスであることに注意スヘきである。上記
相対パーチュアルアドレス１３２の２つの上位ビットは
、９ビツトのワークスペース番号５２の２つの下位ビッ
トと論理和算さ几てパーチュアルアドレス４８を形成す
る。このバーチュアルアドレス４８の上位９ビツトば、
有効ワークスペース番号１３４として、ビット９−３０
ｉｉパ一チユアルベージ番号１３６として、ビット３１
−４０はワード番号１３８として、ビット！１と４２は
バイトアドレス１４０　ト、　して、またビット４３−
４６はピントアドレス１４２として定義される。

ページングプロノク２４によって使用されないパーチュ
アルアドレス４８のごくイトとビットのアドレスビット
は、若し必要ならばＣＥＰＵ　１０の引き続くサイクル
あるいはステージで使用するためにレジスタＲＢＢ−Ｃ
／Ｓ　１４４にストアされる。実ページ番号１４６であ
る１６．ビットの番号は、ワードアドレス１３８すなわ
ち１６ビノトの番号に付加されて、物理的アドレス５４
すなわち、この好適実施例におハては２６ピノトのアド
レスを形成する。

第７図には、ＣＥＰＵＩＯのコントロールコシツクの詳
細が示されている。■サイクルの間に、レジスタＲＢＩ
Ｒ１４中のインストラクション１６のｏｐコードは、イ
ンストラクションサイクルコントロールストア（ＩＣ８
）　５８をアクセスするために使用される。ＩＣ３５８
によシ発生される情報の型式信号すなわちコントロール
信号は、メモリコマンドの型式すなわちメモリコントロ
ール信号を記述する３ビツトのフィールドと、そのイン
ストラクションを実行するためにＣＥＰＵ　１０に必要
とされるクロック期間の数を記述する遅延フィールドと
、そのインストラクションのだめのイレーガル手順（Ｉ
ＰＲ）状態を記述するフィールドと、そのインクｊ・ラ
フジョンをキャッシュユニットから読み出しする時のそ
のインストラクションのターケゝソトワード用データ整
列フィールドと、そのインストラクションがＣＥＰＵ　
１０のサイクルを通して進行しているときにどのレジス
タがビジーになるかを識別するレジスタビジーフィール
ドと、どのレジスタが更新されるべきかを識別するレジ
スタ７□−ルドと、中央実行ユニノ）　（ＣＥＵ）ある
いはパイナリィおよび算術ユニット（ＢＩＮＡＵ）もし
くはその双方の・ハずれがＣＥＰＵのＡあるいはＱレジ
スタの最新（ラスト：　ｔｈｅ　ｔａｓｔ　）の妥当な
（ｖａｌｉｄ）コピーを持ってハるかを記述するＡ／Ｑ
ラストチェンジフィールドと、どの実行ユニットがその
インストラクションのための特別のインジケータをチェ
ンジするがを記述するインジケータレジスタラストチェ
ンジフィールドとを含んでいる。

■サイクルの終りにおいて、ＲＢＩＲ１４にあるインス
トラクションのｏｐコードは、レジスタＲＢＩＲ−Ａ　
１４８にストアされる。Ａサイクルにおいて、、ＲＢＩ
Ｒ１４８中のＯｐコードはＡサイクルコントロールスト
ア（ＡＣ８）　６８　’？アクセスするのに用いられる
。ＡＣ８６８の出力は、どのＥＵがそのインストラクシ
ョンを実行するのかを特定、スナワチ指定する３ビツト
フイールドと、指定されたＥＵに送られた実際の実行コ
ードである８ピントフイールドとを含む。■サイクルに
おいて、ＲＢＩＲ１４からのｏｐコードは、組合わせロ
ジック１５０に供給され、とシわけそのＯｐコードを、
そのインストラクンヨンが、上記した方法以外の方法で
そのターケ８ノドワードのアドレスが形成されるものか
、すなわち特別のコントロール７−ケンスを必要とする
かを決定するためにデコードする。このようなインスト
ラクンヨンの例は、リピート（Ｒｅｐｅａｔｓ　）、マ
ルチワード（ｍｕｌｔｉｗｏｒｃｉ）　ＥＩＳ、ＬＲＥ
Ｇ、ＬＡＲＥＧ、５ＲＥＧ。

５ＡＲＥＧ、その他である。加えて、ロジック１５０は
、ＩＦＵ　１２からコントロール信号を受け、インスト
ラクンヨンがＩＦＵ　１２のインストラクション′スタ
ックから読み出されるときにコントロール１ノードイン
ストラクノヨン（ＣＲＩ）をＩＦＵ　１２へ転送スル。

それによｆｉ、ＩＦＵ１２はＲＢＩＲ１４に転送される
べき次のインストラクンヨンをポイントするようにその
ポインタを更新することができる。ＩＣ８５８からの情
報は、この情報をＣＥＰＵ　１０のサイクルあるいはス
テージを通して遂行して行くための１つのステノン０と
１７てレジスタＲＩＣ８−Ａ１５２の中１でストアされ
る。

Ａサイクル中において、そのメモリコマンドフィールド
は’Ｉ　ＲＩＣ３−Ａ　１５２から組合わせロジック１
５４に転送され、キャッシュユニットに追出なメモリコ
ントロール信号を供給する。整列コントロールフィール
ドは、パイプラインを流下して、Ａサイクルの終りでレ
ジスタＲＩＣ８−Ｐ／Ｃ１５６Ｋストアされる。ｏｐコ
ード、実行コード及びＥＵ指定フィールドは、レジスタ
ＲＭＯＤＥ−Ｐ／Ｃ１５８にストアされ、一方ｏｐコー
ドとＡＣ８６８からのＥＵ指定信号はレジスタＲＥＣ−
Ｐ／Ｃ１６０にストアされて、Ｐ／Ｃサイクルの間に実
行コードを指定されたＢＵに転送するのに用いられる。

若し、指定されたＥＵがＣＥＵ　３０であると、その実
行コードは中央コントロールストア（ＣＣ８）　１６２
をアクセスするのに用いられる。ＣＣ８１６２の出力は
、Ｐ／／Ｃサイクルの終了時点でレジスタＲＣＣ９−Ｃ
Ａｉ　６４に登録される（Ｒｅｇｉｓｔ、ｅｒｅｄ）　
。

Ｒｃｃｓ−ｃ、、’ｓ　１６４の出力は、Ｃ／Ｓサイク
ルの終了時点でレジスタＲＣＣ８−Ｅ／Ｔに移される（
ｓｔａｇｅｄ　ｄｏｗｎ）。

ＲｅＯ８−Ｅ／’ｒ　１６６の出力は、次にＥ／Ｔサイ
クルにおいてＣＥＵ　３０をコントロールするために使
用される。ＲｅＯ２−Ｅ／Ｔ　１６６の一定の（Ｃｉｒ
ｔａｉｎ）フィールドは、レジスタＲＣＣ３−Ｅｌ　１
６８に進む。このフィールドの信号はＦＪ１サイクルの
間にＣＥＵ　３０によ）発生されたレザルトスタノクと
インジケータをコントロールするだめに使用される。

ＲＭＯＤＥ−Ｐ／Ｃ１５８の情報は、レジスタＲＭＯＤ
Ｅ−Ｃ／５１７０を通ってＲＭ６′ＤＥ−Ｅ／Ｔ１７２
に移る。Ｅ／Ｔサイクルにおいて、ｏｐコードはコレク
タに転送され、ディストリピーータ２８からのオペラン
ドを受ケるように指定されたＥＵを付勢するだめに、１
つの信号が指定されたＥ　Ｕ　、　ＢＩＮＡＵ、ＤＥＣ
ＣＵ、あるいはＶＭＳＭに転送される。レジスタＲ１，
Ｃ３−Ｐ／Ｃ１５６中の整列コントロール信号は、レジ
スタＲＩＣ８−Ｃ／５１７４に移され、そして次にＣ／
Ｓサイクルの間にディストリビュータ２８に送られる。

第８図は、ディストＩＪピユータ２８の詳細を示してお
９、データ入力レジスタＲＤ１７６ゆ１、ＣＥＰＵｌｏ
が１つのコンポーネントであるＣＰＵのイ重々Ｑ実行ユ
ニットのための原始（ＰｒｉｍＩＬｒｙ）データレジス
タである。ＲＤ１７６からのデータは、ＣＥＵとすべて
の実行ユニット、ＶＭＳＭ、　ＤＥＣＣＵ　、　Ｂ　Ｉ
ＮＡＵに送られる。それはまた、ページングロジックす
なわち機能ブロック２４と、ＣＥＰＵＩＯへ情報を転送
するためのぷ始入力レジスタでもある。ＲＤ１７６への
原始入力はキャッシュユニットからくる。アドレスされ
だターケゞノドワードがキャソ７ユユニノト中にあるす
べての場合に、データはキャソ／−ユニットから直接ダ
ブルワードレジスタＲＤ１７６へ到釆する。このキャソ
ンユユニソトからのデータは、宮にダブルワード、すな
わち実施例においては７２ビツトとして供給される。

デ゛イストリピユータ２８のデータレジスタスイッチ１
７７に、前記実行ユニットの１つによって単一ワードが
要求されれば、これらダブルワードの１つをｑ列させる
。ディストｌ）ピユータ２８の他方の入力は、コレクタ
ユニットから来る。このコレクタ入力は、アドレスされ
たターケ８ノドワードかキャッシュユニット中になけれ
ば使用され、また他のいくつかの特殊ケース、例えば、
コレクタがエフエッチユニットにインストラクンヨンを
送る場合にも用いられる。このコレクタユニットは才た
、ディストリビュータ２８のＡ／Ｑレジスタ１７８のＢ
ＩＮＡＵコピーを更新するだめの情室長を供給する。

ディストｌ）ピユータへの他の入力は、ＣＥＵ　３０か
ら到来する。この入力は、中央Ａ／Ｑレンヌタヌク０中
にストアされる。ＣＥＵ　３０がその人あるいはＱレジ
スタを更新するときはいっでも、ディストリビュータ２
８のＡ／Ｑレジヌク１８０は１サイクル遅れで更新され
る。このようにし７て、この中央Ａ／Ｑレジスタ１８０
は常に、中央実行ユニット３０のＡ及びＱレジスタの更
新後の１サイクルで更新される。レジスタＲＥＡ　ｌ　
８２ば、ＲＥＡし、／ヌク１００からの有効アドレスを
受ける。これについては第６図に示されている。レジヌ
クＲＥＡ　１８２の内存ば、いわゆるダイレクトオペレ
ーション、すなわち少くとも有効アドレスの一部がオペ
ランドとして用いられるオペレーションで使用される。

有効アトゞレスは、Ｐ／Ｃサイクル中にＲＥＡ　１８２
にＯ−１゛される。そこから整列されて、そのインスト
ラクションがグイし・ストオペレーションである場合、
こＲＤレノスタ１７６にロー１８される。

３ＩＮＡＵがそのＡ／Ｑし／スタを更新するときばい−
）−７’も、ＢＩＮＡＵ　！ｖ−Ａ／Ｑ　Ｌ’レジスタ
７８ｉｄコレククが；）転送された信号によシ更新され
る。このようにして、時間内で与えられたどの点におい
ても、ディストリビュータ２８のレジスタ１７８は、中
央＝行ユニノ）３０のＡおよびＱレジスタが最新の更新
情報を持つと共に、ＢＩＮＡＵユニットのＡおよびＱレ
ジスタは最新の更新情報をもつことになる。ディス）　
ｉ）ビーータ２８には、−組の文字整列；イノテ１８４
が設けられる。続き文字（Ｓｅｑ−ｕｅｒ−ｃａ　Ｃｈ
ｒａｃｔｅｒ）や、逆続き文字（ＳｅｑｕｅｎｃｅＣｈ
ｒａｃｔｅｒ　ｒｅＩ］ｅｒｓｅ）などの整列インスト
ラクションの文字変形型式（Ｃｈａｒａｃｔｅｒ　ｍｏ
ｄｉｆｉｃａｔｉｏｎ　ｔｙｐｅｏｆ　ａｉｉｇｌ’１
ｒｎｅｎｔ　ｊｎｓｔｒｕｃｔｉｏｈｓ）が実行されて
いるときには、そのターケ゛ソトデークを最初にＲＤレ
ジスタ１７６に”Ｉｆ　’８込むことが必要である。次
のサイクルにおいて、このデータは、文字整列スイッチ
］８４を介した転送によるインストラフ・／ヨンのゼ要
条件に従って整列される。そして、スイッチ］８４の出
力は、次に、ＲＤレジスクに戻されてＤ　−１８される
。スイッチ１８６のワード製列の組は、ツー１゛全整列
するために用いられ、あるいは前記データを用いるイン
ストラクションを実行するために、その実行ユニノｒへ
の転送のためにＲＤレジスタ１７６に書き込まれるダイ
レクトオペランドを形成するのに用いられる。スイッチ
ＺＤＩ　１８８の組は、その出力に信号が供給されるよ
うに選択する。その出力はＩＦＵ　１２あるいは中央ユ
ニット３０にダイレクトに転送されると共に１、ＲＤレ
ジスク１７６にストアするためにスイッチＪ７７に転送
される。ＺＤＩ　１８８からのダイレクトパス（ｄｉｒ
ｅｃｔ　ｐａｔｈ）ば、コレクタからのインストラクシ
ョンをｉＦＵ　１２に通すために、てだ同様にダイレク
トオペランドをＣＥＵに通すために使用される。ダブル
ワードオペレー／ヨンの場合は　このダイレクトパスは
、その偶数番ワードあるいは奇数番ワードをＣＥＵ　３
０に通ずために使用される。

ＣＥＰＵ　１．　Ｏを通るインストラクションのフロー
るるいは推移は第９図に示されている。インストラクシ
ョンの７−ケンスは、ＡレジスタのロードがＬＤＡ　、
、Ａレジスタへの那算はＡＤＡ、、Ａ及びＱレジスタの
ロード７４　ＬＤＡＱ　）そしてＱレジスタのロードは
ＬＤＱである。■サイクルにおいて、インストラクショ
ンＬＤＡがスタートするので、それがベーシック々１実
行サイクルのインストラクション（ａｆａｓｉｃ　ｏｎ
ｅ　ｅｘｅｃｕｔｉｏｎ　ｃｙｃｌｅ　１ｎｓｔｒｕｃ
ｔｉｏｎ　）である〃１否かを決定するために予備的な
デコードが行なわれる。

そうであるときには、ＣＥＰＵは即座に次のインストラ
クションであるＡＤＡをエサイクルステージの１クコツ
ク期間後に取り入れる。■サイクルの間において、イン
ストラクションＬＤＡの有効アドレスとバーチュアルア
ドレスのアドレス準備の最初の部５’ｊ　（ｔ、ｈｅ　
ｆｉｒｓｔ　ｐａｒｔ　ｏｆ　ｔｈｅ　ａｄｄｒｅｓｓ
　ｐｒｅｐａｒａｔｉｏｎ）がスタートさｈ″′Ｌる。

このインストラクションＬＤＡがＡ＋ｙイクルに移ると
き、そのバーチュアルアドレスの準備が光子されていて
、その下位ピノ［・はキセノゾユユニノトに送られ、そ
のバーチュアルアトノスの上位ビットはページングロジ
ンクヘ行く。Ａサイクルの間に、読み出しコントロール
信号がキャッジ−ユニットへ送られる。インストラクシ
ョンＬＤＡがＰ／Ｃサイクルへ移行するとき、そのペー
ジア）＋レスはキャッシュユニットへ送うレ、境界チェ
ックがなされ、Ａサイクルコントロールストアのアクセ
スがなされ、このＡサイクルコントロールストアからの
実行コードが指定された実行ユニットへ送られる。

またこのサイクルにおいて、キャッジ−アクセル機能が
遂行される。インストラクションＬＤＡがＣ／Ｓサイク
ルに移行するとき、キャッジ−データが選択され、若し
そのキャッジ−ユニット中にターケ８ノドワードがある
ときは、そのターゲットワードはディストリビュータ２
８と中央実行ユニット３０に送られる。次に、ロードＡ
インストラクション（ＬＩ）Ａ　）がｊサイクルに移行
し、このサイクル中にこのインストラクションＬＤＡが
実行され、そしてそのオペランドが中央実行ユニノ）３
０のＡレジスタにロードされる。このインストラクショ
ンＬＤＡがＥ１ザイクルに移行するとき、中央実行二ニ
ット３０におけるインストラクションＬＤＡの実行の結
果は、コレクタへの転送のためにレザルトスタック３８
にロードされる。そしてこのとき、インジケータは更新
されると共にディストリビス−夕２８の中央Ａ／Ｑレジ
、ヌク１８０は更新される。同様にして、インストラク
ションのそれぞれが同様のステージのセントを通して進
行する。

ロードＡ％Ｑインストラクション（Ｌ、ＤＡＱ　）は２
つのサイクルを必要とし、そのためそのシーケンスの次
のインストラクションであるロードＱ（ＬＤＱ）は１サ
イクルだけホールドされることに注意すべきである。

以上の説明から、この発明は、インストラクションの実
行を開始して、各インストラクションのターケ゛ノドワ
ードのアドレスを形成して、このターゲットワードを得
て指定された実行ユニットに必要なコントロール情報を
分配することによって指定された実行ユニットが、中央
実行パイプラインユニットがサブシステムである中央処
理ユニットの性能を最大とする方法で、上記ターケ゛ノ
ドワードに基づく所望のオペレーションを遂行するよう
な中央実行パイプラインユニットを提供するものである
ことが明らかになったと信する。

【図面の簡単な説明】

第１図は中央実行パイプラインユニ７　ト（ＣＥＰＵ）
のブロック図、第２図はインストラクションワードのフ
ォーマットを示す図、第３図は本発明のＣＥＰＵの詳細
を示す機能ブロック図、第４図はインストラクションの
ターゲットワードの有効アドレスとバーチ−アルアドレ
スの発生における各サイクル期間のＣＥＰＵのアドレス
形成ロンツクによシ供給される情報のフォーマットを示
す図、第５図はインストラクションのクーグツトワード
の物理的アドレスのフォーマットを示す図、第６図はＣ
ＦＰＵのアドレス形成ロジックのブロック図、第７図は
ＣＥＰＵ　ノコントロールロジノクノフロノク図、第８
図はＣＥＰＵのコレクタの概略回路図、第９図はＣＥＰ
Ｕを通るインストラクションのフローを示す図でるる。 １０・ＣＥＰＵ、１２・インストラクションフエノテユ
ニノト、１４・・・ベーシックインストラクションレジ
スタ、１８・・インストラクションデコーダ、２０・・
・バーチニアルアドレス準備ブロック、２４・・ベージ
ング機能ブロック、２８・・・ディストリビ、−タ、３
０・・ＣＥＵ、３２・・・中央コントロールプロツク、
３８・・レザルトスタック、４０・・・中央インストラ
クションカウンタレジスタ、５６・・・境界チェックＩ
Ｉ　能ユニット、６２・・・レジスタビジイロジック機
能ブロック、７０・・・データ・イン・コントロール、
７２・・・インジケータレジスタ、７４・・キンリイセ
ープ加算器、７６・・・アドレスレジスタ、８４・・デ
ィスクリブタレジ２夕、１００・・・有効アドレスレジ
スタ、１０２・・境界レジスタスタック、１０６・・全
加算器、１０８・・・キャッシュユニット、１１２・・
・ワークスペースレジヌク、１２２・・比較器、１６２
・・中央コントロールストア、１７６・・・データ入力
レジスタ。 第１頁の続き ・７？）発　明　者　ウィリアム・エイ・シェリーアメ
リカ合衆国８５０１８アリシナ 州フイーニクス・イースト・オ スポーン・ロード４９００ （７２）発　明　者　ラッセル・ダブリュー・ゲンスナ
ー アメリカ合衆国８５３０２アリシナ 州グレンデイル・ノース５０レイ ン８６１３ （７２）発明者　　ジョセフ・シー・サーチェロアメリ
カ合衆国８５０２９アリシナ 州フイーニクス・ウェスト・マ ーサー・レイン３２０９

Claims (1)

1. 【特許請求の範囲】 （１）　　＃ヤノ’／　、　、：Ｌ　＝ットト、複数の
   実行ユニットと、コレクタと、インストラク／ヨンフェ
   ノテユニノトとを持つデジタルデータ処理システムの同
   期型中央処理装置におけるインストラクションの実行を
   初期化する方法であって、該方法は、インストラクショ
   ンフェッチユニットからのアトｌ／ス及びインストラク
   ション情報を含むインストラクションを得るステップと
   、 第１のサイクルの期間に、有効アドレスとパーチュアル
   アドレスのキャリイとサムを形成するために、インスト
   ラクションワードのアト９レス情報ヲ利用シ、メモリコ
   マンド信号とデータアラ・（＞ンｌ□−１７）ロール信
   号を発生するためにインストラク／ヨン情報をデコード
   するステップと、第２のサイクルの期間に、有効アドレ
   スと、ワードアドレスを含むパーチュアルアドレスの形
   成を終了し、バーチュアルアドレスのワードアドレス部
   分ヲキャ／−ユニットに転送し、メモリコマンド信号を
   キャラツーユニブトに発し、インストラクション情報を
   、その実行コードを実行するために冥行コード信号と実
   行ユニットを指定する信号ノ組（ｓｅｔ）にコンパ−１
   ・するステップと、第３のサイクル期間に、バーチュア
   ルアドレスを物理的ページ番号を含む物理的アドレスに
   コンバートし、その物理的ページ番号をキャッジ−ユニ
   ットに転送し、第２のステニジで発生された実行コード
   を指定された実行ユニットに転送し、中央実行ユニット
   が指定された実行ユニットである場合は実行コードを実
   行ユニットコントロール信号にコンバートするステップ
   と、 第４のサイクル期間に、キャノ７ユユニソトから転送さ
   れたアドレスされたターケ８ノドワードを整列させるス
   テップと、 第５のサイクル期間に、アドレスされた実行ユニットを
   、アドレスされたターゲットワードを受けるように付勢
   し、インストラクション情報全コレククに転送し、前記
   中央実行ユニットが指定されたものである場合はそのイ
   ンストラクションをそのアドレスされたターケゞノドワ
   ードに基づいて実行するステ、・プと、 第６のサイクル期間に、第４のステージ期間にキャノン
   ユニニットから受けたアドレスされたターゲットワード
   に基づいて第５のステージ期間に中央実行ユニットによ
   るインストラクションの実行のレデルトヲレザルトスタ
   ノク中にロードするステップと、から成るインストラク
   ションの実行を初期化するだめの方法。 （２、特許請求の範囲（１）項記載の方法において、各
   サイクルの時間の周期が中火処理装置のクロック周期に
   等しいことを特徴とする、インストラクションの実行を
   初期化するだめの方法。 （３）特許請求の範囲（２）記載の方法において、１ン
   ストラクンヨンのアドレス情報がディスプレイスメント
   フィールドを含むことを特徴とするインストラクション
   の実行を初期化するだめの方法。 （４）特許請求の範囲（３）記載の方法において、イン
   クごラクンヨンのアドレス情報もまたタグフィールドを
   含むことを特徴とする、インストラクションの実行を初
   期化するためめ方法。 （５）　　−ｅヤッシュユニットト、複数の実行ユニッ
   トと、コレクタと、インストラクションフェッチユニッ
   トとを持つと共に、中央実行パイプラインユニット（Ｃ
   ＥＰＵ）を持つデジタルデータ処理／ステムの同期型中
   天処理装置において、上記中央実行パイプラインユニッ
   トＣＣＥＰＵ　）は、アｉ’レス及びインストラフ・イ
   ヨン情報を含むインストラクションワードを得て、これ
   をベー／ノクインストラク／ヨンレジスタ（ＢＩＲ）　
   中にロードする手段と、 有効アドレスとバーチニアルアドレスのキャリイとサム
   を形成するためにベーンックィンストラク／ヨンレジス
   ク中のインストラクションワードのアドレス情報を利用
   する第１のアドレス手段と・メモリコマンド信号とデー
   タ整列コントロール信号を発生するために、インストラ
   クション情報をデコードするだめのコントロール手段と
   を含む第１のステージと、 有効アドレスの形成とワードアドレス部分を含むバーチ
   ニアルアドレスを形成する第２のアドレス手段と、バー
   チニアルアドレスのワードアドレス部分をキャノン−ユ
   ニットへ転送するための手段と、メモリコマンド信号を
   キャノンユニニットに発してインストラクション情報を
   実行コード信号のセントとその実行コードを実行するだ
   めの実行ユニットを指定する信号にコンバートするだめ
   の第２のコントロール手段を含む第２のステージと、 バーチニアルアドレスを物理的ページ番号を含む物理的
   アトし／スにコンバートするだめの第３のアドレス手段
   と、その物理的ページ番号をキャノン−ユニットへ転送
   するだめの手段と、上記第２のステージにおいて発生さ
   れた実行コードを指定された実行ユニットへ転送するだ
   めの第３のコントロール手段と、中央実行ユニットが、
   指定された英行ユニノ士である場合に、実行コードを実
   行ユニットコントロール信号ニコンバートスルだメの手
   段を含む第３のステージと、 そマノシュユニットから転送されたアドレスされたター
   ゲットワードを整列させるために、データ整列コントロ
   ール信号をディストリビュータ手段へ伝送するための第
   ４のステージと、ディストリビュータ手段からアドレス
   されたターゲットワードを受けるために、アドレスされ
   た実行二ニットを付勢し、そのインストラクションフ・
   −ルドをコレクタに転送し、上記中央実行ユニットは実
   行ユニットとして指定された場合にはそのアドレスされ
   たターゲットワードに基いてそのインストラクションを
   実行する、第５のステージと、 第４のステージの間に、キャノンユニニットから受けた
   アドレスされたターケ゛ノドワードに基いて、其５のス
   テージの間に中央実行ユニットによレインストラクンヨ
   ンの実行の結果をしｆ　ホトスタック中にローｒ゛シ、
   かつ中央実行パイプラインユニットのインジケータを更
   新するだめのコントロール手段を含む第６のステージと
   、がら構成されるインストラクションの実行を初期化す
   るための装置。 （６）特許請求の範囲第（５）項に記載された同期型中
   央処理装置において、アドレスＭ　報がアドレスフィー
   ルドとタグフィールドを含むことを特徴とする、インス
   トラクションの実行を初期化するだめの装置。 （７）特許請求の範囲（６）記載の同期型中央処理装置
   において、インストラクション情報をデコードするだめ
   の手段がアドレス可能な第１のコントロールストア手段
   であることを特徴とする、インストラクションの実行を
   初期化するための装置。 （８）特許請求の範囲（７）記載の同期型中央処理装置
   において、第２のステージでインストラクンヨン情報を
   実行コード信号にコンバートするための手段が、アドレ
   ス可能な第２のコントロールストア手段であることを特
   徴とする、インストラクションの実行を初期化するため
   の装置。 （９）特許請求の範囲（８）記載の同期型中央処理装置
   に３いて、ベーチーアルアドレスを物理的アドレスにコ
   ンバートするだめの手段が１組の（ａ　５ｅｔ）連想メ
   モリ手段を含む、ことを特徴とするインストラクション
   の実行を初期（１ｒするための装置。 （１０）　　特許請求の範囲（９）記載の同期型中央処
   理装置において、実行コードを中央実行ユニットのだメ
   ツ実行ユニットコントロール信号ニコンバートする手段
   が、第３のアドレス可能コントロールストア手段である
   、ことを特徴とするインストラクションの実行を初期化
   するだめの装置。