JPS6030974B2 - プロシージヤ呼出し装置 - Google Patents
プロシージヤ呼出し装置Info
- Publication number
- JPS6030974B2 JPS6030974B2 JP49137673A JP13767374A JPS6030974B2 JP S6030974 B2 JPS6030974 B2 JP S6030974B2 JP 49137673 A JP49137673 A JP 49137673A JP 13767374 A JP13767374 A JP 13767374A JP S6030974 B2 JPS6030974 B2 JP S6030974B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- register
- procedure
- word
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
Description
発明の分野
この発明は概してコンピュータシステムに関し、特に多
量プログラミング、多重処理においてコンピュータ処理
を制御するシステムにおけるプロシージャ呼出し装置に
関するものである。 従来技術の発明電子計算機すなわちコンピュータは、主
として真空管を特徴とする第１世代ハードウェアからト
ランジスタを特徴とする第２世代ハードウェアを経て、
主に集積回路を特徴とする第３世代ハードウェアに成長
した。 このようにハードウェアの世代が異なることに随伴して
、ソフトウェアにもいろいろな世代があり、第１世代の
ソフトウェアは主として機械語、アセンブラおよびサブ
ルーチンを特徴とし、そして第２世代のソフトウェアは
高レベルの言語、モニタおよびマクロアセンブラを特徴
としていた。第３世代のソフトウェアは、演算システム
、オンライン実時間システム、多重プログラミングシス
テムおよびデータ管理システムを特徴としている。第１
世代ソフトウェアと縦合せての第１の世代ハードウェア
ならびにまた第２世代ソフトウェアと組合せての第２世
代ハードウェアは、主として、ジョブが主に直列的な仕
方で実行されるバッチ処理を行うように構成されていた
。 さらに、第３世代のハードウェア／ソフトウェアシステ
ムもバッチ処理に向けられているが、しかしながら、多
重プログラミングの出現で、幾つかのジョブを直列では
なく並列に実行することができ、それにより入力情報の
発生に伴い該入力を処理するように受け入れることがで
きるようになった。第４世代システムは、次のような要
件を満すことができるものとされている。 ‘１｝ 「この第４世代システムは、通信および制御シ
ステムとして分類されるものであり、広汎に多様化され
たプロセッサの用途を享受することができる。 ハードウエアならびにソフトウエアには、双方共に、シ
ステム管理およびシステム内通信もしくは交信インタフ
ェースが要求される。」■ 「第４世代システムは、主
として、従来のマシンとは異なりプログラムではなくヂ
ー外こよって制御される。 即ち、システム制御は主として記憶されている命令では
なく入力によって設定される。この特徴をさらに発展し
得るか否かは、実時間での情報の処理に依存する。フィ
ードバックが枢要な問題となっている。システム間およ
びシステム内インタフェース間の適当な相互作用も非常
に重要である。データ（通信ビット）とプログラム（情
報ビット）との間の相関関係は注意深く定義しなければ
ならない。」「多重のシフトレジスタ、低コストの大規
模謙出し専用メモリおよびバッチ製作された機能半導体
デバイスが、新しいコンピュータ組織を容易にしている
。論理要素は種々なタスクを行う。例えば、ステアリン
グフリツプフロツプは特定の動作もしくは演算を識別す
る。このフリップフロップは、各論理パッケージのリー
ド線のサブセット（下位集合）にビットを直列または直
一並列に挿入することにより、またクロツクおよび制御
信号の適当な組合せによってセットされる。データは、
システム内の他の箇所に普遍的（または迅速）にアクセ
スすることができる記憶要素に送られる。ステアリング
フリップフロップは、入力を、制御データ、演算情報或
いは彼処理データとして識別できるもので、自動再編成
およびいろいろな制御メモリ構造が可能である。したが
って、主メモリまたはスクラツチパツドメモ１」はコン
ピュータで制御メモリの機能を過渡的に引受ける。ほぼ
瞬時的べ−スで、コンピュータ組織の再編成が可能であ
る。並列処理は容易に実行される。」
量プログラミング、多重処理においてコンピュータ処理
を制御するシステムにおけるプロシージャ呼出し装置に
関するものである。 従来技術の発明電子計算機すなわちコンピュータは、主
として真空管を特徴とする第１世代ハードウェアからト
ランジスタを特徴とする第２世代ハードウェアを経て、
主に集積回路を特徴とする第３世代ハードウェアに成長
した。 このようにハードウェアの世代が異なることに随伴して
、ソフトウェアにもいろいろな世代があり、第１世代の
ソフトウェアは主として機械語、アセンブラおよびサブ
ルーチンを特徴とし、そして第２世代のソフトウェアは
高レベルの言語、モニタおよびマクロアセンブラを特徴
としていた。第３世代のソフトウェアは、演算システム
、オンライン実時間システム、多重プログラミングシス
テムおよびデータ管理システムを特徴としている。第１
世代ソフトウェアと縦合せての第１の世代ハードウェア
ならびにまた第２世代ソフトウェアと組合せての第２世
代ハードウェアは、主として、ジョブが主に直列的な仕
方で実行されるバッチ処理を行うように構成されていた
。 さらに、第３世代のハードウェア／ソフトウェアシステ
ムもバッチ処理に向けられているが、しかしながら、多
重プログラミングの出現で、幾つかのジョブを直列では
なく並列に実行することができ、それにより入力情報の
発生に伴い該入力を処理するように受け入れることがで
きるようになった。第４世代システムは、次のような要
件を満すことができるものとされている。 ‘１｝ 「この第４世代システムは、通信および制御シ
ステムとして分類されるものであり、広汎に多様化され
たプロセッサの用途を享受することができる。 ハードウエアならびにソフトウエアには、双方共に、シ
ステム管理およびシステム内通信もしくは交信インタフ
ェースが要求される。」■ 「第４世代システムは、主
として、従来のマシンとは異なりプログラムではなくヂ
ー外こよって制御される。 即ち、システム制御は主として記憶されている命令では
なく入力によって設定される。この特徴をさらに発展し
得るか否かは、実時間での情報の処理に依存する。フィ
ードバックが枢要な問題となっている。システム間およ
びシステム内インタフェース間の適当な相互作用も非常
に重要である。データ（通信ビット）とプログラム（情
報ビット）との間の相関関係は注意深く定義しなければ
ならない。」「多重のシフトレジスタ、低コストの大規
模謙出し専用メモリおよびバッチ製作された機能半導体
デバイスが、新しいコンピュータ組織を容易にしている
。論理要素は種々なタスクを行う。例えば、ステアリン
グフリツプフロツプは特定の動作もしくは演算を識別す
る。このフリップフロップは、各論理パッケージのリー
ド線のサブセット（下位集合）にビットを直列または直
一並列に挿入することにより、またクロツクおよび制御
信号の適当な組合せによってセットされる。データは、
システム内の他の箇所に普遍的（または迅速）にアクセ
スすることができる記憶要素に送られる。ステアリング
フリップフロップは、入力を、制御データ、演算情報或
いは彼処理データとして識別できるもので、自動再編成
およびいろいろな制御メモリ構造が可能である。したが
って、主メモリまたはスクラツチパツドメモ１」はコン
ピュータで制御メモリの機能を過渡的に引受ける。ほぼ
瞬時的べ−スで、コンピュータ組織の再編成が可能であ
る。並列処理は容易に実行される。」
【３｝ 「ハード
ウェアは通信および制御プロシージヤを支配する。 したがってシステム制御プログラムの使用は相当に低減
されるかまたは除去される。この特徴は、前節に述べた
特徴と密接に関係がある。通信回路網を用いることによ
る局部化（ローカル化）システム設計でソフトウェアへ
の依存が大きく減少されシステム制御が容易となる。シ
ステム間およびシステム内データフローも重要な考察対
象である。このような技術を適用することにより、シス
テムのソフトウェア制御に対する需要が最小限に減少さ
れる。 」‘４）「殆んどの処理は実時間で実行される。 入力に対する演算は、所要の応答時間内に出力を発生す
る速度で行われる。ここで言う所の実時間とは、プログ
ラムのインターリーブや時分割マンーマシン相互作用を
意味するものではない。寧ろ、実時間の意味は、データ
が利用可能になるとシステムが該データを受け付けて所
望の応答時間により課せられる制約内でこのデータを処
理することを言う。」【５ー 「システムは容易に拡張
可能である。 ハードウェアおよびソフトウェアは設計上機能的にモジ
ュール化される。システムの設計変更無しで計算能力を
変更できる。但しこれは、可変命令セット（信号）を意
味するものではない。しかしながら、ソフトウェアの入
れ子関係にあるサブセットを補完するために入れ子関係
にあるハードウエアのサブセツトを利用することができ
る。実際、ソフトウェアのこの入れ子構成もしくはネス
チングは、現在実際に行われている。使用者もしくはユ
ーザのソフトウェアには通常、アクションマクロおよび
システムマクロが含まれている。システムマクロは通常
、特定の端末デバイスに対し通信機能を行う入れ子構成
のマクロを含んでいる。このようなマクロは取り払った
り特殊化することができる。即ち、システムのモジユー
ラ化である。ハードウエア（例えば端末）の設計に、族
の概念を適用する試みがなされている」（以上ｍないし
（５ｉ節で述べた内容は、米国ニュージヤ−シー州、Ｅ
ｍｇｌｅＷｏｏｄＣＩｉｆｉｓ所在のＰｒｅｎｔｉｃｅ
−Ｈａｌｌ Ｉｎｃ社発行のＦｒｅｄ Ｇｒｕｅ肋ｅｒ
ｇｅｒ編集による「Ｆｏｕ九ｈＣ治ｎｅｒａｔｉｏｎ
Ｃｏｍｐｕｔｅ岱：Ｕｓｅｒ Ｒｅｑｕｉｒｅｍｅｎｔ
ｓａｎｄＴｒａｎｓｉｔｉｏｎ」の１６ないし１刀割こ
掲載されているＤｒ．Ｃ．Ｊ．ＷａｉｔｅｒおよびＡＭ
ｉｎｅ ＢｏｈＩ Ｗａｉｔｅｒの論文「Ｔｈｅ Ｓｉ
ｇｎｉｆｉｃａｎｃｅ ｏｆ ｔｈｅ ＮｅｗＣやｎｅ
ｒａｔｉ。ｎ Ｔｅｃｈｎｉｃａｌ
ＫｅｙｎｏｔｅＰｒｅｓｅｎｔａｔｉｏｎ」から発行
者の許しを受けてここに引用したものである）。第１世
代ハードウェアーソフトゥェアコンピュータシステムに
おける処理は比較的直裁的なものであって、ジョブ或い
はプログラムは基本的なものであって、ジョブ或し、は
フ。 。グラムは基本的な処理単位と見徹されていた。個々の
使用者がジョブ或いはトランザクッションを開始すると
、プログラムは、一般に、殆んど或いは全く中断もしく
は割込みを伴うことなく、該ジョブまたはトランザクッ
ションが完了するまで実行される。例えば、ＦＯＲＴＲ
ＡＮのような高レベル語プログラムの編集や実行のよう
な多くの直裁的なジョブは単一のプロセスとして実行す
ることができ且つ実行されていた。しかしながら、さら
に難しいジョブでは、マルチタスク演算が必要とされ、
このようなジョブの実行中に他のプロセスが創成される
。（ここでプロセスとは、或る活動の実行を意味する概
念であって、活動の記述であるところの１つまたは２つ
以上のプロセスによって用いることができるプログラム
の概念と混同しないように注意されたい。）またプロセ
スとプログラムを実行するプロセッサとは別の意味であ
る。定義集参照）。基本的な処理の単位であるプロセス
の概念は第３世代のコンピュータの多重プログラミング
と多重処理の環境での必要性を満たすように発展して来
た。 多くのユーザーが同時にサービスを欲している様な環境
では多重処理がコンピュータシステム内でリソースを目
当に競い合っていると理解するのは当然のことである。
各プロセスは一つのフ。ログラム（即ち命令の順番付け
られた収集及び命令に関連する他のデータ‐）から成り
、プログラムはコンピュータによって実行され、かつユ
ーザーのジョブまたはそのジョブのいくつかのフエ−ズ
を実行する為にデータ一に作用する。多くのその様なプ
ロセスがシステムに同時にアテンションを求めていると
ころでは、プ。セスとのおよびプロセス間での通信のタ
スク、制御のタスク、およびこのようなプロセスヘリソ
ースを割当てるタスクは特に第４世代のシステム要求の
見地から見て極度に複雑になる。バローズのＢ−６５０
０およびＢ一７５００コンピュータは、バローズＢ−６
５００／Ｂ−７５００スタツクメカニズム（Ｐｒｏｃ．
ＡＦＩＰＳ Ｓｐｒｉｎｇ Ｊｏｉｎｔ Ｃｏｍｐ．Ｃ
ｏｎｆ．１９６８ｐｐｓ．２４５一２５１、トンブソン
、ワシントンＤ．Ｃ．）と題してＥ．Ａ．Ｈａｕｃｈと
Ｂ．Ａ．Ｄｅｎｔにより論議されており、また南オース
トラリア、アデレード、１９６ｇ王、第４回オーストラ
リア、コンピュータ会議のバローズＢ−６５００プロシ
ーディングスに関するプロセス・ハンドリングと題され
てジェイ、ジー、クレアリーにより論議されているが、
このコンピュータはスタツク機構を利用してプロセス制
御方法を供給してくれる。 基本的には各プロセスは記憶をスタックに割当てそのス
タックに、プログラム・プロシージヤ、データ配列そし
て現行のプロセス状態を参照してローカル変数すなわち
局所変数をたくわえる。・・・・・・・・・スタックは
後入れ先出しの記憶領域として動作する。・・・・・・
・・・実際のプロセスは実際のスタックにて代表される
（Ｊ．○．ＣＩｅａひａのｖｅｐｐｅ：２３１〜２３２
）。従ってスタックは実行する動的なプログラムの履歴
を記憶する設備をもつ。ｐｐｓ２３３−２３４には、多
重プログラミングおよび並列プロセシングの制御の為の
ビークル（ｖｅｈｉｃｌｅ）を提供するために、“サグ
ロ型のスタツクツリースまたはカクタススタック”が如
何に簡単に創造されるかを一層明確に説明している。 然し記事に発表されたスタック機構技術は第４世代コン
ピュータシステムには全お満足出来るものではない。何
故ならば該技術は、各プロセスに与えられたいくつかの
特権に従ったかかる第４世代コンピュータの他の無数の
プロセスに対する情報へのアクセスを制限することによ
る情報の充分な保護をしていないからである。１９６９
年１０月Ｐｒｉｎｃｅｔｏｎ ＵｎｉｖｅＢｉｔｙで催
された船ｓｏｃｉａｔｊｏｎゆｒＣｏｍｐｕｔｉｎｇＭ
ａｃｈｉｎｅひ後援の講演集「Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆｔｈｅＳｅｃｏｎｄ ＳのｍｐｏｓｌｗｍｏｎＯｐ
ｅｒａｔｉｎｇＳｙｓにｍｓＰｒｉｎｃｉｐｌｅｓ」に
公表されているＡＪ．茂ｒｎｓｔｅｊｎ、Ｇ．Ｄ．Ｄｅ
ｔｌｅｆｅｅｎおよびＲ．日．Ｋｅｒｒ の 論 文
「 Ｐｒｏｃｅｓｓ Ｃｏｎｔｒｏｌ ａｎｄＣｏｍｕ
ｎｉｃａｔｉｏｎ」には「汎用演算システム内に実現さ
れているプロセスの構造およびプロセス間交信機能」が
記述されている。 このシステムによれば、１つのプロセスは論理セグメン
トと称される４つまでの部分から構成することができる
。 プロセスが格納されている時には、これらセグメントは
物理的に分離した場所に存在することができる。これら
セグメントの再配置および保護は４つのレジスタによっ
て達成される。一般に、プロセスは、プロセスが相互に
交信するのに用いる機構を利用して、プロセスにより発
生されるプリミチブ（即ち擬命令）を実現するオペレー
ティング・システムによって制御される。 この交信では、主に、プロセスが１つのファイルを共用
するのと同じ仕方でイベントが共有される。各プロセス
は、現在開かれている各ファイルに対する独特のヱント
リを含む山Ｔ（活動項目テーブル）を指し示すＫＩＴ（
既知項目テーブル）ェントリを有する。この構成により
１つのプロセスは、イベントが生じた時に、（「通知」
プリミチブを発生することにより）通知を要求すること
ができる。その結果、オペレーティングシステムは、通
知を待機している要求プロセスを識別するェントリィを
イベントと関連のイベント待ち行列（イベント・キュー
）に創成する。この時点で、要求を出しているプロセス
は実行を続けても良いしあるいはまた「阻止」プリミチ
ブを発生して休止もしくは中断することもできる。何ん
らかの他のプロセスが「原因」プリミチブを発生した時
にイベントは生起したと称され、そしてこのイベントは
カタログに納められて同じプリミチブを用いている直援
構造で処理される。情報は１つのプロセスから他のプロ
セスまたは所与のタスクを実行するために協働するプロ
セスに転送することができる。プロセスはオペレーティ
ングシステム内の他のプリミチブにより創成されたりあ
るいは破壊される。このようなプロセス交信および制御
方法では、実行中のプログラムの規則的な動的歴史は得
られず、プロセスおよびイベント管理のソフトウェアで
の多重化と言う概念が導入されている。 またこの方法では、特権レベルで、プロセス相互間の保
護が行なわれない。またプロセス相互間におけるメッセ
ージの伝達も効率的な仕方では行なわれない。さらにま
た、アドレツシングプロセスならびに再配置は、第４世
代システムにとって不充分であると考えられる。第４世
代システムにとって必要なのは、プロセスを効率的にア
ドレスし再配置して、プロセスの状態を識別する情報パ
ターンを発生し、さらに、上記の状態を制御もしくは管
理し、特権レベルで他のプロセスならびに当該プロセス
自体からプロセスを保護し、しかもプロセスを効率良く
ディスパッチし且つ他のプロセスと同期させ、さらに個
別的な仕方でプログラムを書込んだ使用者が１つのプロ
グラムモジュールから他のプログラムモジュールに移行
するのを可能にするファームウエア−ハードウエアシス
テムである。所要の機能を効率的に遂行するコンピュー
タシステムの設計における上に述べたような要件および
他の要件ならびにそれらに関連する問題は、このような
機能のうちの幾つかを達成するための示唆と共に、「Ｃ
ｏｍｍｕｎｉｃａｔｉｏｎｏｆｔｈｅＡＣＭ」１１巻５
号（１９６群王５月）に掲載のＢｕｔｅｒＷ．Ｌａｍｐ
ｓｏｎの論文「Ａ Ｓｃｈｅｄｕｌｉｎｇ Ｐｈｉｌ
ｏｓｏｐｈｙ ｆｏｒＭｕｌｔｉｐｒｏｃｅｓｓｉｎｇ
Ｓｙｓにｍｓ」に論述されている。 しかしながら、この論文で論述されている示唆では問題
の解決には到らないと考えられる。発明の目的 この発明の基本的な目的は多量プログラミング、多重プ
ロセシングの環境においてフ。 。シージャ呼出し及びスタツク機構の改善された装置を
提供することにある。もう一つの目的は操作上のオーバ
ーヘッドを削減するプロシージャ呼出しとスタック動作
の為の装置を提供することである。 この発明のさらに他の目的には、プロシージヤを、それ
が呼出されたプロセス内の点に正しく戻すことを可能に
するために、コールもしくは呼出しの歴史を維持する改
良されたシステムおよび方法を提供することにある。こ
の発明のさらに他の目的は、改良されたスタック・フレ
ーム・ハードウェア構造を提供することにある。 この発明のさらに他の目的は、スタツク・フレームを創
成したり削除するためのハードウェア／ファームウェア
構造を提供することにある。 この発明のこれらおよび他の目的は、この発明の好まし
い実施例の説明を図面と関連して読む時、明らかになる
であろう。発明の要約 プロシージヤ呼出し‘ま、一つのプログラムモジュール
から次のモジュールへと進むようなモジュ−ル方式でプ
ログラムを書いたユーザーもしくは使用者によって使用
される。 プログラムモジュールはオペレーティングシステムのサ
ービスを利用するためにユーザープログラムにより使用
され、オペレーティングシステムそれ自身によって応答
するモジュール構造を達成する様に使用される。プロシ
ージャ呼出し‘まハードウェアの命令、及びハードウェ
アが認知可能なスタックと呼ばれる機構により行われる
。プロシージャ呼出し機構に対し主に要求されるものは
｛ａ｝ コーラ一（呼出し者）がコーリー（被呼出し者
）を呼ぶ権利があるかチェックすること（リング保護機
構がこの権利のチェックを可能とした場合のみ）。 ‘ｂ｝ コーラ一の状態を退避すること。 これは退避レジスタ、命令カウンター（リターン用）、
および他の状態ビットを含む。｛ｃ｝ パラメーターの
通過を可能とする。 【ｄー 呼び出されたプロシージャの為の有効なヱント
リイポィントを決定すること。‘ｅ｝ アドレス指定機
構における何らかの必要な調整をすること。 ‘ｆ｝ 新しいプロシージャを入れること。 呼び出されたプロシージャが終了し、出される時、呼出
し‘こよってなされたことは元に戻されなければならず
、それ故呼出しプロシージャの状態が呼出し以前の状態
に戻りそのプロシージャ内の次の命令が実行される。ス
タツクはこれを行うのを可能とするように使用される機
構である。 それはハードウェアによって特別な方法で使用される一
つのセグメントである。それは、スタツクフレームと呼
ばれる一群の連続する部分からなり、そのスタックフレ
ームの一つだけが普通は一時にアクセスされ、かつ後入
り先出しの態様でアクセスされる。スタックフレームは
プロシージャの呼出しの結果として創成され、情報を記
憶するのに使用される。続いてのプロシージャ呼出し‘
ま新しいスタックフレームを創成し、そこからの出口は
前のフレームを取出す。（ｐｏｐｓｕｐ）。この様にし
て呼び出しの履歴は復帰を可能とするために正しく維持
される。 実際のスタックフレームの場所は特別のレジスタ、すな
わちＴ−レジスタあるいはトップオブスタツクレジスタ
により維持される。レジス外こないパラメータを通過す
ることはプログラマーにより選ばれた中間ベースレジス
タを使用して為される。プロシージャ呼出しを作るため
の準備として、命令ＰＲＥＰＡＲＥＳＴＡＣＫが実行さ
れる。 この命令は、その命令内にプログラマーによって特定さ
れたそれらのレジスタを、スタック内に退避するように
する。この命令はまた状態レジスタをも退避するように
し、そしてプログラマーにパラメータースペースに対す
るポィンタを提供し、従ってプログラマ−はこのパラメ
ータースベイスに、呼出されたプロシージャに通される
べき情報をロードすることができる。次にＥＮＴＥＲ
ＰＲＯＣＥＤＵＲＥ命令が実行されて、上述した要求項
目に相応する以下のステップを通してプロシージャ呼出
しを完了させる。 【ａ）リング検査、コーラーリングはそのコーフ−が位
置しているリングが新しいブロシージヤを呼ぶ特権を持
つのを確めるために、（即ち呼出しはより小さいか又は
同等のりング番号に対して存在すべきである）チェック
もしくは検査される。若しリング・ク。シングが必要と
されるならば新しいプロシージャが特別のりングゲート
を通じて通さなければならない。新しいリング番号は呼
出されたプロシージャの番号である。 ｛ｂ）命令カウンターが退避される。 これは退避状態を完了する。‘ｃ）ベースレジスタ０は
通過するパラメーターを効果的に示す様に作られる。 ‘ｄー 呼出されたブロシージヤのェントリ・ポィント
はプロシージャ・ディスクリプタから得られ、そのディ
スクリプタのアドレスはＥＮＴＥＲＰＲＯＣＥＤＵＲＥ
命令に含まれている。 ‘ｅ’結合情報のポィンタは代表的にはベースレジスタ
番号７にロードされている。 ‘ｆ｝ 新しいプロシージヤは新しいリング番号と、命
令カウンタにおけるエントリ・ポイントのアドレスとを
ロードすることによって入れられる。 現行のスタックフレームの残りもローカル変数の記憶の
為に呼出されたブロシージャに利用される。 呼出されたプロシージャが復帰することを望む時には、
それはＥＸＩＴＰＲＯＣＥＤＵＲＥ命令を実行する。レ
ジスタおよび命令カウンターはスタツク内のそれらの退
避領域から回復される。ＰＣＢの絶対アドレスはプロセ
スの論理名と呼ばれる２つの整数ＪとＰによって決めら
れる。 ファームウェアによて知られた絶対場所には、Ｊテーブ
ルと呼ばれるテーブルがある。Ｊテーブルのエントリｊ
はＰテーブルと呼ばれるテーブルの絶対アドレスＰＪを
含む。Ｐテーブルのェントリイｐは論理名Ｊ．Ｐで決め
られるＰＣＢの絶対場所を含む。好ましい実施例の説明 概論 本発明は代表的にはハードウェア／ファームウエア／ソ
フトウエアのオベレーテイングシステムによって統合さ
れる、後述のハードウェアシステムの環境において動作
する。 第１図を参照すると、サブシステムは、プロセッサ・サ
ブシステム１０１、記憶サブシステム１０２、及び１つ
或いはそれ以上（３２迄）の周辺サブシステム１０３で
ある。プロセッサ・サブシステム１０１は中央処理装置
ＣＰＵＩ０４と、４迄の入力／出力制御装置ＩＯＣＩ０
５とを含んでいる。各周辺サブシスブムは周辺制御装置
ＰＳＵＩ０６と、一群の装置アダプタＤＡＩ０７と、２
５釜室の周辺入力／出力装置１０８とよりなる。記憶サ
ブシステム１０２はそれぞれが３２なし、し５１２キロ
バイトよりなる１なし、し４つの半導体メモＩＪ・モジ
ュールによって構成されている。１ フ。 ロセツサ・サブシステムプロセッサ・サフシステム１０
１において、ＣＤＲＩ０４は、システム及び記憶サブシ
ステム１０２とのインタフェースに対して基本的な処理
操作を行う。 ＩＯＣＩ０５は記憶サブシステム１０２と周辺装置１０
６間のすべての情報交換を制御する。■ 中央処理装置 ＣＰＵは主メモリ・シンクロナイザ１０９と、バッファ
・メモリ１１０と、計算装置１１１よりなる種々の要素
と、任意のエミュレーション装置１１２とよりなる。 主メモリ・シンクロナィザ１０９は計算装置１１１、バ
ッファ・メモリ１１０、及びＩＯＣＩ０５間で主メモｌ
ｉを使用するための衝突もしくは競合を解決する。衝突
は優先順次に基いて解決される。即ち、ＩＯＣは最も高
い優先順位を有しており、次の優先順位は（計算装置か
ら）メモリへの書き込みであり、さらに次の優先順位は
（バッファ・メモリへの）メモリからの読み出しである
。主ＣＰＵは又、主メモリのアドレス指定を制御するア
ドレス制御装置ＡＣＵ１ ３１と、主メモリの最も最近
使用されたアドレスを記憶する為に使用される連想メモ
リＡＳ１３２とを含んでいる。 バッファ・メモリ１川ま小容量の高速バッファ・メモリ
であり、平均メモリ・アクセス時間を減少するために、
主メモリの選択された領域と、計算装置とのインタフェ
ースとの写しを作る。 各メモリの読み出しが行わる間、バッフ ァ・メモＩＪと主メモＩＪとの双方がアクセスされる。 取り出されるべき情報がすでにバッファ・メモリ内にあ
るならば主メモリの読み出し‘ま終了され、情報がバッ
ファ・メモリから取り出される。さもなければ主メモリ
ー０２が読み出される。これが行なわれる度毎にＣＰＵ
Ｉ０４は所望の情報を含む３２のバイトを取り出す。 この情報は将来のメモリ参照の為にバッファ・メモリ内
にとどまる。バッファ・メモ川まソフトウェアに対して
透明であるので、ある瞬間においてコンピュータを制御
するプログラムは、そのコンピュータが処理する情報が
バッファ・メモリから取り出されたものか、或いは主メ
モリから取り出されたものかを決定する事が出来ない。
計算装置１１１はＣＰＵ内でのすべてのデータ処理とア
ドレス発生とを行う。 計算装置内の典型的な制御メモリー３０（サミール・ェ
ス・ヒュッソン著、プレンティス ホールィンコーポレ
ーション発行の原理と実際、マイクロプログラミングを
参照の事）はシステムを初期設定するファームウェアを
含み、ＣＰＵＩ０４及びＩＯＣＩ０５を制御し、そして
命令セット（（図示せず）を符号解読する。 随意に制御メモリは科学的命令、検査ルーチン、エミュ
レーション・パッケージ或いはプロセッサ・サプシステ
ムの能力を延長する特殊な目的の態様を提供する。オプ
ションとしてＣＰＵはこのシステム以外のシステムのエ
ミュレーションを提供する。 エミユレータ１１２は、フアームウエア、ソフトウェア
、そしてある場合にはハードウェアの構成要素である。 ‘Ｂ｝ 入力−出力制御装置 プロセッサ・サブシステムのＩＯＣＩ０５の部分は、周
辺サブシステム１０３と記憶サブシステム１０２間のデ
ータパスを提供する。 このパスは周辺装置の指令の初期設定を可能とし、その
結果のデータ転送を制御する。ＩＯＣは典型的に３２迄
のチャネル制御装置（図示せず）を取扱う事が出来る。 ｛Ｃ｝ 周辺サブシステム 第１図の周辺サブシステム１０３においてＰＯＵＩ０６
は、入力／出力オペレーションの間、入力／出力周辺装
置１０８を制御する事によってＣＰＵＩ０４へのロード
を緩和するスタンドーアロン・マイクロプログラミング
・プロセッサである。 ＣＰＵはチャネル・プログラムに含まれる命令を実行す
る事によってこれを行なう。このプログラムはＣＰＵ内
にて行われる演算論理、転送、シフト、及び分岐操作に
帰結する。それぞれが制御する周辺装置の種類（例えば
、ユニット・レコード、大容量記憶装置（ディスク）、
磁気テープ、通信等）に応じて数種類のＰＣＵがある。 装置アダプター０７はＰＣＵとこのＰＣＵが制御する周
辺装置１０８との間を仲介する。 各装置アダプタは、特殊な型の周辺装置との通信を行う
のに必要な、デリケートなフア−ムウェアと論理回路を
含む。型式によっては装置アダプタすなわちＤＡＩ０７
は一つあるいは数個の周辺装置を制御する。周辺装置サ
プシステム１０３によって行われる主な作用は次の通り
である。 Ｉ ＣＰＵの命令を適当な周辺装置へ受容しうる一連の
指令に変換する事２ ＣＰＵ或いは適当な周辺装置によ
って必要とされる型のデータをパックする事並びにアン
パツクする事 ３ サブシステム及びその制御下にある周辺装置の状態
をＣＰＵに知らせるよう保つ事４ 誤差及び回復プロシ
ージャを独立的に初期設定しかつ処理する事５ 関連し
た周辺プロセッサの周辺装置共有能力を妨害する事なく
周辺装置のオンライン診断を可能とする事 ＰＣＵは、それに取付けられる周辺装置間での主メモリ
に対する衝突もしくは競合を解決する。 しかし、ＩＯＣはＰＣＵ間の衝突もしくは競合を解決す
る。皿 記憶サブシステム 各誌億モジュ−ル１一４は４なし、し８バイトの幅を有
する。 モジュールの数、大きさ及びデータ・パスの幅は計算機
の大きさによって変える事が出来る。記憶モジュールは
４つのモジュール（モジュール１は第１の８バイトを含
み、モジュール２は第２の８バイトを含む、等）が順次
アクセスされるような方法で４通りにインターリーブが
為される。インターリーブは主メモリへのアクセスに対
する衝突もしくは競合の数を減少し、それによって平均
メモリ・アクセス時間を減少する。メモリは故障の場合
、再び形成しうる。即ち、モジュール内のメモリのブロ
ックは隣接するアドレスを壊す事なしに除去される事が
出釆る。主記憶装置もしくは主メモリ１０２は、金属酸
化物半導体ＭＯＳチップの形態にある容量性記憶媒体か
らなる。 この媒体は、情報を維持するためにリフレッシュ原理で
動作する。 各記憶場所は、典型的には、少なくとも２ミリ秒毎に１
度リフレッシュされる。設計上、リフレツシユのタイミ
ングとメモリ・アクセスとの間に衝突もしくは競合が殆
んど生じないようにすることができる（競合が生じた場
合にはリフレッシュの方が優先する）。主メモリの最初
の領域はハードウェアおよびファームウェアのための保
存もしくは予約される。 この領域の上限は、システム・ソフトウェアが監視する
ことができる境界アドレスレジスタ（以後ＢＡＲと称す
る）の内容によって定義される。このＢＡＲの内容は、
システム初期設定時間に設定される。ＢＡＲ内で指定さ
れたアドレスの下側の記憶領域は、周辺サブシステムＣ
ＰＵを制御するためのファームウェアまたはマイクロプ
ログラムの構成を定義するＩＯＣテーブルならびにエミ
ュレーション用のテーブルを格納することができる。Ｂ
ＡＲで指定されたアドレスの下側の領域の大きさ（サイ
ズ）は、システム構成によって左右される。マイクロプ
ログラムが主メモ川こ存在するか或いは制御ストアもし
くはメモリ内に存在するかは、システム構成ならびにシ
ステムで実行される事例に依存する。０ 基本的な機械
（マシン）構造 このハードウェアにおいては、典型的に、３つの基本デ
ータ構造が利用される。 即ちデータフオーマットと、ソフトウェア監視レジスタ
と、命令フオーマツトとである。■ データフォーマッ
ト 情報は、メモリとＣＰＵとの間で８並列ビット単位で転
送される。 各８ビット単位の情報はバイトと称される。またパリテ
ィもしくは誤り修正データもデータと共に転送されるが
、この転送はソフトウェアによって影響を受けない。し
たがって、本明細書においては、術語「データ」には、
関連のパリティもしくは誤り修正データもデータと共に
転送されるが、この転送はソフトウェアによって影響を
受けない。 したがって、本明細書においては、術語「データ」には
、関連のパリティもしくは誤り修正データは含まれない
。（Ｂ｝ ／ゞイト １バイト内のビットは左から右に０ないし７の番号が付
けられる。 バイトは個々にまたはグループ単位で処理される。２つ
のバイトが半ワードを構成し、４バイトが１ワードを構
成し、８バイトが２ワード（倍長ワード）を構成し、１
６ゞィトが４ワード（４倍長ワード）を構成する。 これは、命令を含め全てのデータに対する基本的なフオ
ーマットである。 （Ｃ｝ データ表示 全てのデータは２進もしくは２値形態にあるが、２進法
、ＩＧ隼法或いは英数文字データとして解釈され得る。 データビットは、４ビットベースで２進符号化１Ｑ隼デ
ータとして、また８ビットべ−スで英数文字データとし
て、或いはまた１６ないし６４ビットで２進数字として
解釈される。 後者は、２進法で、記号付きの固定または浮動小数点数
と解釈され、２ワードまでの連続ビット数をストリング
として操作することもできる。英数文字はＥＢＣＤＩＣ
で表わされる。ＡＳＣＩＩが交替コードとして用意され
る。肋バイトアドレス 主メモリ内のバイト位置は零から出発して連続的に番号
を付けられている。 各番号がバイトのアドレスである。或る群内の左側のバ
イトのアドレスが、２、４、８または１６の倍数である
場合には、該群を構成する連続したバイトは、それぞれ
、半ワード、１ワード、２ワードまたは４ワードで位置
合せ（アラィンメシト）されていると称される。半ワー
ド、１ワード、２ワードまたは４ワードは、その単位で
当該アドレスから取り出すことができるように位置合せ
されている。 主メモリ内のデータの記憶場所は、アドレス展開中に間
接的にアクセスされるデータディスクリブタ（記述子）
によって特定される。（１９７４年５ 月１６日付の「
Ｓｅｇｍｅｎｔｅｄ ＡｄｄｒｅｓｓＤｅｖｅｌｏｐｍ
ｅｎｔ」に関する放棄した米国特許願Ｓｅｒ．Ｎｏ．４
７０４９６の継続特許願である「Ａｄｒｅｓｓｌｎｇ
ｏｆ Ｏｐｅｒａｎ船 Ｗｉｔｈｉｎ ａＳｅｇｍｅ
ｎｔ Ｕｔｉｌｉｚｉｎｇ Ｓｅｇｍｅｎｔ Ｄｅｓｃ
ｒｉｐｔｏｒｅ」に関する１９７群王１２月１２日付の
Ｂｉｅｎ戊ｎｕの米国特許願Ｓｅｒ．Ｎｏ．９６８６９
度参照。また、同様の開示内容に関しては、「Ａｐｐａ
ねｔｕｓｆｏｒＤｅｖｅｌｏｐｉｎｇ ａｎ Ａｄｄｒ
ｅｓｓ ｏｆ ａ ＳｅｇｍｅｎｔＷｉｔｈｉｎ Ｎ
ねｉｎ Ｍｅｍｏひ ａｎｄ ａｎ ＡｂＳｏｌｎｔｅ
Ａｄｄｒｅｓｓ ｏｆ ａｎ Ｏｐｅｒａｎｄ Ｗｉｍ
ｉｎ ｔｈｅＳｅｇｍｅｎｔ」に関するＢｍｗｎ他の１
９７３王１２月１７日付の米国特許魔Ｓｅｒ．Ｎｏ．４
２５３５６もしくは対応の米国特許第３９３８０９６号
を参照されたい）。｛Ｅ｝ 可視レジスタＣＰＵＩ０４
内に３３の使用者−可視レジスタがある。第１図の内容
は集約的にＣＰＵの状態を定義している。可視レジスタ
には下記の４つの型がある。（第２図を参照せよ） １ 汎用レジス夕 ２ ベース・レジスタ ３ 科学的レジスタ（任意） ４ 種々雑多なしジスタ ｛Ｆ｝ 汎用レジスタ 汎用レジスタＧＲ２０１は固定４・数点の２進数及びビ
ット・ストリングを処理する為に使用される。 代表的にはＣＰＵＩ０４内にあるＧＲＯからＧＲ１５ま
での１６個の３２ビット・汎用レジスタがある。ＧＲ８
からＧＲ１５の汎用レジスタは又指察しジスタもしくは
インデックス・レジスタとして使用しうる。指票もし〈
はインデックスレジスタとして使用されるとき、それら
はここではＸＯからＸ７と称される。ィンデクシングは
、レジス外こ含まれる３２ビットの二つの橘数を使用す
る事によって行われる。に）ベース・レジスタ ベースレジスタＢＲは命令カウンタＩＣ及びスタツク・
レジスタ２０２−２０３と同じフオーマットを有する。 ベース・レジスタは記憶の一部を定義する為にアドレス
計算中使用される。典型的なＢＲＯからＢＲ７の８つの
３２ビット・ベース・レジスタがある。ｍ）科学的レジ
スタ 科学的レジスタＳＲは浮動小数点２進数でもつて計算す
るための選択的な装置である。 典型的には、ＳＲＯからＳＲ３で参照される４つの８バ
イト科学的レジスタがある。科学的レジス外ま第２図の
フオーマット２０４−２０５を有する。０）種々雑多な
しジスタ ５個のレジスタがある。 ・フオーマット２０２一２０３を有する命令力ウンタ・
フオーマット２０７を有する状態もしくはステータスレ
ジスタ・スタツクレジスタ（Ｔレジスタと称される） ・フオーマット２０６を有する境界アドレスレジスタ、
及び・フオーマツト２０８を有するハードウェア制御マ
スク・レジス夕命令カウソタＩＣは、実行される命令の
アドレスを含む３２ビット・レジスタである。 状態レジスタＳＴＲ２０７はプロシージャが目下実行さ
れている事に関する事実、例えば最も最近のオペレーシ
ョンによってアンダフローが生ぜしめられたかどうかに
関する事実を記録する８ビットレジスタである。Ｔレジ
スタとしても知られるスタック・レジスタは、目下活動
中のプロシージヤと関連されるプッシュ・ダウン・スタ
ックの頂部のポィンタを含む３２ビット・レジスタであ
る。後述のスタックは、ワーク・スペースと、ローカル
変数を省きプロシージャ・ェントリを保存する機構と、
復帰情報とを提供する。境界アドレス．レジスタＢＡＲ
２０６は、ソフトウエアにつてアクセスし得る主メモリ
の最下位の絶対アドレスを特定する２８ビット・レジス
タである。 このレジスタはシステムの初期設定の間に。ードされ、
ソフトウエアによってのみ読取られ得る。ハードウェア
制御マスク・レジスタ２０８は機械条件情報を記録する
８ビット・レジスタである。０）命令フオーマツト 多少にかかわらず使用される命令は約２００ある。 各命令は４つの異なった長さを有し、必ずバイト規模の
長さの偶数である。命令は一連の記憶場所内に記憶装置
される。極左バイトのアドレスは２の倍数であり、命令
のアドレスである。命令の８つの最も有効であるビット
（或る場合にはビット８から１１または１２から１５）
がオペレーションコードを表わし、一方残りのビットは
一つあるいはそれ以上のオペランドを表わす。 オペランドはしジスタ指示子（ｄｅｓｉ柳ａｔｏｒ）、
置換指示子、アドレス・シラブル（論理・アドレス）、
リテラル値、及び即時のリテラル値であって良い。オペ
ランドの型と数は命令フオーマットによって決定される
。ｍ システムの組織 Ａ ジョブステップとタスク コンピュータ・システムによって行われる仕事はジョブ
制御言語によってあるわした一連のジョブ・ステップに
よって外部的に定義される。 ジョブ・ステップはハードウェア資源が割付けられる仕
事の単位である。典型的にはジョブ・ステップは数個の
タスクよりなる。タスクはユーザによって定義される仕
事の最少単位であり、類似のもののない実行される命令
の流れよりなる。Ｂプロセス タスク及びジョブ・ステップについてのユーザ可視の概
念はそれぞれプロセスとプロセスグループによってハー
ドウエアにおいてあらわされている。 プロセスはＣＰＵによって非同期的に実行され得る命令
の順序付けられたシーケンスとして定義される。（すな
わち数個のプロセスが活動的であってリソースを分担す
ることができるが、実際には或る瞬間において１つのプ
ロセスのみが走行する。）プロセスグループは１つのジ
ョブ・ステップを実行するのに必要なプロセスの関連づ
けられたセットである。Ｃ プロセス制御ブロックおよ
びシステム１べ‐−スプロセスは、それらの実行中のい
ろいろな時点でＣＰＵ制御から離れることがでるので、
ＣＰＵ状態を退避するためにプロセスに対し主メモリ内
の記憶領域が利用可能にされている。 この状態情報は、プロセスがＣＰＵの制御を再び取り戻
す前に該ＣＰＵを予め条件設定するのに用いられる。プ
ロセスに割当てられる記憶領域は、第４図に示すように
プロセス制御ブロックＰＣＢ４００と称される。 プロセスに割当てられたメモリもしくは記憶領域のアド
レス（アドレス空間）内部で、ＰＣＢにはデータ、全て
の関連のレジスタの内容ならびにプロセスの状態が格納
される。したがって、ＰＣＢは、情報損失を伴うことな
く、プロセスを開始または再開するのに必要な情報のた
めの一時記憶領域としての働きをなす。各ＰＣＢはハー
ドウェアで管理可能であって、システムの初期設定中に
創成されてシステムの動作中に修正されるハードウェア
・テーブルの集合を用いてオペレーティング・システム
によってアドレス指定することができる（第５図）。シ
ステム・ベースと称される絶対主記憶領域が存在する（
第５図および第６図）。 この領域は、ファームウェアによって展開され、そして
謙出すことはできるが書き込むことはできないベース・
アドレス・レジスタＢＡＲ５０１を介してアクセスする
ことができる。システム・ベース５０２は、現在実行中
のプロセスのためのジョブ、ステップ番号およびプロセ
ス群番号Ｊ，Ｐを含む多数のシステム属性を収容してい
る。システム。ベースにおける別の属性としてＪ−テー
ブル５０３として知られているハードウェア定義データ
構造（パターン）に対するポインタがある。このＪーテ
ーブルは、システム内に現存する各ジョフ、ステップの
ためのヱントリを格納している。Ｊーテーブル５０３内
の各ェントリは、やはりハードウェア定義データ構造で
ある関連のＰ−テーブル５０４を指定する。 このテーブル５０４は、プロセス群を定義し、そしてプ
ロセス群内の各プロセスのためのェントリを格納してい
る。Ｐ−テーブルの各ヱントリはＰＣＢ４００を指定す
る。第５図を参照するに、計算装置１１１（第１図）の
演算部分５０６を介して、Ｊ番号により検索されるＪー
テーブルのポィンタ５０５がＪーテーフル・ェントリ５
０３に対するアクセスを可能にする。 このェントリは、計算ユニット５０６を介してＰ番号に
より検作された時にＰ−テーフル・ェントリ５０４に対
するアクセスを可能にするＰ−テーブル・ポインタを含
む。Ｐ−テーブルのェントリは、現在実行中のプロセス
のＰＣＢに対するポインタ５０７を含む。 このようにして、オペレーティングシステムは、ＢＡＲ
５０１の内容を用いて使用中のＰＣＢにアクセスするこ
とができ、そして関連のＪ，Ｐ論理名が与えられれば他
の任意のＰＣＢにアクセスすることができる。Ｄ メモ
リの区分化（セグメンテーション）ここで述べているよ
うな多重プロセス環境においては、任意時点でメモリ内
には多数のプロセスが存在する。 これらプロセスは、大きさ（サイズ）およびメモリ要求
において異なっており、そのためにメモリ割当てに関す
る問題が生ずる。ここに述べるハードウェアは、オペレ
ーティングシステム（図示せず）と協働して、メモリ空
間を動的に割当てることにより上記の問題を解決してい
る。メモリ要求はランダムな性質であるので、メモリは
可変の大きさのセグメントもしくは区分で割当てられ、
そしてこのメモリ割当てはプロセスの実行時間中に再編
可能である。したがって、１つのプロセスには多数の不
連続メモリ・セグメントが割当てられ得る。 このメモリ割当て方法をセグメンテーションもしくは区
分化と称する。セグメンテーションには、付加的な問題
が生ずる。 即ち、或るプロセスの部分もしくは全体を再配置する場
合には、常にメモリ・アドレスを修正しなければならな
いという問題である。この問題を軽減するために、ここ
に述べるシステムにおいては、或るプロセスによって用
いられるアドレスを絶対主メモリ・アドレスではなく論
理アドレスにするという技術が採用される。これら論理
アドレスは絶対アドレスを展開するのに用いられる。ま
た、このセグメンテーションによれば、セグメント・デ
ィスクリプタ（記述子）系を介して、各プロセスはそれ
自身のメモリ・セグメントもしくは関連のメモリ・セグ
メントにアクセスすることができる。 セグメント・ディスクリプタにアクセスすることにより
、プロセスはセグメントのアドレスを得ることができる
。セグメント・ディスクリプタは、主メモリ内に格納さ
れておってオペレーティングシステムによって保守され
る。各プロセスは、２０６８個までのメモリ・セグメン
トにアクセスすることができる。 このためには、通常、各プロセス毎に同数のセグメント
・ディスクリプタが要求されるが、しかしながら、セグ
メントを共有することができるので、オペレーティング
・システムによりセグメント・デイスクリプタはセグメ
ント・テーブルとして群別化される。この群別化は、１
つのプロセス（タスク）、プロセス群（ジョブ・ステッ
プ）によるまたは普遍的（システム全体）なアクセスの
可能性を基に行われる。 各プロセスはそれに関連の１３固までのセグメント・テ
ーブルを有し得る。この方法によれば、１つのセグメン
ト・テーフルを介して１つのプロセスによりアクセスす
ることができる各セグメントに対し１つのセグメント・
ディスクリプタしか要求されない。したがって、セグメ
ント・ディスクリプタに対し要求されるメモリ空間が減
少する。再配置中のメモリの更新も減少され、ある程度
のプログラム保護が保証される。（メモリ保護のための
主たるメカニズムはリング方式である。「Ｐｒｏにｃｔ
ｉｏｎｏｆＤａｔａｉｎａｎｌｎｂｒｍａｔｉｏｎＭｕ
ｌｔｉｐｒｏｃｅｓｓｊｎｇＳ＄ｔｅｍ ｂｙ Ｉｍｐ
ｌｅｍｅｎｔｉｎｇａ Ｃｏｎｃｅｐｔ ｏｆ Ｒｉ
ｎｇｓ ｔｏ Ｒｅｐｒｅｓｅｎｔ ｔｈｅＤｉｆ笹ｒ
ｅｎｔ Ｌｅｖｅｌｓ ｏｆ Ｐｒｉｖｉｌｅｇｅｓ
ＡｍｏｎｇＰｒＭｅｓｓｅｓＪに関するＭａｒｃＡｐｐ
ｅｌｌ他の１９７４年１２月２日付の米国特許魔Ｓｅｒ
．Ｎｏ．５２８９５３、現米国特許第４１７７５１び号
参照。）プロセスはアクセスすることが許されるセグメ
ントを決定する能力を有しなければならない。 したがって、システムはプロセスに対し２つのセグメン
ト・テーフル・ワード・アレイ（ＳＴＷＡ）を与える。
これらアレイには、１つのプロセスにアクセス可能な全
てのセグメント・テーブルのアドレスが収容されている
。２つの大小のセグメント・サイズが存在するので、各
プロセス毎に２つのセグメント・テーフル・ワード・ア
レイが設けられる。 大きい方のセグメントは、最大夕２バイトの大きさもし
くはサイズを有し、他方小さい方のセグメントは、最大
ぞ６バイトの大きさを有する。全てのセグメントは、上
記の最大バイト数まで１ふゞィト増分でその大きさを変
え得る。典型的には２８個までの大きいセグメントおよ
び２０４の固までの小さいセグメントを収容することが
できる。セグメント・テーフル・ワード・アレイはオペ
レーティング・システムによって再配置可能である。 したがって、プロセスはそれに関連のＳＴＷＡの絶対ア
ドレスを知らなければならない。任意のプロセスに対す
るＰＣＢは第４図に示すようにアドレス空間ワードＡＳ
ＷＯ−１として知られているこの情報を格納する２つの
ワードを有する。 各ワードは１つのセグメント・テーブル・ワード・アレ
イＳＴＷＡを指定する。オペレーティング・システムは
、関連のＳＴＷＡが再配置される時には常にＡＳＷの内
容を更新する。ポィンタの連鎖を辿って作業しセグメン
ト・ディスクリプタを解読することはファームウェアの
機能であり、一旦開始されるとオペレーティング・シス
テムでも監視することはできない。 セグメンテーションで、２００×１００万バイトのアド
レス空間がプロセスに対し利用可能になる。 この数は主メモリの容量を超える。したがって、第２の
記憶装置（磁気ディスクまたはドラム）が主メモリと関
連して用いられる。オベレーテイング・システムは、シ
ステムが実際利用可能なものよりもかなり大きな王〆モ
リを有するが如くの仮想を創成する。この概念が仮想メ
モリと称される。任意時点において、確認されたセグメ
ントが物理的に主メモリ内に存在することもあれば存在
しない場合もあり得る。 これと関連して、セグメント・ディスクリプタの内容で
、関連のセグメントが主メモリ内に存在するか杏かが指
示される。ハードウェアは、或るプロセスの主メモリ内
に存在しないセグメントへのアクセス試みを検出してそ
の事をオペレーティング・システムに報知する。オペレ
ーティング・システムは、そこで所望のセグメントを２
次記憶装置から主メモリ内にロードする。次いで、オペ
レーティング・システムは、セグメントのメモリ・アド
レスを、或るセグメントの絶対アドレスを見つけること
ができる唯一の場所であるセグメント・ディスクリプタ
にセグメントのメモリ・アドレスをセットする。この動
作は、プロセスには解らないので、したがってプロセス
は該セグメントが主メモリ内に存在しなかったこと或い
はまた該セグメントが主メモリ内に再配置されねばなら
なかったことに関しては知る立場にない。（メモリのセ
グメンテーションもしくは区分化に関する詳細について
は、「ＳｅｇｍｅｎｔｅｄＡｄｄｒｅｓｓ Ｄｅｖｅｌ
ｏｐｍｅｎｔ」に関する１９７４年５月１６日付の既に
放棄された米国特許蕨Ｓｅｒ．Ｎｏ．４７０４９６の継
続特許願である「Ａｄｄｒｅｓｓｉｎｇ ｏｆ Ｏｐｅ
ｒａｎ船 Ｗｉｔｈｉｎ ａＳｅｇｍｅｎｔ Ｕｔｉｌ
ｉＺｉｎｇ Ｓｅｇｍｅｎｔ ＤｅＳＣｒｉｐｔｏｒＳ
Ｊに関する１９７８王１２月１２日付のＢｉｅｎｖｅｎ
ｕの米国特許厭Ｓｅｒ．Ｎｏ．９６８６９６号明細書参
照。 さらに類似の開示技術として、「Ａｐｐａｒａｔｕｓｆ
ｏｒＤｅｖｅｌｏｐｉｎｇ ａｎ Ａｄｄｒｅｓｓ ｏ
ｆ ａ ＳｅｇｍｅｎｔＷｉｔｈｉｎ Ｍａｉｎ Ｍ
ｅｍｏひ ａｎｄ ａｎ Ａｄｄｒｅｓｓ ｏｆａｎＯ
ｐｅｒａｎｄＷｉｔｈｉｎｔｈｅＳｅｇｍｅｎｔ」に関
する１９７３王１２月１７日付のＢｒｏｗｍ他の米国特
許願Ｓｅｒ．Ｎｏ．４２５３５６、現米国特許第３９３
８０９６号参照。）ここで述べるコンピュータ・システ
ムは、プロセスが互いに干渉したり或いは相互のアドレ
ス空間を許されない仕方で共有することを阻止すること
により、データおよびプロシージャの保護を行う。 この保護は、メモリのセグメンテーション（区分化）お
よびリング方式を介しアドレッシングを制限することに
より達成される。セグメント・テーブルはシステム内の
いろいろなプロセスのアドレス空間を分離している。 プロセスは実行中常に区分化されたアドレスを用いる。
１つの区分化もしくはセグメント化されたアドレスは、
セグメント内にセグメント番号と相対アドレスを有する
（「Ｓｅｇｍｅｎｔｅｄ Ａｄｄｒｅｓｓ Ｄｅｖｅｌ
ｏｐｍｅｎｔ」に関する上記特許願参験）。 ハードウェアは、或るプロセスによって用いられるアド
レスが当該プロセスに割当てられたアドレス空間の一部
分であるか否かをチェックする。該アドレスが予め規定
されたアドレス空間の外部に存在する場合には、例外が
生ずる。ハードウェアはプロセス参照用のセグメント・
テーフルを使用するので、或るプロセスは別のアドレス
空間内のデータを参照することはできない。したがって
、或るプロセスまたはプロセス君羊が他のプロセス群に
属する事項を参照することは不可能である。一般に、全
てのプロセスによって共有されているセグメントに対し
ては、アドレス空間における重り合いもしくは重複（オ
−バーラツプ）が生ずる。 これら共有セグメントは、アドレス競合を阻止するため
のチェックを行うシステム・プログラムによって創成さ
れる。 このようにしてセグメンテーション（区分化）によりユ
ーザのプログラムは互いに保護され且つオペレーティン
グ・システムもユーザのプログラムに対して保護される
。数個のプロセスによって共有されるセグメントをそれ
らのプロセスの１つによる謀使用から守る事は出来ない
。 この問題を解決する為にリング本発明が使用され、プロ
シージヤとデータ・セグメントは４クラスの階層に分類
される。４個のＩＪング・クラスには０から３迄の番号
が付けられる。 各リングのあらわすシステム制約のレベルについてのべ
るならば、レベル０（最内側のりング）は最高の制約を
有し、レベル３（最外側のリング）は最低の制約を有す
る。システムにおける各プロシージャはそのプロシージ
ャを誰が呼び出し得るかを特定する、それぞれに割りあ
てられた最４・の実行リングナンバー及び最大の実行リ
ングナンバーを有する。プロシ−ジヤは他のプロシージ
ヤを呼び出し、それらにパラメータを与える事が出来る
サブルーチンである。 リング・システムの一般的なルールは次の通りである。 １ 内側のりングのプロシージャは外側のリングのデー
タヘアクセスを自由に行なう事が出来る。 逆に外側のリングのブロシージャは内側のりングのデー
外こアクセスする事が出来ない。 ２ 外側のリングのプロシージャは内側の１ノングのプ
ロシージヤへ分岐する事が出来る。 しかし逆は不可である。３ デ−夕を含む各セグメント
には二つのりング値、すなわち読取りＲＤに対するもの
と書き込みＷＲに対するものが割りあてられる。 それらのリング値は論取りまたは書込みモードのいずれ
かでデータにアクセスするときにプロシージャが実行す
る最大のリング値を特定している。 プロシージャ命令が実行される度毎にプロシージャのリ
ング・ナンバー（実効アドレス・リングＥＡＲ）が参照
データを含むセグメントへ割り当てられるリング・ナン
バーに対してチェックされる。 ＥＡＲは命令カウンタのプロセス・リング・ナンバーと
、べ−ス・レジスタおよびアドレシング・パスにおいて
見出されるデータ・ディスクリプタ内のすべてのりング
・ナンバーとの中の最大番号である。 データへのアクセスはリング・ナンバーの比較によって
許可され、或いは拒絶される。例えばもしもシステム・
テーブルが最大読み取りリング値３と最大書き込みリン
グ値１とを有するセグメント中に存在するならば、リン
グ３にて実行するユーザのプロシージヤはテーブルを読
みとる事が出来る。しかし、そのテーブルを更新する事
は出釆ない。事前設計によって、リング０とりング１は
オペレーティング・システムに対して予約されリング２
及びリング３はユーザに対して予約される。 リング０は全体のシステム・オペレーションに対して臨
界的であるセグメントを含むリング１は故障が破滅的で
はなく回復が可能であるシステム・セグメントの大半を
有する。ユーザはチェック・アウトされたプログラムに
対してはリング２を又、プログラムの手直しがされたプ
ログラムに対してはリング３を用いる事が出来る。Ｅ
プロシージヤの呼び出し プロシージャの呼び出し‘ま上述のシステムにおける重
要な機能である。 プロシージャの呼び出し‘ま一方のプロシージャから他
方のプロシージャへパスする事、ユーザのプロシージヤ
にオベレーテイング・システム・サービスを使用させる
事、及びオペレーティング・システム内のモジュール構
造を完成する事の為に使用される。プロシージャ呼び出
し‘ま命令とハードウェアで認めたスタツクと呼ばれる
実体（第３Ａ図参照）とによって行われる。 スタックは後に書き込まれたものほど遠く読み出す事を
原則として、受容し、記憶し、データの検索を可能とす
る機構である。 ス夕ックはスタック・セグメントと称する特殊なセグメ
ント内に存在する。スタツク・セグメントは動的に各プ
ロシージャへ割りあてられるスタックフレーム７０１（
第７Ａ図及び第７Ｂ図参照）と呼ばれる連続数よりなる
。第１のスタツクフレームはセグメントにロードされ、
次のフレームはその後にロードされる。 ロードされる最後のフレームはスタツクの初めと見なさ
れる。Ｔーレジス夕７０２は現在実行されるべきプロセ
スに対してスタックの初めを位置付ける。仮想Ｔ−レジ
ス外まシステム内のすべての他のプロセスのＰＣＢに存
在する。第７Ｂ図のスタック・フレーム７０１は変数を
記憶する作業領域７０２としジスタの内容を退避するた
め退避領域７０３、及びプロシージャ間にパラメータを
通す通信領域７０４の３つの領域よりなる。 プロシージヤの呼び出しに先立ち、ユーザは彼が退避す
べきであると望んでいるレジスタを特定し、そして、呼
び出されたプロシージャへ送られるパラメータを通信領
域にロードしなければならない。 呼び出しが行われているとき、ハードウェアは命令カウ
ン夕ＩＣの内容と、呼び出されたプロシージャからの復
帰を容易にする特定のベース・レジスタと退避する。各
プロシージヤの呼び出しはスタツク・セグメ，ント７０
１内にスタックフレ−ムを作り、次の入れ子になってい
る呼び出しが付加フレームを構成する。 プロシージャと称されるそれらのうちの１つから各出口
はスタツクから抹消されるスタツク・フレームを引き起
す。それ故、呼び出しの履歴は規則正しい復帰を容易に
するように保全される。種々のりングにおいて実行する
ブロシージャ間の保護を保証する為に、種々のスタック
・セグメントが使用される。 プロセスごとに各保護リングに対応して１つのスタック
・セグメントがある。ＰＣＢは、プロセスに結合される
リング０，１及び２のスタツク・セグメントのスタート
を指し示す３つのスタック・ベース・ワードを含む。リ
ング３のスタック・セグメントは決して内方呼び出し‘
こよっては入りさまれない。それ故、そのスタツク・ス
ターテイング・アドレスはＰＣＢには必要ではない。Ｗ
プロセス管理と同期化 ここにシステムは、ソフトウエア、ハードウェアそして
ファームウェアを組み合わせたオペレーティング。 システムによって制御される多重プロセシング・オペレ
ーティングを想定している。ソフトウエアはシステム内
でプロセスを作り抹消する。ハードウェアとファームウ
ェアはＣＰＵでプロセスを多重化する。その他にソフト
ウェア、ハードウェア及びファームウェアの組み合せは
プロセス間の同期化に対して対処している。プロセスは
通常では、しかし、常にではなく関連するジョブの取扱
い中、入力／出力オペレーションの始点及び終点そして
オペレーティング・システムによって必要と思われる目
的に対して開始されそして中止される。 それ故コミュニケーションシステムは関連プロセスを有
効に開始しそして中止する為に必要であり、又、それら
の間に情報を送る為に必要である。ここにおいてハード
ウエアはプロセス間にコミュニケーション・リングを供
給するセマフオアと呼ばれる中間メッセージを提供する
。Ａ プロセスの状態 プロセスは４つのおこりうる状態即ち、走行、準備、待
ち、中断のうちの１つをいつでもとることができる。 ハードウェアはそれらの４つのおこりうる状態を識別す
る。そして状態が変化するプロセスのジスパッチングを
行ない、且つプロセスの状態に基いてデータ構造を保全
するために種々のファームウェアのプロシージャを実行
する。ＰＣＢはその関連プロセスの現在の状態を定義す
る状態フィ−ルドを含む。プロセスはＣＰＵの制御を有
する時走行状態にある。 この状態はＣＰＵにアドレス・スペース（セグメント・
テーブル）とスターティング・アドレスを供給する事を
も含む。ＣＰＵは次いでプロセスのプロシージャ・セグ
メント中の命令を実行する。 現在走行しているプロセスの為のＰＣＢのプロセス名Ｊ
テーフル・ワード（論理アドレス）はシステム・ベース
（第６図）内の走行プロセス・ワード（ＢＡＲ＋６０）
内に保持される。（注：第５図に示したシステム・ベー
スは幾つかの細部が省略されている点を除き第６図に示
したものと同じである）準備状態はそれがＣＰＵによっ
て識別されないのでプロセスがＣＰＵの制御を行なわな
い点を除いては走行状態と同じである。 準備状態のプロセスは他の準備状態及び走行プロセスと
ＣＰＵに対して競合関係にある。セマフオアによるメッ
セージの如き特殊なイベントがおこる迄プロセスが続行
しえないときプロセスは待ちの状態にある。 待ちのプロセスはＣＰＵに対して競合関係にない。しか
し、必要なイベントに対しては他の待ちプロセスと競合
関係にある。中断プロセスはソフトウェアによって一時
中止され後に回復されるプロセスである。 プロセスを中止し、そして回復する決定はプロセスに対
して外部的である。それ故、中断プロセスは活性ではな
く、それ故イベントの発生の通知を受ける事が出来ず、
又、ＣＰＵを利用する事が出来ない。プロセスは次の条
件下に中断される。 （１｝ 終止命令を実行する事によって。 （その機能のすべてを果した結果として）■ オペレー
ティング・システムによる中断命令の実行によって。 ｛３｝ 制御がオペレーティング・システムに転送され
る例外条件の発生によって。 Ｂ プロセス・デイス／ぐンチング プロセスは走行中、そのプロセスの作用により自発的に
、または他のプロセスの作用により不本意に、一つの状
態から他の状態へ移動する。 ディスパッチャとして知られるＣＰＵファームウェアは
状態間のプロセスのトランザクッションを制御する。 ディスパッチャは準備あるいは待ち状態にあるプロセス
を取扱う一組みの待ち行列（後述の）を使用する。中断
プロセスはソフトウェアによって制御される。第６図、
第８図および第９図を参照する に、レディ（準備）状態のプロセスもしくは待機中のプ
ロセスは、ＰＣＢおよびプロセスリンクと称する特殊待
ち行列ェントリ（記述項）で表わされている。 第９図は、ＧＯセグメント８０２の内容の展開図であり
、活動プロセスのプロセス・リンク８０３ａ一８０３ｂ
および８０３ｃ−８０３ｇならびに中断されているプロ
セスの空きプロセス・リンク８０５ａ−８０５ｃが示さ
れている。各プロセス・リンクは、プロセス名Ｊ，Ｐ、
プロセスの優先順位ならびに待ち行列中の次のフ。ｏセ
ス・リンクに対するポィンタを特定する。待機待ち行列
８０３ａ−ｂおよびレディー状態待ち行列８０３ａ−ｄ
のようないろいろな種類の待ち行列が存在する。Ｇ−テ
ーブルと称されるＪ−テーブルに類似のハードウェアデ
バイス（第６図および第８図）は、総ての汎用（システ
ム汎用）セグメント８０２−８０２ｎに対するポインタ
を格納している。 Ｇ−テーブル８０１の第１番目の要素℃は、ディスパッ
チャの待ち行列（キュー）を格納しているセグメント８
０２を指定する。 Ｇーテーブル８０１のＧ−テーブルポィン外ま、第５図
に示すようにシステムベース５０２内に在る。またシス
テムベース内には、ＧＯセグメント８０２内のレディー
状態待ち行列８０３ｃ−８０３ｄの先頭８０５を識別す
る内部プロセス待ち行列ワードＩＰＱＷと称するェント
リ（記述項）が存在する。したがってディスパッチャは
、レディー状態の待ち行列（すなわち準備キュー）８０
３ｃ−８０３ｄを参照することにより、総てのレディー
状態（すなわち準備状態）のプロセスを検査することが
できる。 現在実行中のプロセスが状態を変えると、ディスパッチ
ャはしディー状態の待ち行列の先頭のプロセス・リンク
を取払って、Ｊ，Ｐ名を用いてそのＰＣＢをアクセスす
る。 そこで、ＰＣＢによって確定されるプロセスが新たに実
行されるプロセスとなる。同一のイベントに対して１つ
以上のプロセスが待機していることがあり得るので、各
イベントには、待機プロセス８０３ａ−８０３ｂの行列
が存在する。 これら特機プロセスはまたＧＯセグメント内に存在する
プロセス・リンク８０５を介して互いに連結されている
（プロセスのストリング）。待機待ち行列の先頭に対す
るポインタ、（追って説明する）セマフオア９０３内に
存在する。或る１つのプロセスが待機しているイベント
は、複数個存在し得る。したがって、それぞれが関連の
セマフオア９０３，９０４を有する複数の待機待ち行列
が存在する。レディー状態または待機状態にあるプロセ
スの数は動的に変化する。 したがって、レディー状態および待機状態の待ち行列に
要求されるプロセス・リンクの数も変化する。この事実
から、ディスパッチャに対するメモリ管理問題が生ずる
。この問題は、空きもしくは自由プロセス・リンク待ち
行列８０５ａ−ｃと称する別の待ち行列によって解決さ
れる。この待ち行例は、レディー状態または待機状態の
待ち行列によって使用されておらず、レディー状態また
は待機状態のプロセスの特定の待ち行列を拡張するのに
用いることができるセグメントＧＯ内の総てのプロセス
・リンクを連結する。空きフ。。セス・リンク待ち行列
８０５の先頭９０２に対するポィンタ９０１は００セグ
メント８０２の始端近傍に存在する。Ｃ プロセスの同
期化 同じタスクに作用する２つのプロセスの活動もしくはア
クチビティを調和するためにプロセス同期が要求される
。 このプロセス同期は交信しているプロセスのアドレス空
間内にあるデータ構造であるセマフオア９０３一９０４
を用いて達成される。セマフオアはイベントの生起を信
号しメッセージの待ち行列を取扱うのに用いられる。こ
こで、イベントとは、幾つかの他のプロセスにとって関
Ｄ事であり得るプロセスにより観察される事象である。
即ち、イベントは、非同期動作の完了でもあり得るし、
或いはまた資源の利用可能性でもあり得る。１つのイベ
ントの生起を信号するためのプロセスにおいては、２つ
のセマフオア動作が用いられる。 そのうちの１つの動作においては、信号が１つのセマフ
オアに送られる。他の動作においては、セマフオアから
の信号が受信される。（ここで送出動作はしばしばＶ動
作と称され、受信動作はＰ動作と称される）。 送出動作により、プロセスはデータあるいは当該データ
がレディー状態にあることを表わす信号を送出すること
ができる。セマフオアは、他のプロセスが他の信号を受
信することができる状態になるまで該信号を格納する。
したがって、送出プロセスは、自由に行なうことができ
る。受信動作では、特定のセマフオアが検査されて信号
が受信プロセスは続けて実行される。しかしながら信号
がセマフオアに存在しない場合には、受信プ。セスは待
機状態に入る。そこでセマフオァは、待機待ち行列の先
頭に対するポィンタとしての働きをなす。フ。。セスは
、他のプロセスが特定のセマフオアに信号を送出するま
で該特定のセマフオアで待ち行列で待機状態に留まる。
このようにして、セマフオアは、或るプロセスが信号を
受信するまで当該信号を保持することができるし、また
セマフオアは、信号が該セマフオアに送出するまでプロ
セスを保持することができる。また、プロセスからプロ
セスにメッセージを移すことができる。 メッセージは追加の情報を加えた信号と同じ性質を有す
る。情報の一部はハードウェアによって供給され、一部
は当該メッセージを送出するプロセスのプロシージャに
よって供給される。メッセージは、送出プロセスのプロ
セス名を含む。 したがって、多数のプロセスは送出プロセス名が付いた
単一のセマフオアを介して情報を送ることができる。メ
ッセージのセマフオアは、プロセスによる受信を待機し
ているメッセージの待ち行列を有し得る。 信号セマフオアでメモリ空間もしくはスペースに対する
要求が増減し、メモリ管理上の問題が生ずる。この問題
も、空きメッセージ・リンクの待ち行列で解決される。 これらのリンクは、メッセージ・リンクを供給したり吸
収する必要がある場合に容易に見付けることができるセ
グメント内の既知の個所に存在する。セマフオアおよび
該セマフオアに形成された待ち行列は、異なったプロセ
スによって共用されるので、セマフオア構造全体は保護
される。 この保護は、セグメントを保有するセマフオアへのアク
セスを制限するハードウェアおよびソフトウェア規約に
より達成される。 したがって、セマフオアは、幾つかのＧセグメント（シ
ステム交信が必要な場合）であり得るセマフオア・ディ
スクリプタ・セグメント内で存在しなければならない。
これに対して、総てのＧセグメント（但しＧＯを除く）
は、セマフオア・ディスクリプタ（記述子）セグメント
である。各セマフオア・ディスクリプ外ま、セマフオア
に対するポィンタを保有している。 セマフオアのアドレスはセマフオア・デイスクリプタを
用いて発生され、したがってセマフオアに対し付加的な
保護が与えられる。任意のセマフオア・セグメントは、
セグメント内の相対位置およびセグメント番号を用いて
論理的にあるいはＧ，Ｄ番号を用いて直接的にアドレシ
ングすることができる。プロセス制御ブロックの構造 第４図を参照するに、この図には、プロセス制御ブロッ
クＰＣＢのフオーマツトが示してある。 プロセス制御ブロック４００は、ＣＰＵ状態を退避する
ためのプロセスに対し利用可能である王〆モリ内の記憶
領域である。ＰＣＢのアドレシングは、第５図と関連し
て上に述べたような仕方で行なわれる。ＰＣＢボィンタ
５０７（第５図）は、第４図に示す記憶場所０１こおけ
るプロセス制御ブロックＰＣＢを指定する。下向きの方
向に進んで記憶場所は４バイトづつ増加し、他方、記憶
場所０から上向きの方向において記憶場所は８バイトづ
っ増加する。下方に向う記憶場所は０から上向きの方向
における記憶場所は負の方向にあると見倣される。上向
きの方向の記憶場所は任意選択的なものであり、プロセ
ス制御ブロックに含ませても含ませなくても良い。また
記憶場所１４８なし・し１７６も任意選択的なものであ
る。（記憶場所の下にある数字は、プロセス制御ブロッ
クＰＣＢの基準場所からの変位をバイト特定する数字で
あって、図面に示してある部品もしくは要素を識別する
のに通常用いられる参照数字と混合してはならない点に
注意されたい。バイト０からバイト１６まで（但しバイ
ト１６は含まない）に、４つのプロセス主ワードＰＭＷ
ＯないしＰＭＷ３で格納され、各プロセス主ワードＰＭ
Ｗは４バイト長を有する。プロセス主ワード０は０なし
、し３を占拠し、４つの部分からなる。即ち、能力バイ
トと、優先順位バイトと、状態バイトと、修飾（装飾）
拡張バイトＤＥＸＴとからなる。第１０ａ図ないし第１
０ｄ図を参照するに、これら図には、能力バイト１００
１の詳細（第１０ｂ図）と共にプロセス主ワ−ドＰＭＷ
Ｏの詳細が示されている。第１０ｂ図を参照するに、第
１番目のビット１００５は、プロセスに対し時間アカウ
ンチング機能が実行されているか否かを指示するための
アカゥンチング・モード・ビットである。アカウンチン
グ・モード・ビットｌｏｏ５が２進「０」にセットされ
ている時には、当該プロセスに対する時間アカウンチン
グ機能は実行されていない。他方、アカウンチング・モ
ードｌｏ０５が２進「１」にセットされている時には、
時間アカウンチング（時間計数）が実行されつつある。
科学モード・ビット１００６が零にセットされると、こ
のことは、マシンもしくは機械の科学的レジスタの退避
が行なわれておらず、第４図に示したバイト１４８なし
、し１７６に位置する科学的レジスタ退避領域がプロセ
ス制御ブロックＰＣＢ内に存在しないことを表わす。科
学モード・ビット１００６が２進「１」にセットされて
いると、任意選択的な科学的相が存在しプロセスで利用
されていること、ならびに科学的レジスタ退避領域が必
要に応じ科学的レジスタの内容を退避するのに使用され
ていることを意味する。コード・モード・ビット１００
７は、標準コードの集合または互換性コード集合が、プ
ロセスによって用いられているか否かを表わし、２進「
０」の場合には、標準コード集合が使用されていること
を表わし、他方、第３ビット位置１００７における２進
「１」は互換性コード集合が用いられていることを表わ
す。能力バイトの残りのビットは零にセットされる。優
先順位バイト１００２の詳細は、第１０ｃ図に示してあ
る。 第１０ｃ図を参照するに、優先順位バイト１００２の最
初から４つのビット１００８は、当該プロセス制御ブロ
ックＰＣＢと関連のプロセスの優先レベルを設定するの
に用いられる。各プロセスには競合するプロセスを順序
化する。即ち、｛ａ｝レディー状態にあるプロセスのう
ち実行すべきプロセスを選択する。｛ｂ｝待ち行列中に
プロセスを組入れるのに用いられる１６の優先レベルの
うちの１つを割当てる。優先度すなわち優先順位は０か
ら１５に向って減少し、そして所与の優先レベルに対し
ては、ＦＩＦ○（先入れ、先出し）ルールが適用される
。優先度バイトすなわち優先順位バイト１００２の次の
４つのビット１００９は零である。第１０ｄ図を参照す
るに、この図には状態バイト１００３の詳細が示してあ
る。 状態バイトは、プロセス制御ブロックＰＣＢ４００と関
連のプロセスに関する情報を与えるのに用いられる。活
動フィールド・ビットＡＩＯＩ０は、プロセスが付活も
しくは起動されると２進「１」にセットされる。中断も
しくは休止フィールドＳＩＯＩＩは、プロセスが中断さ
れると２進「１」セットされる。サブ状態フィールドＳ
ＳＩＯ１２は、２ビット・フィールドであって、プロセ
スの次のようなサブ状態もしくは下位状態を定義する。
即ち、（ａ｝２進「００」にセットされると、プロセス
は休止状態である。（ｂ｝２進「０１」にセットされる
と、それはプロセスがレディー状態のプロセスの待ち行
列（Ｑ／ＰＲ／ＲＤＹ）で待機中であることを意味する
。‘ｃー２進「１０」にセットされると、それはプロセ
スがセマフオアの待ち行列（Ｑ／ＰＲ／Ｓ）内のセマフ
オアで待機中であることを意味する。‘ｄー２進「１１
」にセットされると、それはプロセスがプロセッサによ
り実行されつつあることを意味する。演算中、フィール
ドＭＯＩＩＯ１２は、割込みが出じた時に２進「１」に
セットされて命令の実行中に、即ちプロセスの完了前に
考慮される。拡張修飾（装飾）モードビットＥＸＴＤＩ
Ｏ１４は、マシンのエミュレーション・モードである拡
張修飾モードでプロセスが処理されている時に「１」に
セットされる。ビット１０１５および１０１６は「０」
にセットされる。プロセス主ワードＰＭＷＯの４番目の
バイトは、システムがエミュレーション・モードである
時に用いられるものであって、修飾拡張番号を含む。プ
ロセス主ワードＰＭＷＩは、プロセス制御ブロックＰＣ
Ｂのバイト４なし、し７に格納されている。 ＰＭＷの詳細は第１０ｅ図に示してある。この状態バイ
ト１０１６はＰＭＷＩにおける第１番目のバイトであっ
て状態レジスタの内容を格納する。マルチプロセッサ・
バイトＭＰＩＯ１８はマルチプロセッサのアーキテクチ
ヤにおいて有意味であり、そうでない場合にはこのフィ
ールドは零である。 プロセス主ワード１の第２および第４番目のバイトは、
通常の動作においては奏でなければならないＮＢＺフィ
ールド１ ０ １ ７および１ ０ １ ９である。プ
ロセス主ワードＰＭＷ２は、プロセス制御ブロックのバ
イト８ないし１１を占め、詳細は第１０ｆ図に示されて
いる。 第１０ｆ図を参照するに、ビット４なし、しビット３１
からなるフイールドは、プロセスが待機状態または休止
（中断）状態にある時にＰＣＢが連結されるセマフオァ
のローカル名ＳＥＧ，ＳＲＡＩ０２１を収容している。
例外クラスおよびタイプフィールド１０２３は、例外後
に休止状態にプロセスに入らせる割込み類似例外のクラ
スおよびタイプを収容している。ビット４なし、し１５
からなるフイールド１０２２は、プロセスが上に述べた
ような状態とは異なった状態にある時には無意味である
。プロセス主ワードＰＭＷ３は、ＰＣＢ４００内のバイ
ト１２なし、し１５を占め、そして修飾拡散テーブルを
指定する。 ＰＭＷ３の詳細に関し第１０ｄ図を参照するに、ＤＥＴ
ＳＺフィールド１０２４は、テーブル中のェントリ（記
述項）の番号を定め、このフィールドが零である時には
、プロセス２は、修飾もしくは装飾拡張を許されない。
ＤＥＴＡフィールド１０２５は、１６ぐィト単位の修飾
拡張テーブルの絶対アドレスであって、ＤＥＴＳＺが「
０」でない場合にのみ有意味である。 修飾もしくは装飾拡張テーブルはＤＥＴＳＺェントリ（
記述項）から構成されている。各ェントリは１バイトの
大きさである。テーブルのＤＥＸＴ番目のェントリが、
修飾拡張モードＤＥＸＴで動作するプロセスの能力を定
める。このＤＥＸＴ番目のバイトが零である時には、修
飾拡張番号ＤＥＸＴは許容されず、他方、ＤＥＸＴ番目
のバイトが「１」である時には、修飾拡張番号ＥＤＸＴ
が許容されず、他方、ＤＥＸＴ番目のバイトが「１」で
ある時には、修飾拡張番号ＤＥＸＴが許容される。「０
」および「１」以外のＤＥＸＴの値はィリーガルすなわ
ち不法である（第１０ａ図、ＤＥＸＴ番号１００４を参
照）。ＰＣＢ４００のバイト１６なし、し２３は、それ
ぞれ２つのアドレス空間ワードＡＳＷＯおよびＡＳＷＩ
を収容しており、そして各ＡＳＷはセグメント・テーフ
ル・ワードアレイを保有している。 ＡＳＷＯおよびＡＳＷＩはそれぞれ、第１０ｈ図に示し
た同じフオーマツトを有する。セグメント・テーブル・
ワードのアレイの大きさは、アレイ内のセグメント・テ
ーフル・ワードの数によって定められ、典型的にはＡＳ
Ｗ０１こ対しては６で、そしてＡＳＷＩに対しては８で
ある。ＳＴＷＳＺフィールド１０２６はセグメント・テ
ーブル・ワードのアレイをの大きさを指示する。セグメ
ント・テーブル・ワード・アレイ・フイールドＳＴＷＡ
Ｉ ０２７は、１６バイト単位でアレイの絶対アドレス
ＳＴＷＡを格納している。アレイの絶対アドレスは、バ
イト単位でＳＴＷＡの１所音である。ＰＣＢ内のバイト
２４なし、し２７は、第１０ｉ図に詳細に示してある例
外ワ−ド８ＸＷを構成する。この例外ワードは、プロセ
スに続いてとられるべき動作もしくはアクションを、プ
ロセス主ワードＰＭＷ２に格納されているそのクラスに
従って定義する例外クラス・テーブルに対すポィンタＳ
ＥＣ，ＳＲＡＩ０２９を有する（第１０ｆ図参照）。例
外ワードＥＸＷのＭＢＺフィールド１０２８は零でなけ
ればならない（必要零）。ＰＣＢのバイト２８から３１
に位置したスタツク・ワードＳＫＷはプロセスが走行し
ていないときプロセスのスタックのＴレジスタの最初の
値を有し、第１０ｉ図に詳述されている。ビット０とビ
ット１はＴＡＧフィールド１ ０３０を定義する。ＴＡ
Ｇはその内容によってディスクリプタの型を示しＳＫＷ
に対しては零でなければならない。ＳＫＷワードのビッ
ト２とビット３は保護目的のためにスタツクのセグメン
ト化アドレスと関連したりング・番号を有するＲＩＮＧ
フィールド１０３１を含み、そしてこの場合ゼロでなけ
ればならない。ビット４から３１はセグメント番号ＳＥ
Ｇとセグメント相対アドレスＳＲＡＩ０３２とを含むも
のであり、セグメント・テーブルに記載されたセグメン
トとセグメント内のセグメント相対アドレスとを固定す
るフィールドである。スタック・ワードＳＫＷはプロセ
スが走行状態を離れる度毎に更新される。それはプロセ
スが走行するようになる度毎にＴレジス夕内容を回復す
る為に使用される。最後の例の場合、ＴＡＧＩ ０３０
とＲＩＮＧＩ０３１は零である事を検査され、さもなけ
れば不法ＰＣＢ例外がおこる。ＰＣＢ４００のバイト３
２から３５は時にはＩＣＣとも呼ばれる命令カウンタ内
容ワードＩＣＷを含む。 第１０ｋ図を参照するに、この図には、命令カウンタワ
ードＩＣＷの詳細が示されている。図中、ＴＡＧフィー
ルド１０３３は２進「００」を格納していなければなら
ない（即ち、零以外の値は命令カウンタにおいては不法
である）。ビット２および３を占める現在のＲＷＧフィ
ールド１０３４が、主メモリに対するアクセス権の決定
で用いられるプロセスの現在のリング番号を定める。ビ
ット４ないし３１は次に実行される命令のアドレスを定
めるセグメント番号およびセグメント相対アドレスＳＥ
Ｅ，ＳＲＡＩ０３５を確定する。バイト３６なし、し３
９のＭ欧フィールドは零でなければならない（ＭＢＺフ
ィールドは、常に、零でなければならないフィールドを
指示する点に注意されたい）。ＭＢＺワードは、ＰＣＢ
が名称Ｊ，Ｐからアクセスされる都度試験される。該Ｍ
旧Ｚが零でない場合には、不法ＰＣＢ例外が生ずる。ス
タツク・ベース・ワードＳＢＷＯ一２はプロセス制御ブ
ロック内のバイト４０から５１を占めている。 それらのワードは第１０ｉ図で詳述する同様な形式を有
する。それらはスタックオベレーション中利用され、使
用されるそれらのＴＡＧフイールド１０３６とＲＩＮＧ
フイールド１０３７は何時でも零でなければならない。
さもなければ不法ＰＣＢ例外がおきる。ビット４からビ
ット３１はそれぞれリング０，１，２に対するスタツク
・セグメントの初めのバイトのセグメント化アドレスＳ
ＥＧ，ＳＲＡＩ０３８を含む。プロセス制御ブロック４
００のバイト５２からバイト８３はベース・レジスタの
退避領域に対して保有されたスペース（８ワード）であ
る。 バイト８４から１４７は全ての汎用レジスタ（１６ワー
ド）の値を退避するために用いられる退避領域である。
バイト１４８から１７９は科学レジスタ（８ワード）を
退避するために用いられる退避領域である。ＰＭＷＯワ
ード内のアカウンチング・モード・ビットがセットされ
ると、時間アカウンチング（計数）の目的で、ＰＣＢＯ
アドレスの情報で該ＰＣＢ４００内に５つの倍長ワード
が設けられる。 これらワードはＰＣＢアドレスから８を引いた場所から
、ＰＣＢアドレスから４０をを引いた場所に再配置され
る。各ワードは最初から５２ビットに、マイクロ秒単位
で表わされる時間または期間を収容しており、ビット５
２なし、し６３には零が入れられている。残りの時間切
れ情長ワードＰＴ○（ＰＣＢ内の「０」の上の最初から
８バイト」は、時間切れ例外が生ずる前にプロセスのた
めにプロセッサが実際に使った時間の量を格納している
。このＲＴＯワードは次のような仕方で更新される。即
ち、プロセスが実行状態から出る都度、プロセス・タイ
マの値力主ＲＴＣワード‘こ格納されるように更新され
る。プロセスが実行状態に入る都度プロセスタイマ値は
、ＲＴＯからロ−ドされる。バイト７ないし１５からな
る実行時間アカウンチングＲＵＡ倍長ワードは、プロセ
スが実行状態にあったプロセッサ時間の全体の量を特定
するタイムカウンタである。このカウンタで計数された
時間は、プロセスのために排他的にプロセッサによって
実際に費された時間である。ＲＵＡワードは、次の仕方
で更新される。即ち、プ。セスが実行状態を出る都度、
プロセス・タイマＰＴの値を読取ることにより更新され
る。ＲＴＯおよびＰＴの内容の差はＲＵＡに加算される
（即ち、連続的に、ＰＴの値はＲＴＯに格納される）。
プロセスが中断されている時間は計算されない点に注意
されたい。ＲＴＯおよびＲＵＡワードは、アカウンチン
グ・モード・ビットが「０」に設定された場合でも更新
される。しかしながら、（後述する）ＷＴＡ，ＣＥＴお
よびＲＴＡワードは、プロセス主ワードＰＭＷＯ内のア
カウンチング・モード・ビットが「１」に設定された場
合にのみプロセス制御フロックに設けられる。これらワ
ードは、この場合にのみ更新される。バイト１７なし、
し２３における待ち時間計数ＷＴＡワードは、プロセス
が待機状態にあった全実時間量を特定する実時間カウン
タである。ＷＴＡワードは次の仕方で更新される。即ち
、プロセスが待機状態から出る都度ディ（船ｙ）クロツ
ク（図示せず）の時間ＴＯＤを読取り、ＴＯＤの値から
ＣＥＴワードの値を差引いたものをＷＴＡワ−ド‘こ加
算することにより更新される。バイト２４ないし３１に
あるレディー状態時間計数ＲＴＡワードは、プロセスが
レディー状態にあった実際の全時間量を特定する実時間
カゥンタを晃成する倍長ワードである。 このＲＴＡは、次の仕方で更新される。即ち、プロセス
がレディー状態を出る都度、デイ・クロックの時間値Ｔ
ＯＤを議取り、このＴＯＤの内容からＣＥＴの内容を引
いたものをＲＴＡに加えるのである。バイト３２なし、
し３９における現ェントリ時間ＣＥＴ倍長ワードは、プ
ロセスが次の状態、即ちレディー状態、待機状態および
休止もしくは中断状態のうちの１つの状態に入った歴日
時間もしくはディ・タイムを記録する。 システム・ベースの構造 第６図を参照するに、この図にはシステム・べ−ス６０
０のフオーマツトが示してある。 このシステム・ベースは絶対主メモリ内にありファーム
ウェアによって展開され、そして読出すことはできるが
書込むことはできない境界アドレス・レジスタＢＡＲを
介してアクセス可能である。この境界アドレス・レジス
タＢＡＲは、ハードウェアのために予約された主メモリ
内の領域の下側にあって、ハードウェアのために予約も
しくは保存されているこのメモリ内の領域とシステム・
ベース６００とを分離している。そこで第６図を参照す
るに、システム・ベース６０川ま、現在実行中のプロセ
スに対するジョブ・ステップ番号およびプロセス群番号
Ｊ，Ｐを含む多数のシステム属性を収容している。プロ
セスＪ，Ｐの論理名から、対応のプロセス制御ブロック
ＰＣＢの絶対アドレスが得られる。Ｊ−テーブルの大き
さおよびアドレスは、ＪーテープルワードＪＴＷの内容
によって定められる。このワードは、ＢＡＲレジスタに
よって定められるアドレスに位置する。ＪＴＷのフオー
マットは第１１ａ図に示してある。第１２図に示したＪ
−テーブル１２０４の大きさもしくはサイズＪＴＳＺＩ
ＩＯＩは、２２３固までのェントリとすることができ
るＪ−テーブル１２０４内のエントリの数を定める。Ｊ
ＴＳＺＩ１０１は、８ビットの正の整数である。ＪがＪ
ＴＳＺよりも大きい場合には、Ｊーテーブル例外が生ず
る。Ｊーテーブル１２０４の絶対アドレスはＪーテーフ
ル・ポインタ１１０２に１６を乗ずることによって得ら
れる。Ｊーテーブル１２０４は第１１ｂ図に詳細に示さ
れているフオーマツトを有するＪ−テーフル・ェントリ
を格納している。各Ｊーテーフル・ェントリは、Ｐ−テ
ーフル・ポィン夕１１０４に１６を乗ずることによって
得られるＰーテープル１２０５の絶対アドレスを定める
。Ｐ−テーブルの大きさもしくはサイズＰＴＳＺＩＩ０
３は、Ｐーテーブル内のェントリの数を定める。ＰＴＳ
Ｚは、８ビットの正の整数であり、この整数は典型的に
は０から２５５までの範囲で変化して、Ｐ−テーブル内
のェントリの数を表示する。Ｐ−がＰＴＳＺよりもも大
きくなるとＰ−テーブル例外が生ずる。Ｐ−テーブルー
２０５の各ェントリは、プロセス制御ブロック・ポイン
タ１１０７に１６を乗ずることにより、プロセス制御ブ
ロックＰＣＢ１２０６の絶対アドレスを定める。存在ィ
ンジケータＰＩＩ０５は、２進「０」にセットされると
ＰＣＢ１２０６の不在を表わし、そして２進「１」にセ
ットされた時にはＰＣＢの存在を指示する。（存在ィン
ジケータＰＩＩ０５が「０」であると、空きＰ−テーフ
ル・ェントリ例外が生ずる）。Ｐ−テーフル・ィンジケ
ータ１１０６（第１１ｃ図）のビット１なし・し７は「
０」でなければならないＭＢＺ。さもなければ、不法Ｐ
−テーフル・ェントリ例外が生ずる。システム・ベース
６００の４を加えたアドレスＢＡＲには、第１ １ｄ図
に詳細に示したＧ−テーフル・ワードＧＴＷのフオーマ
ット・バイトが在る。 第１２図のＧセグメント・テーブル１２１２の大きさお
よびアドレスは、上記Ｇーテープル・ワードＧＴＷの内
容によって定められる。Ｇ−テーブル１２１２の大きさ
もしくはサイズＧＴＳＺＩＩ０８は、典型的には２５５
個までのェントリとすることができるＧ−テーブル内の
ェントリの数を定義する。ＧＴＳＺは８ビットの正の整
数である。Ｇの数がＧＴＳＺよりも大きくなると、Ｇー
テーフル例外が生ずる。Ｇーテーブル１２１２の絶対ア
ドレスは、Ｇ−テーフル・ポイン夕１１０９に１６を乗
ずることによって得られる。Ｇセグメント・テーフル、
エントリイのフオーマツトは、２ワ−ド分の大きさ（８
バイト）を有しており３セグメント・ディスクリプタと
称される。Ｇセグメント・ディスクリプタのフオーマッ
トは、第１１ｅ図および第１１ｆ図に詳細に示してある
。全てのＧセグメント・ディスクリプタはダイレクトで
あり、したがって間接ビット１ １１１１は「０」でな
ければならない。さもなければ、不法セグメント・ディ
スクリプタ例外が生ずる。存在ィンジケータＰＩＩＩＯ
は、１ビット・フイールドであって、２進「１」にセッ
トされた時には、上記ディスクリプタが対応するセグメ
ント番号に対し当該セグメントが主メモリに定義されて
いることを表し、他方「０」にクリャされている時には
セグメントは定義されておらず、セグメント・ディスク
リプタに対する参照で、不明セグメント例外が生ずる。
利用可能なビットＡＩＩ１２は１ビット・フィールドで
あり、セグメントが利用可能であるか杏かを指示する。
このビットは、上記セグメントが定義されている場合（
即ちＰが２進「１」に等しい場合）にのみチェックされ
る。そうでない時には無視される。フラッグ・フィール
ドＵＩＩ１３は、セグメントにアクセスがなされたか否
かを指示する。Ｕフィールド・ビットが２進「０」にセ
ットされている時には、セグメントはアクセスされなか
ったことを表し、他方、Ｕフィールド・ビットが２進「
１」にセットされている時には、セグメントにアクセス
がなされたことを表わす。書込みフラッグ・フィールド
ＮＩＩ１４は、セグメントに書込みがなされたか否かを
表わす。Ｗが２進「０」にセットされている時には、こ
のセグメントには書込みはなされていない。他方、Ｗが
２進「１」にセットされている時には、セグメントに書
込みがなされている。Ｇセグメント・ディスクリプタの
ゲート・インジケータＧＳＩ Ｉ １５は２進「０１Ｊ
にセットされてし、なればならなにい。そうでなければ
、不法セグメント・ディスクリプタ例外が生ずる。その
理由は、Ｇセグメントは常にセマフオアを収容しており
（但し逆は真ではない。即ち全てのセマフオアがＧセグ
メント内に在る必要はない）、そしてセマフオア命令で
、ＧＳコードは２進「０１」でなければならない。セグ
メント１２１４のベースの絶対アドレスは、第１１ｅ図
のＧセグメント・ディスクリプタにおいて、２４ビット
のベース・フイールド１１１６により定義される。この
フィールドの内容に１６を乗じて絶対アドレスを得る。
第１１ｆ図のＧセグメント・ディスクリプタの第２番目
のワードはＳテーブル１２１２においてビット位置３２
ないし６３を占める。ＲＵＳフイールド１１１７（ビッ
ト３２ないし３９）は、ソフトウエアでの使用のために
予約されており、本例の場合のようにＧセグメント・デ
ィスクリプタとして使用される時には一般に無視される
。Ｍ旧Ｚフィールド１１１８は零でなければならない。
そうでなければ、不法セグメント例外が生ずる。Ｍ旧Ｚ
フィールド１１１８はビット４０なし、し５１を占める
ので、小さいセグメントＳＩＺのためのフイードである
ＳＩＺＦフィールド１ １ １ ９がセットされる。し
たがって全てのＧセグメントは小セグメント型（タイプ
）でなければならない。セグメントＳＩＺＩＩＩ９は、
１２ビットの正の整数であって、セグメント内のバイト
数を定め、そしてセグメントの大きさは１６の倍数とし
て解釈される。したがって、Ｇセグメント１２１４のた
めのセグメントの大きさは、２１６バイトを超えること
はできない（小セグメント）。再び第６図のシステム・
ベー６００を参照するに、ＢＡＲに８を加えたものとＢ
ＡＲに４４を加えたものとの間に９つのシステム例外セ
ル・ワードが位置する。 システム例外セル・ワードＥＸＣのフオーマットは第１
１ｇ図に示してある。関連のプロセスへのメッセージの
伝達にはセマフオアが用いられているので、システム例
外が生じた時に、これらセマフオアに対するポインタは
、それぞれがシステム例外セルと称され、システム例外
クラス毎に１つずつ設けられている９つの記憶場所に存
在する。Ｍ欧フィールド１１２０‘ま、２進「０」にセ
ットされなければならない。さもなければ、システムの
チェックが行われる。各例外セルＥＸＣはそれぞれ、シ
ステムの名前Ｇ，ＤＩ１２１および１１２２を保有する
。システム・ベース６００のＢＡＲに４４を加えた箇所
にあるチャンネル例外セルは、先に述べたシステム例外
セルに類似のフオーマットを有しており、チャンネル例
外が生じた時に関連のプロセッサにメッセージを伝達す
るのに用いられるセマフオアのシステム名Ｇ，Ｄを保有
している。 内部プロセッサ待ち行列ワードｍＱＷは、ＢＡＲに４８
を加えた場所で始まり、そのフオーマツトの詳細は第１
１ｈ図に示してある。 ＩＰＱＷワードは、第９図に参照数字９０５および８０
５で示すように、レディー状態（準備状態）のプロセス
の待ち行列（Ｑ／ＰＲ／ＲＤＹ）の先頭を指定する。レ
ディー状態のプロセスに待ち行列（Ｑ／ＰＲ／ＲＤＹ）
は、レディー状態にある全てのプロセスを連結（リンク
）する。この待ち行列は、レディー状態のプロセス待ち
行列の先頭を指定することにより、ＩＰＱＷワードのＱ
／ＰＲ／ＲＤＹフィールド１１２４（第１１ｈ図参照）
の先頭により参照される。Ｑ／ＰＲ／ＲＤＹＩ１２４の
先頭は、ＧＯセグメントと称されるＧセグメント番号０
のベースもしくは基底からＱ／ＰＲノＲＤＹの第１番目
のバイトへの変位である１６ビットの正の整数を保有す
る。このＱ／ＰＲ／ＲＤＹビット・フイールドが「０」
である場合には、レディー状態の待ち行列は空きである
と見倣される。Ｍ旧Ｚフィールド１１２３は「０」でな
ければならない。そうでない場合にはシステム・チェッ
クが行われる。システム・ベース６００のＢＡＲに５２
を加えた箇所に、初期および現在の再試行計数のための
記憶場所があり、そのフオーマットは第１１ｉ図に詳細
に示してある。 ＮＦＳフィールド１ １ ２５は、非機能記憶フィール
ドであって、システム・ベースによっては用いられない
。初期再試行計数フィールド１１２６および現在再試行
計数フィールド１１２７は、機械もしくはマシン・エラ
ーが生じてマシン故障例外状態が発生される以前に、自
動命令再試行が実行される回数を制御するのに用いられ
る。これらフィールドには、リセット再試行計数（図示
せず）により同じ数がロードされる。第１１ｉ図は示さ
れている実行プロセス・ワ−ドＲＰＷは、システムベー
ス６ ０ ０のＢＡＲに５ ６を加えた記憶場所に格納
されて、モノ（単）プロセッサ・アーキテクチャの場合
ｔ優先的に実行プロセスの名前を記憶するのに用いられ
る。 ＮＦＳフィールド１１２８および１１３１は、それぞれ
非機能記憶フィールドであって任意の設備により任意の
目的で用いることができるが、一般には、システム・ベ
ースによっては用いられない。或る実行プロセスの優先
レベルは、ＰＲＩフィールド１１２９に格納されている
。ＡＢフィールド１１３０には、非同期トラップ・ビッ
トが格納されており、他方非同期トラツプ・リングは、
ＡＲＮフィールド１１３２内に格納されている。モノ（
単）プロセッサ・アーキテクチャの場合、実行中のプロ
セスの論理名Ｊ．ＰはＪ．Ｐフィールド１１３３に記載
される。第１１ｋ図に示してある絶対化テーフル・ポィ
ンタ・ワードは、システムベース６００内のＢＡＲに６
０を加えた箇所に位置し、そして初期システム・ロード
において、ＢＡＲの内容をＩＳＬプログラム内の全ての
絶対アドレスに加えることにより、初期システム・ロー
ドＩＳＬプログラムにおける絶対アドレスの初期設定に
用いられる。 絶対化テーフル・ポィンタ１１３５は、絶対化テーフル
（図示せず）の記憶場所を定める。絶対化テーフルの大
きさもしくはサイズは、ＡＴＳＺフィールド１１３４に
より示される。第１１１図に示してあるＣＰＵシリアル
番号ワードは、ＢＡＲ６４を加えた箇所に記憶されてい
る４バイトワードであって、ＣＰＵシリアル番号フィー
ルド１ １ ３６に、当該ＣＰＵのシＩＪアル番号を保
有している。 第１１ｍ図に示してある主メモリ上限ワードは、ＢＡ則
こ６８を加えた場所に格納されておって、王〆モ川こお
ける最後に利用可能なワードの絶対アドレスを与えるこ
とにより、主メモリの上限１１３９を指定する。 ＢＡＲに７２を加えた記憶場所には、初期システム・ロ
ード（ＩＳＬデバイス・チャンネル番号ＣＮ）１１４０
およびハードウエア・デバイス・チャンネル番号ＰＣＮ
）１ １４１を与えるための第１１ｎ図に示したワード
が格納されている。 コンピュータ・システムで用いられるデバイスのタイプ
（型）およびサブタイプは、それぞれ、フィールド１１
４３および１１４４でハードウエア・デバイス・タイプ
・ワード（第１１ｏ図）によって示されている。同図に
おいて、ＲＳＵフィールド１１４２はソフトウェアのた
めに予約されている。このワードはシステム・ベースの
ＢＡＲに７６を加えた場所に在る。第１１ｐ図に示して
ある類似のタイプフオーマツトを有する類似のワ−ドは
、初期のシステムロードで用いられるデバイスのタイプ
およびサブタイプを格納している。このヮード‘まＢＡ
Ｒに８０を加えた箇所に存在する。コンピュータの再起
動ボタンを押すと、模擬Ｖ−動作がセマフオアで行われ
、レディー状態に入る。このセマフオアに対するポイン
夕はシステム・ベース６００のＢＡＲに８４を加えた場
所に存在し、再起動セルと称され、第１１ｑ図に示すフ
オーマットを有している。このフオーマットは上に述べ
たシステム例外セルに類似しており、Ｇフィールド１１
４９およびＤ−フィールド１１５０に、それぞれセマフ
オアのシステム名Ｇ、Ｄを収容している。Ｍ故フィール
ド１１４８は「０」でなければならない。コンピュータ
・システムに対し１つ以上のプロセッサが存在する場合
には、多重処理拡張のためのワードが、システム・ベー
ス６００内のＢＡＲに８８を加えた場所に設けられてい
る。 このワードの詳細は第１１ｒ図に示してある。システム
・ベースおよびプロセス制御ブロックの使用に関する例
第１２図を参照するに、この図にはユーザのセグメント
、システム・セグメント或いはまたレディー状態プロセ
ス待ち行列（Ｑ／ＰＲ／ＲＤＹ）セグメントにアドレス
およびアクセスするために、プロセス制御ブロックと組
合せてシステム・ベースがどのように用いられるかに関
する一例が示してある。 主メモリ１２０川ま、ハードウェア使用のために予約さ
れている部分１２０３を有している。境界アドレス・レ
ジスタＢＡＲ１２０２は、システムベース１２１５を、
ハードウエアのために予約してあるメモリ部分１２０３
から分離している。境界アドレス・レジスタＢＡＲ１
２０２は、境界アドレス・レジスタの内容を、システム
・べ−ス内の所望の項目の４バイト単位の変位に加算す
ることにより、システム・ベース１２１５内の項目をア
ドレシングするのに用いられる。このアドレシングで、
システム・ベース内の所望の項目の第１番目のバイトが
指定される。第１２図においては、Ｊーテーブルワード
ＪＴＷでＢＡＲ１２０２が指定されている。既に述べた
ように、Ｊーテーブルワードは、Ｊーテーブル１２０４
を指定するポィンタを有する。第５図に示されているＪ
番号をインデクシングすることにより、Ｊ−テーフル・
ェントリ１２１６が得られる。このＪーテーブル・ヱン
トリには、Ｐーテーブル１２０５の絶対アドレスを指定
するＰ−テーフル・ポィンタが存在する。そこでＰ−テ
ーブル１２０５内の番号（第５図参照）をィンデクスす
ることにより、プロセス制御ブロック１２０６の絶対ア
ドレスが得られる。プロセス制御ブロックＰＣＢ１２０
６と関連して既に述べたように、２つのアドレス空間ワ
ードＡＳＷＯおよびＡＳＷＩが在る。べ‐ス．レジスタ
１２０１内のセグメント・テーフル番号フィールドＳＴ
Ｎの上位ビットが、上記２つのアドレス空間ワードのう
ちの１つ、この例では、セグメント・テーフル・ワード
・アレイＳＴ「ｙＡ１ ２０８を指定するセグメント・
テーフル・ワード・アレイＳＴＷＡポィンタを有するＡ
ＳＷＩにアクセスするのに用いられる。ベース・レジス
タ１２０１のセグメント・テーブル番号ＳＴＮと共に、
８つのセグメント・テーフル・ワードのうちの１つが、
８つのセグメント・テーブル１２１０のうちの１つを指
定するＴＳＷＡ１２０８でアクセスされる。ベース・レ
ジスタ１２０１からのセグメント・テーフル・エントリ
ＳＴＢがそこで用いられて、セグメント・ディスクリプ
タが格納されているセグメント・テーフル１ ２１０内
の２５針固のヱントリのうちの１つが謙出される。読出
されたセグメント・ディスクリプタは、そこでユーザ・
セグメント１２１１をアクセスするのに用いられる（詳
細に関しては、本願と同一の出願人に譲渡されている「
ＳｅｇｍｅｎｔｅｄＡｄｄｒｅｓｓＤｅｖｅｌｏｐｍｅ
ｎｔ」に関する１９７４王５月１６日付の放棄した米国
特許豚第笛ｅｒ．Ｎｏ．４７０４９６の継続特許願であ
る「Ａｄｄｒｅｓｓｌｎｇ ｏｆ ＯｐｅｒａｎｄｓＷ
ｉｔｈｉｎ ａ Ｓｅｇｍｅｎｔ Ｕｔｉｌ
ｊｚｉｎｇ Ｓｅｇｍｅｎｔ戊ｓｃｒｉｐｔｏｒｓ」に
関する１９７８年１２月１２日付のＢｉｅｎｖｅｎｕの
米国特許擬＄ｅｒ．Ｎｏ．９６８６９度参照。なおこの
米国特許願の明細書の記述は参考のために本明細書にお
いて援用する）。なお類似の開示事項に関しては「Ａｐ
ｐｒａ血ｓ ｆｏｒ ＤｅｖｅｌｏｐｉｎｇａｎＡｄｄ
ｒｅｓｓ ｏｆ ａ Ｓｅｇｍｅｎｔｗｉｔｈｉｎ Ｍ
ａｉｎＭｅｍｏびａｎｄ ａｎ Ａｄｄｒｅｓ ｏｆ
ａｎ Ｏｐｅｒａｎｄ ｗｉｔｈｉｎ ｔｈｅｓｅｇｍ
ｅｎｔ」に関する１９７３年１２月１７日付のＢｒｏｗ
ｎ他の米国特許願Ｓｅｒ．Ｎｏ．４２５３５６、現米国
特許第３９３８０９６号明細書を参照されたい。セマフ
オアを格納するのに用いられているシステム・セグメン
ト１２１４にアクセスするために、システム・ベース１
２１５内のＧ−テーフルワードＧＴＷが用いられる。 このＧーテーブル・ワードのアドレスは、システム・ベ
ース内のＧ−テーブル・ワードの変位を境界アドレス・
レジスタＢＡＲ１２０２に加算することにより求められ
る（第６図参照）。このＧーテーフル・ワードＧＴＷは
、Ｇ−テーブル１２１ ２を指定するＧ−テーブル・ポ
ィンタを含む。システムに利用可能なＧ番号を用いてＧ
ーテーブルを索引することにより、システム・セグメン
ト１２１４にアドレスするのに用いられるＧセグメント
・ディスクリプタがアクセスされる。同様にして、シス
テムベース１２１５を用いＱ／ＰＲ／ＲＤＹセグメント
１２１３を指定する内部プロセッサ待ち行列ワードＩＰ
ＱＷを検索することにより、レディ状態プロセス待ち行
列（Ｑ／ＰＲ／ＲＤＹ）にアクセスすることができる。 制御装置第１３ａ図−第１３ｃ図に制御装置の詳細が図
示されている。 制御装置は中央処理装置（ＣＰＵ）から分離して図示さ
れているが、実際にはＣＰＵの一部分であり、制御メモ
リＣＳＵ１３０１、制御メモリ・インターフェース・ア
ダプタＣＩＡ１３０２とそれに従属する副装層、すなわ
ち制御メモリ・ローダＣＳＬ１３０３と制御及びロード
装置ＣＬＵ１３０４よりなる。 制御メモリＣＳＵ１３０１は制御及びロード装置ＣＬＵ
１３０４及び制御インターフェース・アダプタＣＩＡ１
３０２を経て制御メモリ・ローダＣＳＬ１３０３からの
マイクロ命令を受ける。 正常な動作条件下では、マイクロプログラムはシステム
の初期設定中外部資源からロードされ、機械の永久制御
機能となる。しかし、制御メモリＣＳＵ１３０１は種々
の中央処理装置ＣＰＵ１３０６の演算モードを提供する
方式で再ロードされ、かつ初期設定される能力を有する
。ＣＰＵのオペレーションの次の諸モードがＣＳＵ１３
０１の制御下で利用しうる；【ａ｝ネイテイブ・モード
すなわち本釆モード；（ｂ’エミュレーション・モード
：‘ｃ｝ネィテイブ・モードとエミュレーション・モー
ドの同時発生モード；｛ｄ｝診断モード。この能力は可
能であり、なぜならばＣＳＵ内に存在するマイクロ命令
が、エミュレーション装置１３１６、演算論理装置ＡＬ
Ｕ１ ３１７、命令取出し装置ＩＦＵ１ ３１８、アド
レス制御装置ＡＣＵ１３１９及びデータ管理装置ＤＭＵ
１３２１の如きすべての他のＣＰＵの作用装置のオペレ
ーションを制御する為に使用されるマイクロオペレーシ
ョンの資源であるからである。前述した汎用レジスタ１
３０７、ベース・レジスタ１３０８、科学的レジスタ１
３０９、Ｔーレジスタ１３１０、状態レジスタ１３１１
、命令カウンタＩＣ１３１２、及びハードウェア制御マ
スク・レジスター３１３も又中央処理装置ＣＰＵ１３０
６内に図示されている。代表的には、制御メモリＣＳＵ
１３０１は、読み取り：書き込みランダム・アクセス・
メモリ（ＲＡＭ）と混合された弧のバィポーラ集積回路
のプログラマブルな議出し専用メモリ（ＦＲＯＭ）であ
る。 それは典型的な１５０ナノセコンドの読み取りサイクル
と４５０ナノセコンドの書き込みサイクルを有する。制
御メモリの各記憶場所は１つの８４ビットマイクロ命令
ワード（後で詳述される）を記憶し、そして各マイクロ
命令ワードもしくは語は１つのＣＰＵサイクルを制御す
る。制御メモリＣＳＵ１３０１の制御記憶の各記憶場所
が読み取られるとき、その内容はマイクロオペレーショ
ン制御信号を提供するマイクロオペレーション・デコー
ダによって符号化され、該制御信号の各々は、ＣＰＵ内
に特定のオペレーションを生ぜしめる（後で詳述する）
。（後で詳述する）各マイクロ命令ワード内の記憶場所
をグループ化する事によって特定のＣＰＵオペレーショ
ン或いは命令を行うことができる制御記憶シーケンスが
得られる。 各命令はＣＰＵによって開始されるので操作符号（オペ
レーション・コードＯＰ）内のあるビットは制御記憶開
始シーケンスを決める為に使用される。命令デコ−ド機
能によってセットされ或いはリセットされるあるフロッ
プ（図示せず）の検査は、必要時に制御メモリがより特
定のシーケンスへ分岐するのを可能とする。制御メモリ
・インターフェース・アダプタＣＩＡ１３１２は制御メ
モリ１３０１、データ処理装置ＤＭＵ１３２１、アドレ
ス制御装置１３１９、及び第１３ｂ図の制御メモリ１３
３３のオペレーションを指示する演算論理装置ＡＬＵ１
３１７の間で情報の通信を行なっている。 ＣＩＡ１３０２は制御記憶アドレス修飾論理、試験、誤
りの検査、及びハードウェアアドレス成生を含む。ハー
ドウェア・アドレス成生は一般に誤りシーケンス、ある
いは初期設定のシーケンスの開始アドレスを生ずる為に
利用される。データ管理装置ＤＭＵ１３２１はＣＰＵ１
３０６と第１図の主メモリ及び／又はバッファ・メモリ
との間のインターフェースを提供する。 どの装置が他の装置によって必要とされる情報を含み、
かつ適当な時にＣＰＵレジスタ内に情報をストローブし
たかを識別するのがデータ管理装置の責任である。デー
タ管理装置ＤＭＵは又、部分的書き込みオペレーション
の間中マスキングの役目をも果している。命令取り出し
装置ＩＦＵ１ ３ １ ８はＤＭＵ１ ３２１、ＡＣＵ
１３１９、ＡＬＵ１ ３ １ ７、及びＣＳＵ１３０１
とインターフェースしており、ＣＰＵに命令が供給され
るのを保つ事に対して責任がある。 命令取り出し装置は現在の命令の完行される以前にその
レジスタ内で利用しうる次の命令を有している。この能
力を備える為に、命令取り出し装置ｍＵ１３１８は通常
１つ以上の命令を有する１２バイトの命令レジスタ（図
示せず）を含有する。次いで『ＵはＣＳＵの制御下で、
命令が実際上必要とされる以前に主メモリから情報（命
令）を要求し、それによって常に１２バイトの命令レジ
スタが更新せしめられる。命令はそれ故、通常使用され
ないメモリ・サイクルによって事前に取り出される。命
令取り出し装置は又、各命令をも符号化し、他の装置に
命令の長さと形式を知らせる。アドレス制御装置ＡＣＵ
１３１９はＣ山を経て、ＩＦＵ，ＡＬＵ，ＤＭＵ及びＣ
ＳＵと通信する。ＡＣＵ１３１９はＣＰＵ内のすべての
アドレス展開に対して責任を負っている。ＡＣＵへ、Ａ
ＣＵから、そしてＡＣＵ内での転送を含むＡＣＵのすべ
てのオペレーションは、ＣＵＳマイクロオペレーション
とＡＣＵ内の論理によって指示される。ＡＣＵの通常の
サイクリングは命令の型に依存するよりも、命令内のア
ドレスの型に依存する。アドレスの型によってＡＵＣは
命令における各アドレスに対して異なったオペレーショ
ンを行う事が出釆る。ＡＣＵは又、典型的に８つの最も
最近使用されたメモリ・セグメントのベースアドレスを
それらのセグメント番号と共に記憶する連想メモリー３
９１ａをも含む。記憶の要求がある度毎にセグメント番
号はすでにセグメントのベース・アドレスが展開され記
憶されているかどうかを決める為に連想メモリの内容に
対してチェックされる。もしも連想メモリ１３１９ａ内
にベース・アドレスが含まれるならば、このアドレスは
絶対アドレス展開において使用され膨大な時間が節約さ
れる。もしもベース・アドレスが連想メモリ１３９１ａ
内に含まれないならば壬〆モリ・テーブルをアクセスす
る事によって展開せしめられられる。しかし、セグメン
トのベース・アドレスが展開せしめられた後、それは連
想メモリ内に未来の参照の為にセグメント・ナンバーと
ともに記憶される。ＡＣＵ，ＩＦＵ，ＤＭＵ、及びＣＳ
Ｕとのインターフェースは算術的及び論理装置ＡＬＵ１
３１７である。その第１の機能はＣＰＵ‘こ必要とされ
る算術的オペレーション及びデータ処理を行なう事であ
る。算術的論理装置の動作は完全に制御メモリＣＳＵ１
３０１からのマイクロオペレーション制御信号による。
ＡＬＵ１ ３ １ ７とＣＳＵ１ ３０ １とに結合さ
れるのはスクラツチ・／ぐソド・メモリ（時にはローカ
ル・メモリとも呼ばれる）である。 それは典型的に２５６の記憶場所の（１記憶場所につき
３２ビット）ソリツド・ステート・メモリとこのメモリ
に対する選択及び読み取り／書き込み論理よりなる。ス
クラツチ・パッド・メモリ１３１５はＣＰＵの制御情報
及び情報の保全性を記憶する為に使用される。加えてス
クラツチ・パッド・メモリー３１５は、データ処理の間
中オペランドと部分的結果との一時記憶領域として主に
使用される作業場所を含む。さらにＡＬＵ１ ３ １
７に結合されるものは、典型的にはコンピュータ・シス
テムの種々雑多な状態を記憶する為の６４フリップフロ
ップよりなる補助メモリ１３１７ａである。ＣＰＵは又
クロック・ユニット１３２０をも有しており、１つの中
に２つのクロツク−システムを必ず有する。第１のクロ
ツク・システムは制御インターフェース・アダプタＣＩ
Ａ１３０２に対するタイミングを発生し、第２のクロッ
ク・システムは中央処理装置内の作用装置のオペレーシ
ョンもしくは動作に対するタイミングパルスを発生する
。第１３ｃ図には制御メモリー・ワード１３２５のフオ
ーマツトが図示されている。 制御メモリ・ワードは典型的に８４ビットの幅であり６
つの主フィールドに分割されている。ａ シーケンス型
フィールド１３２６（３ビット）ｂ 分岐及び／又はマ
イクロオペレーション１３２７（２３ビツト）ｃ 定数
生成及び指示１３２８（１４ビット）ｄ 母線に対する
データ１３２９（８ビット）ｅ マイクロオペレーショ
ン１３３０（３２ビット）及びｆ 検査１３３１（４ビ
ット） 制御メモリ・ワード１３２５の３ビットＥフィールドは
シーケンス制御フィールドとして使用される。 本コンピュータシステムでは典型的に７つの異なったシ
ーケンス型と１つの保存型がある。第１３ｂ図のブロッ
ク１３３５を参照するならばＥフィールドが２進すなわ
ちバイナリ０．１、或いは２に等しいときマイクロ命令
１３２５の分岐フィールドＡ，Ｂ，Ｃ，Ｄ、及びＬが次
のアドレスを発生する為に利用される。ＫＳレジスター
３３７の初めの６ビットはＢフィールド、Ｃ検査結果、
Ｄ検査結果、及びＬフィールドと共に利用されるアドレ
スレジスタＫＳ１３３７内に配置される次のマイクロ命
令の次のアドレスを提供する。Ｅフイールドがバイナリ
４（ブロック１３３５を参照せよ）にセットされるとき
、選択される次のアドレスは割込みリターン・レジスタ
ＫＡ１３３９から取られる。ＫＡレジスタ内に記憶され
たアドレスはハードウェアの割込みがおきるとき次のア
ドレス発生ロジックによって発生せしめられるものであ
る。Ｅフイ−ルドがバイナリ５へセットされるとき分岐
はマイクロプログラム・サブルーチンからのサプリター
ンを開始する為に使用される。使用されているとき、リ
ターン・レジスタすなわち復帰レジスタＫＲ１３４６の
内容は次の制御記憶アドレスとして使用される。リター
ン・レジスター３４６はＫＳレジスタ１３３７の現在の
制御記憶アドレスにインクリメンタすなわち増分器１３
３８からＫＲレジスター３４６迄の１を加えたものをロ
ードする制御記憶指令を発する事によってロードされる
。一つのレベルの入れ子形サフルーチン能力はＫＴリタ
ーン分岐レジスター３４７を経て与えられる。ＫＲレジ
スター ３４６がロードされる度毎にＫＲレジスタの古
い内容はＫＴレジスター３４７へ転送され、マイクロプ
ログラム・リターンが呼び出される度毎に、ＫＴレジス
タの内容がＫＲレジスタへ転送される。第３のレベルの
入れ子を行なうサブルーチン能力はＫＵレジスタ１３４
０‘こよって与えられ、第４のレベルの入れ子形サブル
ーチン能力はＫＶリターン分岐レジスタ１３４９によっ
て与えられる。制御メモリ・ワードのＢフィールドがバ
イナリ６へセットされるとき、アドレスされる次の制御
メモリ・ワードはＫＳレジスタ１３３７の現在のアドレ
スにインクレメタ１３３８の１を加えたものに等しい。
Ｅフィールドがバイナリ７にセットされるとき、ＣＳＵ
１３０１は診断モードに入り、次のアドレスは現在のア
ドレスに足す事に１になる。前述し、ブロック１３３５
にて図示した次の制御メモリ・アドレスへ分岐する事に
関するシーケンス制御に加えて、第１３ｂ図のブロック
１３３６にて図示したハードウェアで成生したシーケン
ス制御がある。 （洋：ブ。ツク１３３５とブロック１３３３６はマイク
ロ命令がとる種々の形態を画くように設計された実際の
ハードウェアレジスタ内にある。）ハードウェアの発生
する分岐はＥフィールドを抑制し、固定されたアドレス
を制御メモリ・アドレス・レジスタＫＳ１３３７に押し
やる条件（誤り、初期設定、制御メモリ・スキャン、等
）を無効にしている。分岐は、一つのクロック周期の間
、割込み回線（図示せず）を高にし、そしてＫＡ割込み
リターン・レジスタ１３３９にＥフィールドの制御下で
発生されているアドレスを記憶する事によってなされる
。ハードウェア発生アドレスは制御メモリ・アドレス・
レジスタ内に置かれる。あるハードウェア／ファームウ
ェア発生割込みは、割込み条件が満足されるまで割込み
ブロックのフリップ・フロップ（図示せず）がそれらの
クラスにおける付加的割込みを実行するのを阻止する時
の優先順位をとる。フオ−ムウエア・マイクロオペレー
ションは、フアームウェアの制御下にあるそれらのシー
ケンスに対して割込みブロックのフリツプ・フロツプの
リセツトを制御するために存在する。ハードウェア制御
下でのこれらのシーケンスはそれらシーケンスの終りも
こおいてブロックーフロツプのリセットを自動的に発生
する。優先順位によって作表された次の条件がこのカテ
ゴリーに存在する：｛ａ滞日御メモリー・ロード；〔ｂ
席Ｕ御メモリ・スキャン；｛Ｃ】ハ−ドウェアの誤り；
｛ｄ）ソフトウェアの誤り。残りのハードウェアの条件
は割込みブロックフロツプをセットしないが発生せしめ
られたとき即時のアクションを生ぜしめる。優先順位に
よって作表される次の条件がこのカテゴリ−の中に存在
する。｛ａ）初期設定‘ｂ｝ ソフトークリア ‘ｃ’保守パネル入 ‘ｄ｝ 保守チャネル入 ‘ｅｌハードウエア出 初期設定信号はＣＢＵ１ ３０ １をしてアドレス・バ
ィナリ０へ分岐させハードウェアのリセットしうる誤り
をクリアさせ、ハードウェア制御下で制御メモリ・スキ
ャン・シーケンスによって伴なわれる制御メモリ・ロー
ド・オペレーションを実行させる。 それは又システムの初期設定をも行なう。ソフトークリ
ア信号はＣＳＵ１３０１をしてアドレス・バィナリ０へ
分岐させ、ハードウェアのリセットしうる誤りをクリア
させ、割込みブロックーフロツプをリセットさせる。保
守パネル入信号はＣＳＵをして、保守パネル（図示せず
）上のＣＳＵアドレス・スイッチ内にプレセットされた
アドレスへ分岐させる。保守チャネル入信号はＣＳＵを
して、保守チャネル（図示せず）によって発生されたア
ドレスに分岐させる。 ロードされたアドレスは保守母線ＱＭＢ１３４４からで
あり、それは保守チャネルの一部分であり、正しく正当
化されている。ハードウェア出信号をＣＳＵをしてバィ
ナリ・アドレス２へ分岐させる。このシーケンスは保守
設備として使用される。シーケンスの終りにおいてリタ
ーンはバイナリ４へセットされたＥフィールドについて
Ｅフィールドの分岐を発する事によって開始される。制
御メモリ・ロード信号はＣＳＵをしてアドレス・バィナ
リ０へ分岐させる。 それは又、ＣＳＵの読み取り−サイクルフロップ（図示
せず）と、システム・クロック（系統クロック）１３２
０とを止め、ロード状態にＣＳＵを置く。ロード状態に
おいて、ＣＳＵは制御メモリ・ローダＣＳＬ１３０３、
ＩＯＣ１３０５、主メモリ１０２、或いは保守パネル１
３５５からロードされることができる。ＣＳＬからロー
ドされるとき、自動スキャンはロードの終りで発生せし
められる。他の媒体からロードされるとき、スキャンは
マイクローオベレーション・信号を発生するか或いは保
守パネル上にスキャンスイッチをセットする事によって
生ぜしめられる。制御メモリ・スキャン信号はＣＳＵを
してアドレス・バィナリ０へ分岐させる。制御メモリ・
スキャンはシーケンスの存続性についてはハードウェア
の制御下にある。スキャン中にシステム・クロック１３
２０は切られており、それ故何らの指令も検査も実行さ
れない。スキャンのシーケンスの終りにおいて、ハード
ウェアは割り込みリターンレジスタＫＡの内容をアドレ
ス・レジスタＫＳの方へ転送し、システム・クロックが
オンされ、制御はファームウェアに復帰される。ハード
ウェア・エラー信号はＣＳＵをしてアドレス・バイナリ
４の方へ分岐させる。正常の処理モードにおいてどのＣ
ＳＵ作用装置で検知されるハードウェアの誤りもハード
ウェアエラー線（図示せず）を付勢するだろう。発生せ
しめられる制御メモリ・シーケンスは取られるアクショ
ンを決める為にシステム条件を検査する。診断モード‘
こおいて、ハードウェアが検知しうる誤りもし〈はエラ
ー条件はマイクロ診断に対して可視である。マイクロ診
断は取られるべきアクションを制御する。一方、ソフト
ウェア・エラー信号は制御メモリをしてアドレス・バィ
ナリ１へ分岐させる。このアドレスはマイクロプログラ
ム制御下にあるソフトウェアのエラーを報告するシーケ
ンスの出発点である。第１３ｃ図に再び戻って、Ｅフィ
ールド１３２６は前記したように分岐コード用の３ビッ
トのフィールドである。 分岐及び／又はマイクロオペレーションフイールド１３
２７はＡ、Ｂ、Ｃ、〇、及びＬフィールド（これらは又
第１３ｂ図のブロック１３３５にも図示されている）よ
りなる。ここにおいてＡフィールドは次のアドレスの上
位は６ビットでなり、Ｂフィールドは次のアドレスの中
位の４ビット即ち６亀重りの分岐のマスク・フィールド
であり、Ｃフィールドは６４の検査の１つに対する６ビ
ット検査フィールドであり、Ｄフィールドは６４の検査
の１つに対するもう１つの６ビット検査フィールドであ
り、Ｌシーケンスは最下位のビットである。Ｋフィール
ド１３２８は１４ビットのフィールドでそのうちの６ビ
ットは定数フィールド用であり、４ビットは定数又はス
テイアリング・フィールド用であり、４ビットは定数に
対するステアリング・フィールドである母線に関するデ
ータ・フィールド１３２９はＱＭＢ母線のＱＢ部分への
情報を制御する４ビットを有するＱＡフィールドと、Ｑ
Ｍ旧母線１３４４のＱＢ部分への情報を制御する４ビッ
トを有するＱＢフィールドとよりなる。Ｆフィールド１
３３１は検査の為に保有される。オペレーションにおい
て、マイクロ命令語は制御メモリ・アレイ１３３３に記
憶される。 オペレーションのサイクル中、制御メモリ・アレイはＫ
Ｓアドレス・レジスタ１３３７の内容によってアドレス
される。これはアドレスによって特定される記憶場所の
内容をしてリード・ラッチ１３５７のグループ内に読み
取られる。リード・ラッチ語の内容の部分はＣＰＵの各
作用装置内の記憶レジスタへ転送される。各作用装置は
システム・クロツク資源の制御下で制御メモリ・ワ−ド
‘こよって特定された必要なサブコマンドを発生するデ
コーディング論理回路を含む。一般にデコーデイング（
復合もしくは解読）は、デコーディング時間を最小にす
る為に、又はデコーディングが集中的に行なわれるなら
ば指令信号を伝送するのに通常要するケーブルの数を減
じる為に、集中的に行われるよりもむしろＣＰＵの各作
用装置内で行われる。加えて、デコーヂイングはケーブ
ルの遅れの差からタイミングの問題がおきるのをさげる
為に各装置内になされる。更に各装置でサブコマソドを
デコードする事によって、作用装置に存ずる或る条件を
表わし、かつ或るサブコマンド信号の発生のために必要
な信号がＣＩＡ装置１３０２へ復帰される事を必要とし
ない。典型的なデコーダ装置１３５９は第１３ｂ図に図
示されており、マイクロ命令ワードから種々のフィール
ドを受け、マイク。オペレーション信号ａ，ｂ，Ｃ’．
・・．・…・ｑ’ｒを発生させるものである。典型的な
マイクロオペレーション・デコーダ１３５９はマイクロ
命令ワードから命令を受ける。マイクロ命令ワードから
のフィールドはデコードされ、複数の糠ｓ，ｔ’ｕ’…
．・．．・・ｙ，ｚの１つを高く（高電位に）セットす
る。点Ｑ，８，ｙ………◇，のでＳ一Ｚ線へ結合された
所定の制御線型インピーダンスを有する事によってマト
リクスが形成される。（第１３ｂ図）典型的にマイクロ
命令からのフィールドがデコードされると、線ｓ−ｚの
１つは高電位となる。 ギシャ文字Ｑからの迄のマトリクスであらわされる黒点
が二組の線間を結合するインピーダンスを示しているの
で、水平なワイヤに沿って伝わる電気的信号もインピー
ダンス結合（黒点）が示されている垂直ワイヤａ−ｒに
沿って伝わるように結合され得る。各垂直線ａ−ｒはつ
いでＡＮＤゲード１３６０−１３６５の各１つへ１入力
として結合される。中央タイミング装置からのタイミン
グ信号ｔｓを含む他の入力信号も又ＡＮＤゲート１３６
０−１３６５へ結合され得る。よって、各タイミング信
号ｔＳが高電位となる時、すべての他の入力信号を高く
するそれらのゲートは可能化され、ＣＰＵの予め定めら
れた作用装置へマイクロ命令信号を与える。例えば、リ
ード・ラツチから指令１３４１がデコードされ、そして
１つの水平線が高電位ならば、ａ，ｂ，ｃ、及びｑの垂
直制御線は高電位となり、ＡＮＤゲードの１３６０，１
３６１，１３６２、及び１３６４はｔｓタイミング信号
がそれらのゲートへ順次に与えられた時、可能化される
。それ故、垂直制御線が水平制御線へギリシャ文字ばか
らのによってあらわされる異った点において結合される
組合せは制御メモリ・アレイ１３３３から供給されるマ
イク。命令によって中央処理装置の作用装置を制御する
為に中央処理装置へマイクロ・オペレーション信号を供
給する永久スイッチング・マトリックスをあらわす。変
更可能な特徴を有する永久ファームウェアは、コンピュ
…夕・システムの能力として必要とされるマイクロオペ
レーションのシーケンスを特定するだけで本発明の機械
中に確立する事が出来る。 ・通常の条件下では
、データはローカル・レジスタＹＯ１３４３としても知
られるＣＰＵ書き込みーデー夕・レジスタを経て制御メ
モリ・アレイ１３３３に書き込まれる。 制御フロツプ（図示せず）はメモリ・アレイの上半分も
しくは下半分が書き込まれるべきかどうかを決定する。
制御及びロード装置ＣＬＵ１３０４からのデータは保守
母線ＱＭＢ１３４４を経てＣＩＡ／ＣＳＵに到着し、制
御メモリ・アレイ１３３３に書き込まれる以前に記憶ロ
ーカル・レジスタＹＯ１３４３によって緩衝せしめられ
る。記憶ローカル・レジスタ１３４３は読み取り及び書
き込みローカル・レジスタの双方として時分割される。
マルチプレクサＫＱＭ１３４５は保守パネル１３５５或
いはマイクロ‐診断装置のいずれかによって制御され、
それに結合されたレジスタからの読み出しパスを提供す
る。比較レジスタＫＰ１３５０はノンーフアンクショナ
ルな用途の為に備えられており、主に保全の為に使用さ
れ比較論理１３５２とデコーダ論理１３５１と共に利用
される。プロセス制御用ディスパツチヤ・ファームウェ
アデイスパツチャは、プロセスの種々の待ち行列を管理
しプロセス間をスイッチする事を主目的とするファーム
ウェア／ハードウェア装置であり、それはプロセスの待
ち行列の更新、プロセス制御フロックＰＣＢの更新、シ
ステム・ベースの走行プロセスワードの更新、及び新プ
ロセスのレジスタの更新を含む。 それは又、セマフオア上にそれを実際に待っているプロ
セスにメッセージを出す（但し、Ｖ−オベレ−ション、
シミュレートされたＶーオベレーションを１０Ｃ或いは
イクセプション・ハンドラに対して行なった後において
）。それは又、プロセスがそのメッセージを出すために
フリーリンク・セマフオア上で待っているときメッセー
ジリンクをＰ−オペレーションが自由にした後、セマフ
オア上のメッセージを待ち行列に加える働きをする。デ
ィスパッチャ装置は本来（ネィティブ）モードで実行し
ているプロセスのロール・ィンの後或いは現在のプロセ
スが尚走行しておりかつ本釆モード‘こて実行している
ならばコンテスト後、本来モード命令に関して、ファー
ムウェアを呼び出す。 それは又、デコール（装飾）拡張に関して、以下の呼び
出しのためにファームウェアを呼び出す。（ａ）その装
飾拡張において実行するプロセスの。 ール・アウトの間の一時的な呼び出し‘ｂ）そのデコー
ル拡張において実行するプロセスのロール・インの間の
一時的な呼び出し【ｃ｝ そのデコール拡張において実
行するプロセスのロール・インの終りにおける限定的な
呼び出し‘ｄ’現在のプロセスが未だ走行しておりかつ
そのデール拡張において命令を実行しているならば、コ
ンテスト後の限定的な呼び出し更に走行しているプロセ
スがないときはディスパッチヤはシステムをアイドル・
ループ内に置く。 下記の如きディスパツチャに出入するいくつかの方法が
ある。 ○ー 初期設定プロシージャＳＩＰは最後のステップと
てェントリを提供する。 ‘２’開始及び中断命令をデイスパツチャへのェントリ
を提供する。 開始命令はプロセスを開始し、中断命令はプロセスを中
止する。‘３’ Ｐ及びＶオペレーションはデイスパツ
チヤへのェントリを提供する。 Ｐオペレーションはメッセージをセマフオアからひろい
出し、もしメッセージないならば、フ。。セスは待ち状
態となる要するに、デイパツチヤは、どのプロセスが走
行されるべきかを決めることによって、また現在走行し
ているプロセスをロール・アウトするような（すなわち
、ハードウェアレジスタ、スクラツチ・パッド・メモリ
、等に含まれる現在走行しているプロセスに関するすべ
ての情報をＰＣＢに書き込むような）、そして新しいプ
ロセスをロール・ィンするような（すなわち、新しいプ
ロセスを走行させるに必要なすべての情報を、ＰＣＢか
ら種々のハードウエア・レジスタやスクラツチ・／ぐツ
ド・メモリ等へ書き込むような）適切な動作を取ること
によって、プロセス従ってプロセス制御ブロックＰＣＢ
を管理する主要機構である。 ディスパッチャによって実行される機能は、第１４ａ図
ないし第１４ｉ図のフローチャートに示されている。 例えば、第１４ａ図のブロック図１４０２では、ディス
パッチャによって実行されて制御メモリによりマイクロ
プログラム・ワードが供給され、デコーダー３５９によ
る解読で適当なマイクロ演算信号１３６０，１３６１等
々の信号別によりＣＰＵの関連部分を制御して、システ
ム・ベースから記憶サブシステム１０２にＩＰＱＷを取
り出し、それをスクラッチパツド・メモリ１３１５に転
送する機能が示されている。同時に、デイスパツチャは
、システム・ベース内のＧ−テーフル・ワードＧＴＷに
より指し示されたセグメント・ディスクリプタのＧ−テ
ーブルからＧＯセグメント・ディスクリプタ（第１２図
）を取り出す１ ４０４。ＩＰＱＷのビット１ ６ない
し３ １は、ＧＯセグメントと称するＧセグメント番号
零のベースからしディ（準備）状態プロセスの待ち行列
（キュー）Ｑ／ＰＲ／ＲＤＹの先頭（第１番目のバイト
）に対する変位である１６ビットの正の整数を含む。Ｉ
ＰＱＷワードのビット１ ６なし、し３ １が「０」で
である場合には１４０３レディ（準備）状態の待ち行列
（キュー）は空と見撤される。レディー状態の待ち行列
が空である場合には、その事は、Ｑ／ＰＲ／ＲＤＹで現
在待機しているプロセスは存在せず、したがってレディ
ー状態の待ち行列は空であことを意味する。決定ブロッ
ク１４０５において決定されねばならない次の問題はヴ
ェィカウント・ィンジゲータがセットされているか否か
を決める事によって機械の中を現在プロセスが走行して
いるか否かということである。 （ヴエイカント・インジゲータは補助メモリー３１７ａ
中に配置されたフリップーフロップでありプロセッサ中
に走行している現在のプロセスＣＪＰがないときセット
される。）もしもヴェイカント・インジケータがセット
されているとき（即ち、現在走行しているプロセスかな
いとき）、プロセッサを使用する為に待っている準備キ
ュー中のプロセスがない事が事前に定められたので、機
械あそび（アイドル）状態１４０６となる。しかし、機
械において現在走行しているプロセスがあるが、機械を
使用する為に待っているプロセスかない場合、現在のプ
ロセスはその次の命令１４０７にアクセスする。決定ブ
ロック１４０３にもどって、ＩＰＱＷ（即ち、ビット１
６一３１）のポィン夕領域に正の整数があるとき、ＧＯ
セグメント内のＩＰＱＷワードで指し示された準備キュ
ーのヘッドはスクラッチ・パッド・メモリへ取り出され
る。 （注：重複をさげる為にまた明瞭ごの為に制御装置とＣ
ＰＵと関連したディスパッチャの中間的な機能は省略す
る。しかしながら実施例によって前に説明がなされてい
るように、このような中間的機能は典型的に存在する。
）ここまで、準備キュー（レディ待ち行列、ディー・キ
ュー）においてフ。。セスの待ちがある事が定められた
。それ以上のアクションが取られる前に中央プロセッサ
内を現在走行しているプロセスがあるかどうかを決める
事が必要である。これはフローチャートに図示の決定ブ
ロック１４１川こて定められる。もしも中央プロセッサ
中に現在走行しているプロセスがないならば（即ちｎｏ
ＣＪＰ）、準備キュー（レディ状態の待ち行列）のヘッ
ドは走行される１４１２。しかし、中央プロセッサに走
行しているプロセスがある場合、ディスパッチャは、現
在走行しているプロセス、或いは準備キュー（レディ待
ち行例もしくはレディ・キュー）のヘッドのいずれかが
優先順位を有するかを決定しなければならない。それ故
、システム・ベース６００の走行プロセス・ワード中に
もし〈はＰＣＢ４００のプロセス主ワード０，ＰＭＷＯ
中に配置されている現在プロセスＣＪＰの優先順位バイ
トが取り出される１４１３。決定は次いで現在走行して
いるプロセスＣＪＰが準備キューの先頭もしくはへッデ
ドで待っている新しいプロセスＮＪＰよりも低い優先順
位を有しているか否かに関してなされる（決定ブロック
１４１４を見よ）。もしもＣＪＰがＮＪＰよりも低い優
先順位を有しないならば、ＣＪＰが中央プロセッサの制
御にとどまりコンテスト・ィンジケ−夕はリセットされ
る１４１５。（コンテストすなわち競合ィンジケータは
必ず川こセットされる。但し、ＣＪＰの為にすぐ前の命
令を実行してから１つ或いはそれ以上のプロセスが準備
キュー上に配置され、それによって衝突もしくは競合の
可能性を作った時は、コンテスト・インジケ−夕はバイ
ナリ１にセットされる。）現在プロセスＣＪＰが続行し
更に命令を実行することが許可される以前に、ＣＪＰが
装飾拡張でモードで走行しているかどうかの決定がなさ
れる１４１５。もしもＣＪＰが装飾拡張モードで走行し
ているときは、次の命令はエミュレーション・モードで
（即ち、デコールもしくは装飾拡張）実行される。そし
て、装飾拡張モードで走行していないときは次の命令は
ネイティブ（本来）モードで実行される。再び決定ブロ
ック１４１４にもどって、準備待ち行列（準備キュー、
レディ・キュー）のヘッドのＮＪＰがＣＪＰよりも高い
顔先順位を有するとき（云いかえれば、その優先番号カ
ギＣＪＰの優先番号よりも低いときは）現在走行してい
るプロセスＣＪＰは機械からロールアウトされ、新しい
プロセスＮＪＰが機械へロール・ィンされる。よってフ
ァームウェア優先順位サブルーチンＰＲＩＱ１４１８は
、まずファームウェア・サブルーチンＲＬＬＯＩ １４
１９の指示下で現在のプロセスＣＪＰをロールアウトし
、該ＣＪＰをＬＩＦＯ優先順位及び優先順位番号によっ
て準備キューに組込むよう指示する。ＲＬＬＯサブルー
チン汎用レジスタ、ベース・レジスタ、科学的レジスタ
、Ｔーレジスタ、ステータス（状態）レジスタ、及び命
令カウンタ、に記憶されるＣＪＰの情報の書き込みを、
主メモリのプロセス制御ブロックＰＣＢの適当な記憶領
城に逆に向ける。そしてそれはＲＵＡの更新を指示する
。更に、ＰＣＢ４００のプロセス主ワードＯＰＭＷＯの
ＤＥＸＴ番号が更新される１４２０。新しいプロセスＮ
ＪＰはロールィンされるべく準備している。境界アドレ
スレジス夕ＢＡＲが取り出され１４２２、そして走行プ
ロセス・ワードＲＰＷはシステム・ベースのアドレスＢ
ＡＲプラス５６から取り出される（ブロック１４２３を
見よ）。新しいプロセスＮＪＰの名前は次いで走行プロ
セス・ワードＲＰＷに書き込まれる。そして新しいプロ
セスＮＪＰの名前がＱ／ＰＲ／ＲＤＹのプロセス・リン
クＰＬ‘こ書き込まれたプロセス・リンクＰＬの名前は
ＲＰＷに置かれる（ブロック１４２４）。それ故、準備
キューからのＮＪＰはＣＪＰとなり、中央プロセッサを
制御する資格が与えられ、Ｑ／ＰＲ／ＲＤＹにではもは
や待機しない。そしてＱ／ＰＲ／ＲＤＹのプロセス・リ
ンクＰＬからその名前をとる事によって待ち行列すなわ
ちキューから外されねばならない（ブロック１４２５）
。これがなされると、プロセス準備キューＱ／ＰＲ／Ｒ
ＤＹは、フアームウエア・サブルーチンＵＱＬＫによっ
て更新される（ブロック１４２５ａ）。よって機械から
今取り出されたプロセスのＪＰ番号は、それがもはや機
械の制御をせず、それを待たばならないのでＱ／ＰＲ／
ＲＤＹのプロセス・リンクに配置される１４２６。この
時点で、中央プロセッサの制御を新しいプロセスに与え
古いフ。。セスを準備キューに配置する変換は達成され
、中央プロセッサの制御におけるプロセス（新しいＣＪ
Ｐ）があるので、ヴエイカント・インジケータは０にさ
れる１４２７。もしも他方、中央プロセッサの制御にお
いて何らのＣＪＰがなかったならばヴエイカント・イン
ジケータは１にセットされるであろう。この時点でプロ
セッサの割当ては完了し、新しいプロセスが中央プロセ
ッサを取得し、古いプロセスが準備キューに置かれてい
る。しかし、新しいプロセスは汎用レジスター３０７、
ベース・レジスタ１３０８、科学的レジスタ１３０９、
Ｔーレジスタ１３１０、状態レジスタ１３１１、及び命
令カゥンタ１３１２の如き第１３ａ図の中央処理装置１
３０６のハードウェアに対しては未だ走行する準備をし
ておらず、該新しいプロセスのプロセス制御ブロックか
らの制御情報が供給されなければならない。よつて、フ
アームウエア・サブルーチン１４３０はＣＰＵを制御し
、最初にＰＣＢからクラッチ・パッド・メモリ１３１５
へＰＭＷ３を取り出し、次いでＰＭＷＯを取り出す。Ｐ
ＭＷＯのＭ旧Ｚフィールドは検査され１４３３、もしも
それがバィナリ０でないならば、不法ＰＣＢ例外がおき
る。しかし、もしもＰＭＷＯのＭ旧Ｚフィールドが０で
あるならばＰＭＷＩは取り出される１４３４。再びＰＭ
ＷＩのＭ旧Ｚフィールドはそれがバイナリ０であるかど
うかを決める為に検査される。もしもそれがバイナリ０
でないならば、不法ＰＣＢ例外がおき、それが０に等し
いならばデイスパツチヤはＣへ進む。よつて、アドレス
・スペース・ワード０、ＡＳＷＯはＰＣＢの適当なスペ
ースから取り出され、セグメント・テーブル・ワード・
サイズＳＴＷＳＺはそれが７以下であるか否かを決める
為に検査される１４３７。 もしもそれが７よりも大きいならば、不法ＰＣＢが生じ
る。もしもそれが７に等しいか、もしくはそれ以下であ
るならばＡＳＷＩがＰＣＢから取り出される（ブロック
１ ４３８）。そしてそのＳＴＷＳＺフィールドがそれ
が８に等しいかもし〈はそれ以下であるか否かを決める
為に検査される１４３９。もしもそのフィールドが８よ
りも大きければ、不法ＰＣＢがおきる。しかもそのＳＴ
ＷＳＺフィールドが８に等しいかもしくはそれ以下であ
るならば例外ワードＥＸＷが取り出される１ ４４０。
そしてそのＭ旧Ｚフィールドが０に等しいか否かを決め
る為に検査される。もしもそのＭＢＺフィールドが０に
等しくないならば、不法ＰＣＢがおきる。一方、それが
０に等しいときはスタツク・ワードＳＫＷが取り出され
る１ ４ ４ ２。そしてそのＭＢＺフィールドはそれ
が０に等しいか否かを決める為に検査される１４４３。
もしもＭＢＺフィールドは０に等しくないならば不法Ｐ
ＣＢがおきる。一方、それが０に等しいときは命令カウ
ンタ・ワードＩＣＷがＰＣＢから取り出されて命令カゥ
ンタＩＣに置かれ、そしてそのＴＡＧフィールドが０に
等しいか杏かを決める為に検査される１４４５。もしも
ＴＡＧフィールドが０に等しくないならば不法ＰＣＢが
おきる。しかし、ＴＡＧフィールドが０に等しいときは
Ｍ旧Ｚワードが取り出される１４４６。そしてそのＭ旧
Ｚフィールド（ビット０−３ １）が０に等しし・か否
かを決める為に検査される１４４７。もしもそれが０に
等しくないならば、不法ＰＣＢがおきる。一方、それが
０に等しいときはスタツク・ベース・ワード０，１、及
び２すなわちＳＢＷ０，１及び２が取り出される１４４
８。ＰＣＢのべ−ス・レジスタ退避領域の８ベース・レ
ジスタの内容が次いで取り出され１４４９、そして機械
のベース・レジスタ１３０８に記憶される。次いでＰＣ
Ｂの汎用レジスタの退避領域から１針固の汎用レジスタ
の内容が取り出され１４５０、機械の汎用レジスター３
０７中に記憶される。科学的レジスタの内容を取り出す
以前に、科学的モードが利用されているか否かを決める
為にプロセス主ワード０（ＰＭＷＯ）の能力バイトにつ
いて検査が行われる１４５１。もしも科学的モードが利
用されているならば、ＰＣＢの科学的レジスタ退避領域
からの科学的レジスタの内容が取り出され、記憶される
１４５２。ファームウェアは次にで、カウンテイング・
モードが利用されているか否かを決める為にＰＭＷＯの
能力バイトの検査を行うことを進める１４５３。もしも
アカウンテイング・モードが利用されているときは（い
いかえれば能力バイトのアカウンテイング・ビットがバ
イナリ１にセットされているときは）アカウンテイング
・ワードがＰＣＢ内に存在し、準備時間アカウント・ワ
ードＲＴＡが更新される。次いでファームウェアはＤＥ
ＸＴ番号が０にセットされているか否かを決めるよう進
める１４５４。もしもそれが０にセットされないときは
それは機械がエミュレーション・モードである（いいか
えれば装飾拡張能力が利用されている）事を示している
。従ってＰＭＷＯのＤＥＸＴ番号がプロセス主ワード３
のＤＥＴＳＺフィールドよりも大きいかもし〈は少なし
・は否かを決める為に検査される１４５５。もしそれが
ＤＥＴＳＺフィールドより大きいときは不法ＰＣＢ例外
がおきる１ ４５６。 一方、ＤＥＸＴ番号がＤＥＴＳＺフィールドより小さい
がしかし０に等しくないときは機械は正当なエミュレー
ション・モードで演じており、Ｆへ進行する。決定ブロ
ック１４５４にもどって、もしもＤＥＸＴフィールドが
バイナリ０であるならネイテイブ・モードすなわち本来
モードが演じられ、機械はＳＴＷを取り出す１４５７。
ＰＣＢのレジデユアル・タイム・アウトＲＴＯワードが
取り出され１４５８、そしてフ。ロセス・タイマーはＣ
ＪＰが走行状態にあるとき消費する時間制限の元にロー
ドされる。この時点までには、‘ａ｝機械中に古いプロ
セスＣＪＰがあってかつ新しいプロセスＮＪＰが古いプ
ロセスＣＪＰよりも高い優先順位にあったときに、新し
いプロセスＮＪＰがＣＵの制御をとるようにロールィン
されたか、或いは、｛ｂーＣＰＵの制御にＣＪＰがなく
つて、準備キューのヘッドが走行されたかのいずれかで
ある。 要するに｛ａ｝条件下ではＣＪＰはＲＰＷから取出され
、Ｑ／ＰＲ／ＲＤＹのプロセス・リンクＰＬが置かれ、
そしてＱ／ＰＲ／ＲＤＹのプロセス・リンクＰＬ内のＮ
ＪＰはＲＰＷ内に置かれ、このようにして２つのプロセ
スの位置を有効に切替え、ＣＪＰになるＮＪＰに制御を
与え、古いＣＪＰからは制御を取り去っている。次いで
ＮＪＰのＰＣＢがアクセスされ、ＮＪＰを走行するのに
要する情報がスクラッチ・パッド・メモリ或いはＡＣＵ
のレジスタ・アレイに置かれる。もしもＣＰＵの制御に
何らのＣＪＰもなかったならば（条件ｂ）、準備キュー
のヘッドが走行される。 すなわちヂィスパッチャが準備キューのヘッドからのプ
ロセス・リンクＰＬからＮＪＰを取り、それをＲＰＷワ
−ド‘こ置くのでＮＪＰはＣＪＰとなっている。こうす
る事によって、プロセス・リンクＰＬはＱ／ＰＲ／ＲＤ
Ｙにおいて空にされ、そしてそれを取る事が必要される
。よって、決定ブロック１４６１に始まってファームウ
ェアは、ＣＪＰがＣＰＵの制御下にあったか否かを決定
する。 そしてもしもフリー・プロセス・リンク（ＦＰは）があ
ったときはそれはアクセスされてキューに組込まれ、そ
してＣＪＰがその中に書き込まれる。しかし、ＣＪＰが
ＣＰＵの制御下になかったときは、ＮＪＰのＰＭＷＯの
状態バイトが更新される１４６０。そして再び機械内に
ＣＪＰがあったか否かの決定が行われる１４６３。もし
もプロセッサの制御下にＣＪＰがなかったときは、ＮＪ
Ｐのプロセス・リンク（それはＱ／ＰＲ／ＲＯＹにあっ
た。そして、今の機械の制御下にある）はＱ／ＰＲ／Ｒ
ＤＹから取出され（すなわち外され）１４６６、そして
フリー・リンク・セマフオアＦＬＳＰとなり、そして今
フリー・プロセス・リンク・キュー（８０５、第９図）
に組込まれ、そしてフリー・プロセス・リンク・キュー
の一部となる１４６６ａ。境界アドレス・レジスタＢＡ
Ｒの内容が取り出され１４６４、そしてシステム・ベー
スのＢＡＲ＋５６に配置されたＮＪＲ（今はＣＪＰ）の
走行プロセス・ワードＲＰＷがＮＪＰ識別をＲＰＷ内に
置く事によって更新される（ブロック１４６５）。ヴェ
ィカント・インジケータはＣＪＰがなかった場合には０
１こセットされる。次にコンテスト（競合）ィンジケー
タ（すなわちＣＪＰと準備キュー内に配置されたプロセ
スとの間の優先順位における可能なる衝突もしくは競合
を示す為に使用される補助メモリ１３１７ａにおけるフ
リップ・フロップ）が０にセットされ１４６７、そして
典型的な内容アドレサブル・メモリであるセグメント・
アソシェー夕（第１図のＡＳ１３２）がクリアされ１４
７１、次いで、プロセス・モードが入れられる１４７０
。（プロセス・モードは例外がオペレーティング・シテ
ムによるよりもむしろプロセッサ内で操作するプロセス
によって取扱われる事を示す。）ファームウェアは次い
でＣＡＢへ続き１４８０、そして非同期トラツプ・ビッ
トＡＢがバィナリ１にセットされているか否かを決める
為に検査される１４８１。もしもＡＢビットがバィナリ
１にセットされるときはプロセス・リング番号ＰＲＮが
非同期リング番号ＡＲＮ以上か否かを決める為に検査さ
れる１ ４８２。（ＡＢとＡＲＭま各プロセスのＰＣＢ
の優先順位バイトに位置されておりｔプロセスが走行状
態になるとき意味がある。ＡＢとＡＲＮはシステム・ベ
ースのＢＡＲ十５６に位置されたＲＰＷから得られる。
）ＲＰＷのＢＡＲプラス５６の中のＡＢとＡＲＮは、次
のステップ１４８４が、非同期トラツプ・ビット或いは
非同期リング番号を第１の場所にセットするようにする
条件を管理する非同期トラップ・ルーチンへ進行する事
であるので、リセットされる。 そしてもしもそれらがリセツトされなかったならば、フ
イームウエアによる次のパスにおいて、それは実際何も
悪くなかったのだが何かが悪かったという指示を与え、
そしてそれ故必ず非同期トラップ・ルーチン１４８４へ
進行し決して実行しないであろう。そこで判定ブロック
１４８１および１４８２に戻り、ＡＢビットがセットさ
れていないか、またはＡＢビットがセットにされておっ
てＰＲＮがＡＲＮよりも大きくない場合には、ファーム
ウェアは、プロセッサなどがどのモードで走行するか、
言い換えるならば通常のモードか或いはエミュレーショ
ン・モードであるかを判定する。 この目的で、ＤＥＸＴ番号がチェックされて、該番号が
零にセットされているか否かを判定し「０」にセットさ
れている場合には、機械の通常モードが走行される１４
８７。しかしながら、ＤＥＸＴ番号が「０」にセットさ
れていない場合には、エミュレーション・モードが走行
される１４８６。Ｖ プロシージャの呼びしとスタック
・オベレーシヨン総論ブロシージャの呼び出し‘ま、一
方のプログラムから他方のプログラムヘパスするために
モジュール方式にでそれらのプログラムを書込んだ使用
者によって、かつオペレーティング・システム・サービ
スを利用するための使用者プログラムによって使用され
る。 それはオペレーティング・システム自身によって、応答
的なモジュール構造を得るために使用される。プロシー
ジヤの呼び出し‘ま、ハードウェアノフアームウェア命
令と、スタックと呼ばれるハードウェア識別構造によっ
て遂行される。プ。 シージャ呼び出し機構についての主な要件は次の通りで
ある。１ 呼び出し対象物を呼び出すための呼び出し者
の権利をチェックする事（保護機構がそれがチェックさ
れるのをこばまないかぎり）２ 呼び出し者のステータ
ス（状態）を退避もしくは保存する事、これは退避レジ
スタ、命令カウンタ（リターン用）、及び他のステ−タ
ス情報を含む。 ３ パラメータのパスを考慮に入れる事 ４ 呼び出されたプロシージャに対する有効なェントリ
を決める事５ アドレス機構に必要な調整をする事 ６ 新しし、プロシージャを入れる事 呼び出されたプロシージャが終止或いは現存するとき、
呼び出し‘こおいて行われた事は皆、呼び出しとそのプ
ロシージャにおける次の命令とが実行される以前にそれ
が存在したところの物に、呼び出しするプロシージヤの
ステータスが回復されるように行われてはならない。 このスタックはこれらすべてが為される事を許すために
使用される機構である。 それはハードウェア及びソフトウェアによって特殊な方
法で使用される他のセグメントと同様なセグメントであ
る。それはスタツクフレームと云われるいくつかの連続
部分よりあり、その１つだけが総体的に一度にアクセス
される。そして、スタツクフレームはＬＩＦＯの態様で
アクセスされる。スタツクフレームはプロシージヤの呼
び出しの結果創られ、情報を記憶するために使用される
。引続くプロシージャの呼び出しが新しいスタツクフレ
ームを創り、そのスタツクからの出口が以前のスタツク
・フレームをポップアップ（ＰＯＰＳＵＰ）する。この
ように、呼び出しの履歴は復帰を許すために正しく維持
される。有効なスタックフレームの場所はベース・レジ
スタ番号０に維持される。それにおける次の利用しうる
場所は特殊なしジスタ、すなわちＴジスタ、或いはトッ
プーオブースタック・レジスタによって維持される。レ
ジスタにないパラメータのパスは、プログラマによって
勝手に選択される中間ベース・レジスタの使用によって
為されるプロシージヤを呼び出す準備として命令プリベ
ア・スタック（ＰＲＳＫ）が実行される。この命令は命
令内にプログラマによって供給されるレジスタがスタツ
ク内に退避されるようにする。それは、ステータス・レ
ジスタが退避されるようにする。そして呼び出されたプ
ロシージヤへパスされるべき情報でプロログラマがロー
ドしうるパラメータ・スペースへのポインタをプログラ
マに提供する。命令ェンタ・プロシージャが実行される
とき、上に特定された要件に相当する次のステップを経
てプロシージヤの呼び出しを完了する。１ リングの検
査：呼び出し者のりングが検査されて、このリングが新
しいプロシージヤを呼び出す事が出釆る事を確かめる。 呼び出しはリング番号に等しいかそれよりも小さくなけ
ればならない。もしもリングのクロスがおきるならば、
新しいプロシージャはゲートされなければならない。新
しいリング番号は呼び出されたプロシージャのリング番
号である。 （特開昭５０一１１４９３４号公報、米国特許第４１７
７５１ぴ号参照）２ 命令カウンタが退避される。 このことはステータスの退避を完了する。３ ベース・
レジス夕０がパスされるパラメ−夕を指し示すように作
られる。 ４ 呼び出されたプロシージヤのェントリ・ポイントが
プロシージヤ・デイスクリプタから得られ、そのディス
クリプタのアドレスはェン夕・プロシージヤ命令に含ま
れている。 ５ 例えば、ベース・レジスタ番号７の如き予め定めら
れたベース・レジスタタに、リンケージ情報へのポィン
タがロードされる。 ６ 薪しいリング番号と命令カウンタ内のェントリ・ポ
イントのアドレスをロードする事によって新しいプロシ
ージャが入れられる。 残りのカレト・スタツクフレームも又ローカル変数を記
憶するために呼び出されたプロシージヤに対して利用し
うる。 呼び出されたプロシージヤが復帰することを望んだとき
は、それは命令工グジットプロシージャを実行する。 レジスタ及び命令カウンタは次いでスタック中の退避領
域から回復される。プロシージャの呼び出し、スタック
・オペレーション、及びスタツクに関するより詳細な説
明を以下において、第１５図乃至第３２図を参照して行
なう。 好ましい実施例の詳細な説明プロシージャは、常にェン
タ・プロシージャ命令（ＥＮＴ）によってプロシージヤ
・ディスクリプタ１５１０（第１５図ｂ）を介してアク
セスされる。 ェンタ・プロシージヤ命令１５００のフオーマットは、
第１５ａ図に示されている。オペレーション・コード（
ＯＰ）１５０１は、ビット位置０から７までを占める。
コンブリメンタリ・コード１５０２は、１ビット・コー
ドであり、ビット位置８を占める：コンブリメンタリ・
コードが論理１にセットされると、命令ＥＮＴであるの
に対して、コンブリメンタリが論理０‘こセットされる
と、命令は特別なェンタ（ｅｎｔｅｒ）命令であるＥＮ
ＴＳＲであり、ベース・レジスタは、ベース・レジス夕
０（ＢＲＯ）ではればならない。アドレス・シラブル（
ＡＳ）１５０４はビット位置１２から３１を占め、プロ
シージヤ・ディスクリプタ１５１０（第１５ｂ図）のア
ドレス・シラブル（ＡＳ）を提供する。ェンタ・プロシ
ージャ命令がリング・クロシングを要求するときは、ゲ
ーテイング・プロシージヤ・ディスクリプ夕〇ＰＤが必
ずアクセスされる。これは、セグメントディスクリプタ
１７０１のＧＳフイード１７０２（第１７図）が論理１
０にセットされることによって示される。一般に、ＧＳ
フィールドは、ェンタ・プロシージャ命令の１つが利用
されるときに、１０にセットされる。（米国特許第３９
３８０９６号参照）セグメント・ディスクリプタは所望
のセグメントのベースを指し示すために使用され、この
場合、セグメント１７００はゲート・プロシージヤ・デ
ィスクリプタＧＰＤ１ ７２０を含んでいる。ゲーテイ
ング・プロシージヤ・ディスクリプタ（ＧＰＤｓ）を含
むセグメント１７００の最初の語は、第１５ｃ図に示さ
れるようにフオーマツト化される。ＴＡＧ１５２１は、
ビット位置０から１を占め、間違ったディスクリプタを
示さなければならない。即ち、ＴＡＧフィールドは、論
理１１にセットされなければならない。呼出しの最大リ
グ番号（ＣＭＲＮ）１５２２は、ビット位置２を３を占
め、ゲーテイド・プロシージヤ・ディスクリプタ（ＧＰ
Ｄ）を介しての呼出しプロシージャが合法的である最大
リングを示す。呼出しリング番号がＣＭＲＮ１５２２よ
り大きいと、呼出し違反の例外（ａ ｃａｌｌｖｉｏｌ
ａｔｉｏｎｅｃｃｅｐｔｉｏｎ）が発生する。ゲーテイ
ド・プロシージヤ・デイスクリプタのアドレス境界（Ｇ
ＰＤＡＢ）１５２４は、ビット位置１０から３１を占め
、それはセグメント相対アドレス（ＳＲＡ）（即ち、プ
ロシージヤ・デイスクリプタ１７００のセグメント内の
ＧＰＤの変位）より大きくなければならない。さもなけ
れば、違法の（ｉｌｌｅ鱗１）のＧＰＤアクセス例外が
生じるこのようにして、ゲーテイング・プロシージヤ・
ディスクリプタＧＰＤは、プロシージヤ・デイスクリプ
タを含むセグメントの最初の語を利用する。その最初の
語は、呼出し者が呼出し者の最大リング番号ＣＭＲＮを
経てセグメントにアクセスする権利があるか否かを、そ
して呼出されたブロシージヤ・ディスクリプタがゲーテ
イング・プロシージャ・ディスクリブ夕のアドレス境界
以内にあるか杏かを決める。一度、セグメントに対する
合法的呼出があり、呼出し者がセグメントに入る権利す
ることが決められると、アドレスは、ェンタ命令（ＥＮ
Ｔ）１ ５００のアドレス、シラブルＡＳ１ ５０４か
ら得られ、要求されたブロシージャ・ディスクリプタ１
５１０（第１７図も見よ。）がアクセスされる。プロシ
ージヤ・ディスクリプタ１５１０のフオーマットは、第
１５ｂ図に示され、２つの３２ビット・ワード−それぞ
れワード０及び１からなる。ワード０は、所望プロシー
ジヤのェントリ・ポイントＥＰのセグメント化されたア
ドレス化されたアドレス１５１３を含む。いくつかのオ
ペランドのセグメント化されたアドレスの場合と同様、
セグメント化されたアドレスは、セグメント番号ＳＥＣ
と、セグメント相対アドレスＳＲＡとからなる。プロシ
ージヤ・ディスクリプタの語もしくはワード川ま、エン
トリ・ポイントのリング番号ＥＰＲＮ１ ５ １ ２及
びＴＡＧフィールド１ ５１ １を含む。ＴＡＧの値は
、次のように判断される。ａ ＴＡＧが論理００を含む
なら、プロシージヤ・ディスクリブタはダイレクトであ
る；ｂ ＴＡＧが論理０１であるなら、ブロシージヤ・
ディスクリプタは拡張されたディスクリプタであり、ワ
ードーを含んで合計２ワードとなる。 ｃ ＴＡＧが論理１０であるなら、ブロシージヤ・ディ
スクリプタは、間接的であり、違法のプロシージャ・デ
ィスクリプタ例外が起きる；そして、ｄ ＴＡＧが論理
１１であるなら、それは間違いプロシージャ・ディスク
リプタであり、例外が起きる。 プロシージヤ・デイスクリプタのワードーは、３２ビッ
トの長さであり、ＴＡＧが拡張されたディスクリプタを
示すときに利用され、リンケージ部分のセグメント化さ
れたアドレスを含み、その内容はフ。 ｏシージヤの入力時（ｅｎｔｕｙｔｉｍｅ）にベース・
レジスタＢＲ７に。ードされる。さて、第１５ｂ図を参
照すると、ェグジット・プロシージャ命令（ＥＸＩＴ）
１５３０のフオーマツトが示されている。 オペレーション・コードＯＰフィールドは、ビット０か
ら７を占め、それに対してコンブリメンタリ・コードＣ
は、ビット１１から１５を占める。ビット８から１１ま
でのＭ旧Ｚは、０でなければならず、さもなければ、違
法のフオーマツト・フィールド例外が起きる。さて、第
１５ｅ図を参照すると、プリベア・スタツク命令（ＰＲ
ＳＫ）１５４０のフオーマツトが示されている。ＰＲＳ
Ｋ命令は、２つの３２ビットのワードからなっている。
最初のワードは、ＯＰコードＯＰ、ベース・レジスタ通
Ｒｎ及びパラメータ空間内のバイト番号をもつ。ＯＰコ
ードはビット０から７、ＢＲｎビット９から１ １及び
ＮＢＰは、ビット１２から３ １を占める。Ｍ旧Ｚフィ
ールド・ビット８は、０でなければならない。退避領域
マスクＳＡＭは、命令のワード２にあり、ビット３２か
ら６３を占める。退避領域マスクＳＡＭはまた、スタツ
ク・フレーム・レイアウト１６０１の退避領域にも蓄積
される。退避領域マスクＳＡＭのフオーマットは第１５
ｇの１５７０に示され、第１６図のスタツク・フレーム
のレジスタ退避領域へのレジスタの退避およびそれから
のレジスタの回復を制御する。ＳＡＭの各ビットは、１
つのレジスタ（即ち、ベース・レジスタＢＲ、汎用レジ
スタＧＲ又は科学レジスタＳＲ）に相応する。もし相応
するレジス夕の１ビットが１にセットされると、そのレ
ジスタは、スタツク・フレームに退避されかつ回復され
なければならない。ＳＡＭのＭ旧Ｚフイールドの０から
３のビットは、０でなければならない。ＢＲＯからＢＲ
７，１５７２一１５７６の８つのベース・レジスタは、
ビット４から１１を占め；ＤＲＯからＧＲ１５ １５７
７−１５８１の１６の汎用レジス夕は、ビット１２から
２７を占めている；一方ＳＲＯからＳＲ３，１５８２一
１５８５の４つの科学レジスタは、ビット２８から３１
を占める。スタツク・フレームの通信領域の最初のワー
ドは、ＰＳＡワード１６０７であり、退避領域マスクＳ
ＡＭ１６０３へのポィンタを含む。 （第１８ａ図も見よ。）（詳細は後述される）ベース・
レジスタ川ま、呼出し者のスタツク・フレームの通信領
域内のＰＳＡワードを指し示すために用いられる。ベー
ス・レジスタ０のＲＩＮＧフィールドは、呼出し者のＲ
ＩＮＧ番号を含む。機械の命令カウンタＩＣの内容は、
スタック・フレーム・レイアウトの通信領域の命令カウ
ンタ内容ＩＣＣ１６０８に退避される。 ＥＮＴＥＲ命令が行われるとき、ＩＣＣは、ＥＮＴＥＲ
命令に続く命令を指し示す。ＮＢＰワード１６０９（パ
ラメータ空間内のバイト番号）は、パラメータ空間１６
１０内のバイト番号を示す３２−ビット２の補数整数で
ある。 スタツク操作において使用されるレジスタ第２図中のス
タツク・レジスタ（Ｔ−レジスタ）２０３は、スタック
の頂部を指し示す。 ＴＡＧ及びＲＩＮＧフィールドは、スタツク操作中、そ
れが更新されるときはいつでも０にさせられる。ベース
・レジスタ０、ＢＲＯもまた、第２図のフオーマット２
０３を有しており、通信レジスタとして使用され、そし
て呼出し者のスタツク・フレームの通信領域内の最初の
ワード（即ち、ＰＡＳワード）を指し示す。 そのＲＩＮＧフィールドは、呼出し者のＲＩＮＧ番号を
含む。ベース・レジスタ番号１、ＢＲＩも第２図のフオ
ーマット２０３を有しており、作業レジスタとして使用
され、スタツク・セグメントの作業領域の最初のバイト
を指し示す。 そのＲＩＮＧフィールドは、ＥＮＴＥＲ命令の間に０に
させるれる。第１８ａ図を参照して、ＢＲＩが作業領域
の最初のバイトを指し示すだけでなく「 この場合スタ
ック・ベース・ワード０，ＳＢＷＯも作業領域の最初の
バイトを指し示すことがわかるであろう。しかしながら
スタツク・ベース・ワードは、そのプロセスのＰＣＢ（
プロセス制御ブロック）の内に置かれ、そしてリング・
スタック・セグメントのスターティング・アドレスを指
し示すという点で、２つのワードの間には相違がある。
第１８ａ図の例において、リング・スタツク・セグメン
トのスターティング・アドレスもまた、作業用記憶領域
（作業領域）内の最初のバイトに一致する。これに反し
てベース・レジスタ１、ＢＲＩは、カレント・スタック
・フレームの作業領域の最初のバイトを指し示す。この
ように、１つのスタック．セグメント中に唯一つのスタ
ック●，フレームが存在する場合には、ＢＲ１とＳＢＷ
は同じである。ベース・レジスタ脂Ｒｎは、命令ＰＲＳ
Ｋ、ＥＮＴ、ＥＸＩＴの間、中間レジスタとして使用さ
れ、スタツク・フレーム内のＰＳＡワードを指し示す。 ベース・レジスタ７、ＢＲ７は、リンケージ部分を指し
示すために使用され、必要に応じて、ＥＮＴＥＲ命令の
間ハードウェアによってロードされる。 第１８図を参照すると、ＡＧＴ命令−汎用レジスタをＴ
レジスタに加えよ一力ミラ示されている。 この命令のＯＰコードは、ビット０から７を占め、一方
、汎用レジスタ番号ＧＲは、ビット８から１１を占め、
そしてコンブリメンタ・コードＣは、ビット１２から１
５を占める。ＡＣＴ命令は、スタツク・フレームの作業
領域を取扱うのに利用され、スタック領域を増加又は減
少するのを許す。スタツクプッシュダウン・スタツクは
、プロシージヤの一方と他方とを連結するための機構で
ある。 スタツクの一部、スタック・フレームは、各プロシージ
ャに動的に割り付けられる。異なったりングにおいて実
行するプロシージャ間の保護機構を履行するために、異
なったスタック・セグメントが各リングに対して使用さ
れ、１つのスタック・セグメントが１つのりングに対応
する。（第１８ａ図を見よ。）このようにして、或るプ
ロシージャがリングＲＮで実行されるとき、そのスタツ
ク・フレームは、ＲＮスタツク・セグメントに置かれる
。第１８ａ図を参照すると３つのスタック・セグメント
１８０１一１８０３が示されており、各スタツク・セグ
メントはそれぞれスタツク・フレームＳＩ一Ｓ３を有し
ている。リング３は、スタツク・セグメント１８０１に
割り当てられ、リング１は、スタツク・セグメント１８
０２に割り当てられ、そしてリング０は、スタツク・セ
グメント１８０３に割り当てられる。各スタツク・セグ
メント内にはセグメント１８０１のスタック・フレーム
ＳＩに関連するプロシージャＰ１、セグメント１８０２
のスタック・フレームＳ２に関連するブロシージヤＰ２
、そしてスタツク・セグメント１８０３のスタツク・フ
レームＳ３に関連するプロシージヤＰ３がある。それぞ
れリング０，１及び２のためのスタック・セグメントの
最初のバイトのセグメント化されたアドレス（即ち、セ
グメント番号及びセグメント相対アドレス、ＳＥＧ及び
ＳＲＡ）は、それぞれスタツク・ベース・ワードＳＢＷ
０，１及び２に置かれており、これらのスタック・ベー
ス・ワードは、プロセス制御ブロック１８０４１こ置か
れている。リング３のスタック・セグメントは、内方の
呼出し（即ち、リング３より高いリングから）によって
入り込まれないので、そのスタツクのスターテイング・
アドレスは必要とされない。各スタック・フレームＳＩ
，Ｓ２，Ｓ３は、第１６図に示すとおり作業鏡城、退避
領域、及び通信領域に分けられている。スタツク・フレ
ーム第１６図を参照して、スタック・フレームは、次の
領域のためにスペースを与える。 ａ プロシージャがそのローカル変数のために使用し得
る作業領域ｂ プロシージヤがもう１つのプロシージヤ
を呼出す前に情報を退避する退避領域ｃ プロシージヤ
がもう１つのプロシージヤによって使用される情報を準
備する通信領域プロシージヤを入れると、そのプロシー
ジヤのためのいずれの領域も存在しない。 退避領域及び通信領域は、プリベア・スタツク命令ＰＲ
ＳＫの間に、もう１つのプロシージャを呼出す前に作ら
れる。作業領域は、必要とされたプロシージャによって
作られ、使用される。作業領域の最初のバイトは、ベー
ス１レジスター、ＢＲＩによって指し示される。（第１
８ａ図参照）退避領域の最初のワードは、退避領域マス
クＳＡＭ、１ ６０３である。 それは第１ ５ｇ図に示されるフオーマットを有してお
り、レジスタ退避領域におけるレジスタの退避及び回復
を制御するために使用される。（先の検討を見よ。）退
避領域は、前にも印したように、プロシージャがもう１
つのプロシージャを呼出す前に情報を退避する領域であ
る。退避領域の末尾から２番目のワード１６０５は、次
のものを退避するために使用される：ａ このワードの
最初のバィ日こ退避されるステータス・レジス夕ＳＴＲ
ｂ プロシージャが実行していたＤＥＸＴ番号、これは
、ワード１６０５の最終バイトに退避される。 ｃ ワードの残りの部分は、ワード１６０５の無機熊ス
テータスＮＦＳフィールド（使用しないフィールド）で
ある。 退避領域の末尾のワードは、先のＴ・レジスタ値ＲＴＶ
であり、ＰＲＳＫ命令の初めにおいてこのＴレジスタ値
を含んでいる。 もう１つのフ。 ｑシージャから、与えられたプロシージャへの呼出し１
こ先だって、使用者は、退避することを望まれたこれら
のレジスタを退避し、更に、呼出されたプロシージャに
パスされるべきパラメータを、通信領域にロードする。
呼出しが行なわれたときに、ハードウェアは、呼出され
さプロシージヤからのＩＪターンもしくは復帰を容易に
するために命令カウン夕及び他の指定されたレジスタの
内容を退避する。各プロシージャ呼出しは、スタツク・
セグメント内に１つのスタツク・フレームを作り、その
後のプロシージャの呼出しは、追加のフレームを作る。
このようにフタックは作られ、それはプロシージヤに動
的に割り付けられるいくつかの隣接するスタック・フレ
ームからなる。これらのスタツクは、スタツク・セグメ
ントの内にある。一般に最初のスタック・フレームは、
セグメントの初めにロードされ、それに続くフレームは
、その後にロードされる。ロードされた最後のフレーム
は、スタックの頂部とみなされる。第１３ａ図のＴ・レ
ジス夕１３１０は、現在活動中のプロセスに対してスタ
ックの頭部を置く。ＲＩＮＧ３で実行している例えばプ
ロシージャＰＩは、ＲＩＮＧＩで実行する。ブロシージ
ャＰ２を呼出し、プロシージャＰ２は次にＲＩＮＧＯで
実行するプロシージャＰ３を呼出す。各プロシージヤが
呼出されるに従って、そのＲＩＮＧスタツク・セグメン
トの中にスタツク・フレームを作る。（即ち、プロシー
ジャ実行のための環境限定）そして、Ｔ・レジスタ１３
１０（第１３ａ図）がロードされて、現在活動中のプロ
セスのためのスタックの頂部のアドレスを与える。プロ
シージャＰ１（前に仮定したとおり）はプロシージャＰ
２を呼び出し、Ｐ２はプロシージヤＰ３を呼出し、これ
らの呼び出し‘ま、より高いリング番号から低いリング
番号に及ぶので、内方呼出しに伴うリング・クロシング
が要求され、以下に限定される方法で完了する。先に検
討されたように、各プロシージャの交換の間、必要なし
ジスタ及びパラメータは、呼出されたプロシージヤから
のりターンを容易にするために退避される。（より詳細
は、米国特許第４１７７５１び号参照）リング・チェツ
キング及びリング・クロシング異なったりングで実行す
るプロシージャ間のＲＩＮＧ保護計画を実施するために
、アクセス・チェッキング機構が利用される。（第２０
図〜第２２図参照）。一般に次のアクセス操作が、命令
ＥＮＴの発生ごとに行なわれる。ａ セグメント・ディ
スクリプタの２番目のワ−ドから、被呼出者すなわちコ
ーリーが実行するのを許される呼出しブラケツトを最初
に決定することによって、被呼出者すなわちコーリーを
呼出し者すなわちコーラ一の権利がチェックされる。 （呼出しブラケットは、書込みリング番号フィールドＷ
Ｒから最小リング番号を、そして最大リング番号フィー
ルドＭＡＸＲから最大リング番号をとることによって決
定される。）ｂ 次のプロセス・リング番号に関する決
定は以下のいずれかを決定することによって為される：
呼出し者すなわちコーラ‐がコーリーとしての呼出しブ
ラケット内のりングにある（何もしないことを意味する
）のか否かを決定することによってか；呼出し者が外方
呼出しを行うことを要求するりングに該呼出者があるの
か否かを（外方呼出しの場合には例外状態が発生し、こ
れはこ）では述べられない機構によって扱われる）決定
することによってか；または最後に、コーリーの呼出し
ブラケットへの内方呼出しを要求するりングにコーラ‐
がある（即ち、より大きいリング番号からより小さいリ
ング番号ヘリング・クロシングを必要とする呼出しブラ
ケツトへ行くこと、この場合にリング・クロシング・ユ
ニットは、有効なェントリ・ポイントになければならず
、そしてェントリ・ポイントは、有効にされなければな
らない。）のか否かを決定することによって；ｃ スタ
ッフ・フレームは、コーリーのために作られる。 （即ち、適切なセグメントの前述のフオーマツトにおけ
るスペースが割り付けられる。）そしてスタツク・フレ
ーム及びスタツク・フレーム・レジスターが更新される
。ｄ フ。 。シージヤ・ディスクリプタによって指し示されるプロ
シージヤのェントリ・ポイントへの分岐がなされる。第
２０図を参照して、アクセス・チヱッキングは、有効ア
ドレス・リング番号ＥＡＲ、プロシージャ・ディスクリ
プタのセグメント番号ＳＥＧＰＤ及びプロシージャ・デ
ィスクリプタのセグメント相対アドレスＳＲへｏを含む
アドレス・シラブルＡＳを得ることによってステップ２
００ １でスタートさせられる。 この情報を展開して、プロシージヤ・ディスクリプタ１
５１０はステップ２００３で、アクセス権を無視して、
ＳＥＣＰｏ，ＳＲＡＰｏからスクラツチ・パッド・メモ
リへ取り出される。プロシージヤ・デイスクリプ夕１５
１０は、ディスクリプタが直接すなわちダイレクトか、
拡張か、関接的か又は誤った（間違った）ディスクリプ
タかを決定するＴＡＧと、ェントリ・ポイントのリング
番号ＥＰＲＮと、ュントリ・ポイントを含むセグメント
番号ＳＥＧＥＰと、ヱントリ・ポイントのセグメント相
対アドレスＳＲ＆Ｐとをもたらす。ＴＡＧは、ディスク
リプ夕１５１ ０が直接すなわちダイレクトか、拡大か
、間接か、誤ったディスクリプタか否かを前述したコー
ドに従ってそのフィールドをチェックすることによって
決定するためにステップ２００４で検査される。直接的
又は拡張されたプロシージャ・ディスクリプタだけが正
当である。間接的又は誤ったディスクリプタは不当であ
り、アクセス時に、ここに記述されていない例外機構を
求める。 一度正当なプロシージヤ・ディスクリプタがアクセスさ
れたことが決定されると、実際の呼出し書込みチェッキ
ングが点Ａで始まる（ステップ２００５）。さて２１図
を参照すると、点Ａ ２００５から続いて、ＳＥＧＥＰ
に対応するセグメントための最大リング番号ＭＡＸＲと
、書込リング番号ＷＲと、実行許可ビットＥＰとがセグ
メント・ディスクリプタから取り出される。 書込みリング番号ＷＲはステップ２１ ０３で最大リン
グ番号ＭＡＸＲと比較され、書込みリング番号ＷＲが最
大リング番号ＭＡＸＲより大きければ、セグメントは実
行不可能で、実行違反例外２１１３が起きる（ステップ
２１１３）。もし、書込リング番号ＷＲが最大リング番
号ＭＡＸＲより小さいか又は等しければ、次に実行許可
ビットＥＰは論理１と比較され、もしＥＰが１に等しく
なければ、もう一度実行違反例外２１１３が起こる；し
かしながら、もしＥＰビットが１に等しければ、呼出し
プロシージャの有効アドレス・リング番号ＥＡＲがＥＰ
ＲＮとともに最大とされ、新しいＥＡＲ２…・・・〔Ｍ
ＡＸ（ＥＡＲ，，ＥＰＲＮ）〕を与える。ここで、ＥＡ
Ｒは、命令カウンタＩＣに見出されるＰＲＮと、もしあ
るならプロシージャ・ディスクリプタに導くパスの中に
見出されるベース・レジスタ及びデータ・ディスクリプ
タの中のすべてのりング番号との最大である。次に、有
効アドレス・リング番号ＥＡＲ２は、プロシージャが実
行し得る最大リング番号であるＳＥＣＥＰのセグメント
・ディスクリプタ内の最大リング番号ＭＡＸＲと比較さ
れる２１０６。もし、ＥＡＲ２がＭＡＸＲより大きけれ
ば、プロシージャ呼出しは、プロシージャが正当なェン
トリ・ポイントによって入れるように要求する内方呼出
しであり、アクセス・チェツキング動作は点Ｂ ２１０
７に分岐する。‘ａー ＳＥＣＥＰに対応するセグメン
トが正当なゲート・セグメントか、又はそうでないかを
決定するためにチェックされる。 次で、 ‘ｂ｝ 呼出しの最大リング番号ＣＭ旧Ｎが呼出し者の
有効アドレス・リング番号ＥＡＲより大きいか等しいか
、又そうでないかを決定するためにチェックされる。 もし、これらの条件が正しくなければ、次に不適当（不
法）なゲート・セグメント例外２２０３又は呼出し違反
例外２２１５が起きる。 さて、第２２図の分岐点Ｂ ２１０７を参照すると、行
なわれる最初のチェック２２０２は、プロシージャ・デ
ィスクリプタを含むセグメントがゲート・セグメントか
否かを決定することである。 これは、プロシージヤ・ディスクリプタのセグメントを
指し示すセグメント・ディスクリプタのゲーテイング／
セマフオア・フィールドＧＳを調べ、それが論理１０に
セットされているかどうかを決定することによって行わ
れる。もしプロシージヤ・ディスクリプタを含むセグメ
ントのセグメント・ディスクリプタのＧＳフイールドが
１０にセットされていれば、それはゲート・セグメント
であり、プロシージヤ・ディスクリプタを含むセグメン
トの最初のワードは、第１５ｃ図及び第１７図のゲート
されたプロシージヤ・ディスクリプタＯＰＤ１５２０で
ある。プロシージヤ・ディスクリプタを含むセグメント
の最初のワード１５２０は、次にアドレスＳＥＣＰｏか
らアクセス権を無視して、スクラッチ・パッド・メモリ
へ取り出される。第１７図のプロシージャ・ディスクリ
プタを含むセグメントＳＥＧＰ。１ ７００の最初のワ
ード１５２０のＴＡＧフィールドは、それが誤ったディ
スクリプ夕であることを示す論理１１でなければならな
い。 更に、Ｍ故フィールドは、０にセットされなければなら
ない。これらの条件は、ハードウエア／フアームウエア
（ＡＬＵ）によつてステツプ２２０５でチェックされる
。そしてもし、これらの条件が保持されていなければ不
適当（不法）なゲート・セグメント例外２２０３が生じ
る。しかし、もしこれらの条件が保持されていると、プ
ロシージヤ・ディスクリプタのセグメント相対アドレス
ＳＲへ。１５１０が８の倍数であることを決定するため
に、ステップ２２０６で更にチェックが行なわれる。 もしステップ２２０６の条件が保持されていなければ、
不適当なシステム目的アドレス例外２２１３が生じ、も
し保持されていれば次のステップ２２０７が行われる。
ステップ２２０７は、プロシージヤ・デイスクリプタの
セグメント相対アドレスＳＲん。がゲーテイド（鞍ｔｅ
ｄ）プロシージヤ・デイスクリプタ１５２０のアドレス
境界ＧＰＤＡＢ１５２４以内にあるか否かを決定するた
めチェックする。もしそのアドレス境界内になければ、
それは不適当なプロシージヤ・ディスクリプタであり、
不法なＧＰＤゲーテイド・プロシージヤ・ディスクリプ
タ・アクセス例外が生じる２２１４。しかし、ゲーティ
ド・プロシージャ・ディスクリプタのアドレス境界以内
にあれば（即ちＳＲＡＰＤはＧＰＤＡＢより小さければ
）、次でコーリー（被呼出者）を呼出すコーフ−（呼出
し者）の権利がチェックされる２２０８。これは、有効
アドレス・リング番号ＥＡＲ２を、プロシージヤ・ディ
スクリプタのセグメント１７００（第１７図）の最初の
ワード１５２０に見出される呼出し者の最大リング番号
ＣＭＲＮ１５２２（第１５ｃ図）と比較することによっ
て行われる。もしＥＡＲ２が呼出し者のＣＭＲＮより大
きければ、この特定の場合における呼出し者が合法的に
内方の呼出す権利をもたない（即ち、より高いリング番
号からより低いリング番号へ）ことを示す呼出し違反例
外２２１５が生じる。これに反して、もしＥＡＲ２がＣ
Ｍ眼Ｎもこ等しいか又は小さければ、内方呼出し‘ま正
当であり、呼出しがなされる直前に命令カウンタＩＣの
中にある現在のプロセス・リング番号であるプロセス・
リング番号ＰＲＮがセグメント・ディスクリプタ内の最
大リング番号ＭＡＸＲより小さいということを決定する
ために、ステップ２２０９でチェックが行なわれる。そ
してそのとおりであればアクセシング機構は、点Ｃに分
岐し２１０８、そうでなれば新しいプロセス・リング番
号ＮＰＲＮが計算されて、最大リング番号ＭＡＸＲにセ
ットされる２２ １ １。一般に有効アドレス・リング
番号ＥＡＲ２は、呼出し者のプロセス・リング番号ＰＲ
Ｎと同じである。しかし、時には呼出し者が与えられた
セグメントへのアクセスを拒否されないという最大の保
証を与えることが必要な場合には、ＥＡＲ２はＰＲＮよ
りも大きい。このような場合には、ＰＲＮは、呼出しが
出口上で最大リング番号に戻されたことを確めるために
ＥＡＲ２の値をとらされる。この時点までに、ＥＡＲ２
がＭＡＸＲより大きくそれ故プロシージャの呼出しブラ
ケツトの頂部より大きいので、また、有効なゲートを通
過する必要がある内方呼出しが必要とするので、このチ
ェツキング機構が熱望され、そしてこのチェッキング機
構がこれらのゲート・チェックを含んでいたということ
が注目されるであろう。Ｃに戻って分岐することによっ
て２１０８（第２１図）、プロセス・リング番号ＰＲＮ
が、このような状況においてはプロシージャの実行でき
る最小リング番号であるセグメント・ディスクリプタの
書込みリング番号ＷＲより大きいことを決定するために
、ステップ２１０９で更なるチェックが為される。もし
書込み番号ＷＲがプロセス・リング番号ＰＲＮより大き
ければ、外方呼出し例外２１１４が生じる。しかし、も
しＷＲがＰＲＮより小さいか等しければ、呼出しは合法
であり、ＮＰＲＭまＰＲＮにセットされる２１１００上
述のチェックがなされた後内外呼出しを行い得て、望ま
れたオペレーションの遂行後実行におけるプログラムの
始めの点へ戻りもしくは復帰が、以後更に詳しく説明さ
れるＥＸＩＴ命令によって為される。 ごて、特に第２３，２４及び２５図を参照すると、準備
されたスタッフ命令ＰＲＳＫのフローチャートが示され
ている。 第２３図のフローチャートはブロック２３０１に入れら
れ、次で命令フオーマットＰＲＳＫのビット８及び３２
から３５が、これらが０であるか否か決定するためにチ
ェックされる２３０２。前述したように、これらのビッ
トは０でなければならず、さもなければ、不法フオーマ
ット・フィールド例外が生じる２３０３。もしＰＲＳＫ
命令のこれらのビット位置のフィールド（第１５ａ図）
が０であるならば、Ｔレジスタの現在値が作業レジスタ
Ｙにロードされ２３０４、このレジスタは演算及び論理
装置ＡＬＵにある。さてＹはスタックの頂部のアドレス
を明確にし、従って、スタックにいずれかの位置を置く
ためには、ただ作業レジスタＹにバイト位置の適当数を
加えることだけが必要である。従って、レジスタＹ中の
一時アドレス・ワードがワード境界と整列させられるこ
とが必要であり２３０５、もしそうでなければレジスタ
Ｙ中のワードは、１、２又は３バイトを加えることによ
ってワード境界にフオースされる２３０６（なぜなら１
ワードは、４バイトの長さであるから）。もしＹワード
が整列させられるか、整列させられた後で整列させられ
ない場合は、Ｙレジスタの内容は、スクラツチパツド・
メモリ内の領域Ｚに転送される２３０７。次でＰＲＴＫ
命令の退避領域マスクＳＡＭ（第１５ｅ図）は、そのア
ドレスが作業レジスタＹに記憶されている場所に退避さ
れる２３１０。これはＰＲＳＫ命令の結果として作られ
べきスタツク・フレームの内の最初のワードであるので
あろう。スタツク・セグメントが有効なセグメントであ
るか杏かを決定するために、メモリ・アクセス・チェッ
クが行なわれ、もし無効な条件が存在するならば、メモ
リ・アクセス例外が結果として生ずる２３０８。また、
スタツク・オーバフロー・チェックが為され、もしスタ
ツク・セグメントの内の十分なメモリがない場合は、ス
タック・オーバフロー例外が生じる２３０９。この時点
までに、４バイトがメモ川こ書き込まれており、さらに
もう１つの４バイト・ワードがメモリに書き込まれるこ
とが望まれ、従ってＹィンジゲー夕が４でインデックス
され（即ち、４は、そのインジゲータにおける前のアド
レスに加えられる）２３１１、ベース・レジスタ０、Ｂ
ＲＯは、アドレスＹの主記憶装置の内にそれを書き込む
ことによって退避される２３１２。次にＹインジゲータ
は４によってインデックスされ２ ３ １ ４、ベース
・レジスター、ＢＲＩは、それをＹに書き込むことによ
って退避され２３１５、次にＹは、それに４を加えた新
しいアドレスを示すために増分される２３１６。 中間スタック・ポィンタＹがＴ・レジスタの内容にセッ
トされたことは、この点までのフローチャートを吟味す
ることによって容易に認めるられることができ、次でそ
れは、整列されたワードであり、次のワード境界を示す
ため増加したワードであった。次で、スタツクに対する
中間ポィンタとしてＹを使用することで、退避領域マス
クＳＡＭ並びにベース・レジスタ０、ＢＲＯ及びベース
・レジスタ１、ＢＲＩは退避された。１ワードが記憶さ
れるたびに、Ｙは新しい位置に更新された。 さらにスタック・フレームを作るために、ＳＡＭによっ
て指し示される他のレジスタもまた退避されるであろう
。しかしながら以下の説明で、ポィンタＹを増分するこ
とが理解され、そしてたいていの場合以下に続くフロー
チャートには示されない。第２４図に続いて、残りのベ
ース・レジス夕は、スタックのオーバフロー２４０３が
起こらない場合には、ＳＡＭにセットされたビットによ
って示されるように作られているスタック・セグメント
の退避領域に記憶される２４０２。次で、スタック・オ
ーバフローが起きない場合２４０５は、ＳＡＭによって
示される汎用レジスタＧＲが記憶される２４０４。続い
て、ＳＡＭによって示される科学レジスタＳＲは、スタ
ツクオーバフロー２４０８がないならば記憶され２４０
６、そして浮動点特徴は存在する２４０７（即ち、プ。
セス制御ブロックＰＣＢの内のプロセス主ワード０、Ｐ
ＭＷＯの能力バイトは、科学モード・ビット・セットを
もつ）。次に、ステータス・レジスタＳＴＲとＤＥＸＴ
バイトが記憶され２４０９、スタック・オーバフローの
決定が為される２４１０。オーバフローが起こらない場
合は、古いＴレジスタの値は前のＴレジスタ値ＰＴＶワ
ード（第１６図の１６０６）に記憶される。これは、ス
タック・フレームの退避領域に退避された最後のワード
を表わす。再び、スタツク・オーバフロー・チェック２
４１２が行われる。この時点までに、スタック・フレー
ムの退避領域部分が作られてしまっており、そしてＹポ
ィンタは、通信領域の最初のワード（第１６図参照）に
インデックスされている。 通信領域の最初のワードは、退避領域マスクへのポィン
夕ＰＳＡ１６０７である。従って、ＳＡＭに対するこの
ポィンタはＰＳＡに記憶され、ＰＳＡのアドレスが退避
される２４１３。再度、スタック・オーバフロー・チェ
ックが行われる２４１４。次で、Ｙポィンタは、命令カ
ウンタ・ワードＩＣＣをこえてインデックスされる２４
１５が、というのは、このワードがこの時点では利用さ
れないが、後述する後の時点で利用されるからである。
中間ポィンタＹは、現在はＮＢＰワード１６０９（第１
６図）を指し示している。（ＮＢＰは、パラメータスペ
ース内のバイトの番号である）。従って、ＰＲＳＫ命令
のＮＢＰワードは、スタック・フレームの通信領域のＮ
ＢＰワード内に記憶される２４１６。再度スタック・オ
ーバフロー・チェック２４１７が行なわれる。さて、第
２５図のＢ ２４１８に続いて、（Ｙ＋ＮＢＰ十４）の
値がセグメントの大きさより小さいかどうかを決定する
ために検査が行なわれる２５２０。この検査は、作られ
てしまっておりかつ第１６図のパラメータ・スペース１
６１０内で完成されるであろうスタツク・フレームが現
在のセグメント内にあることの保障を与える。スタック
・フレームを完成させてしまった後、Ｙ＋ＮＢＰ＋４の
値をＴ・レジスタに置くことによってＴ−レジスタを更
新することが望まれる２５２２。従って、これは、スタ
ートさせられる新しいスタック・フレームの開始アドレ
スとなる。また、ベース・レジスタｎ、ＢＲｎ・・・・
・・ＰＳＡワードへのポインタ・・・・・・を更新する
ことも必要である。ＰＳＡのアドレスが上のステップ２
４１３の間スクラツチパツド・メモリ内に退避されたこ
とが思い起こされよう。従って、ＰＳＡはＢＲｎにロー
ドされる２５２３。ステップ２５２３ ＰＳＡワードのアドレスは、上のステップ２４１３の間
、スクラツチパツド・メモリ内に退避されたことが思い
起こされよう。 この点において、ＰＳＡを指し示すこのアドレスは、ベ
ース・レジスタＢＲｎにロードされよう２５ ２ ３。
ＰＳＡアドレスのこのロードは、ＢＲｎが新しいスタッ
ク・フレームの通信領域を指し示す中間レジスタとして
使用されるのを可能とする。次で、ＥＮＴＥＲ命令はＢ
Ｒｎの内容をＢＲ川こ転送して、ＢＲＯが現在のスタッ
ク・フレームの通信領域を常に指し示すのを可能とする
。さて、第１９図及び第２６図を参照すると「ＥＮＴＥ
Ｒ命令のフローチャートが示されている。 第１９図は、ＥＮＴＥＲ命令の部分であり、特に１つの
スタックに関連したりング・クロシング及びリング検査
の要求に関係した部分である。第１９図を参照すると、
ＥＮＴＥＲ命令が呼出され１９０１、そして比較が行わ
れ１９０２、そこでベース・レジスタＢＲｎのアドレス
のセグメント化された部分がＴ・レジスタのアドレスの
セグメント化された部分と比較され、これらが等しくな
い場合は、不法スタック・ベース・レジスタが示される
１９０８。反対にこれらが等しい場合は、もう１つの比
較が行われ１９０３、ベース・レジス夕ｎ、ＢＲｎの３
０及び３１番目のビットが０と比較され、０に等しくな
い場合は、次いでもう一度不法スタツク・ベース・レジ
スタが示される１９０８。しかし、０に等しい場合は、
ＢＲｎの内容がワード境界について整列されたことを示
し、もう１つの比較１９０４がＢＲｎのＴＡＧ（即ち、
ビット０から始まる２ビット）が０に等しいことを決定
するために行われる。（０を有するＴＡＧは、ＥＮＴ命
令の要求の１つである直接もしくはダイレクト・ディス
クリプタによってアクセスされる情報を示している）。
ＴＡＧ（即ちＢＲｎのビット０及び１）が０に等しいな
らば、そこで第２０図から第２２図のフローチャートに
述べられた作用が行われる（第１９図のフローチャート
、フロツク１９０５参照）。これらが（第１９図から第
２２図を参照して前に検討された）必要な要件に合うな
らば、さらに進んだチェック１９０６が、ェントリ・ポ
イントのセグメント相対アドレス（ＳＲＡＥＰ）が偶数
か否かを決定するために為される。 これは、命令が半ワード境界でスタ−トするので必要で
ある。偶数でない場合は、そこで不法分岐アドレス例外
が生じ１９０９；ＳＲＡＥＰが偶数の場合は、そこでＥ
ＮＴ命令が実行される（第２６図）。さて、第２６図を
参照すると、前に決定された新しいプロセス・リング番
号ＮＰＲＮ（第２１図及び第２２図についての前の説明
参照）が現在のプロセス・リング番号ＰＲＮ（即ち、呼
出し直前のＩＣにあるフ。 。セス・リング番号又はＥＮＴＥＲ命令によって計算さ
れたプロセス・リング番号）と比較される。ＥＰＲＮが
ＰＲＭこ等しくない場合は、リング・クロシングが必要
であり、外方のりング呼出しがこの機械では許されない
ので、呼出しは内方呼出しでなければならない（即ち、
より高いリング番号からより低いリング番号へ）。従っ
て、新しいプロセス・リング番号のスタック・ベース・
ワードＳＢ「ＶＮＰＲＮがプロセス制御ブロックから取
り出される２６０３。スタック・ベース・ワードＳＢＷ
（第１０Ｌ図）は、ビット位置０及び１にＴＡＧフィー
ルドを含むが、そのフィールドは、スタッフ・ベース・
ワード‘こ対して常に０でなければならない。それはビ
ット位置２及び３にリングを有し、そのリングもまたス
タック・ベース・ワードに対して０でなければならない
。そしてそれはビット位置４から３１までにＳＥＧ及び
ＳＲＡを含んでいる。これらのフィールドは、次のよう
に検査される２６０５：ａ スタツク・ベース・ワード
のＴＡＧ及びＲ瓜○フィールドは、０でなければならず
、かつ、スタツク・ベース・ワードのアドレス・フイー
ルドは、整列されたワードでなければならない；ｂ そ
のアドレスは、米国特許第４１７７５１ぴ号に特定され
た態様ですべてのメモリ・アクセス例外（読取り又は書
込み例外は除く。 ）について検査される。いかなる逸脱（ｄｅｖｉａｔｉ
ｏｎｓ）も不法ＰＣＢ例外として報告される２６０４。
スタツク・ベース・ワードが検査をパスしたとすれば、
スタツク・ベース・ワードのＮＰＲＮがＴ・レジスタに
ロードされ２６０６、Ｔ・レジスタの新しい内容となる
。 こ）で、簡単に復習すると、ＮＰＲＮがＰＲＮＩこ等し
くない場合は、もう１つのりングのスタツク・セグメン
トにあるもう１つのスタックをアクセスすることを意味
するりング・クロシングが必要であることが決定されて
おり、これはプロセス制御ブロック内のスタック・ベー
ス・ワードを通してなされる。Ｔ・レジスタの新しい内
容は、次にベース・レジスタ番号１、ＢＲＩにロードさ
れる２ ６ ０ ７。こ）で、ベース・レジスタ１、Ｂ
ＲＩは、プリベア・スタツク命令ＰＲＳＫがすでにスタ
ックを作ってしまった後に残したアドレスを指し示して
いるか（リング・クロシングは、必要としない）、又は
、リング番号変更が必要になった場合には、アドレスが
プロセス制御ブロックＰＣＢのスタツク・ベース・ワー
ドから得られる新しいスタックを指し示しているかとい
うことが、ブロック２６０２から２６０７までの２つの
パスをチェックすることにより第２６図から解る。次に
ＰＲＮは、ベース・レジスタｎ、ＢＲｎのビット２及び
３のリング・フィールドの中にロ−ドされる２６０８。 ベース・レジス夕ｎ、ＢＲｎの内容は、次でベース・レ
ジスタ０、ＢＲＯにロードされる２６０９。さて、ＢＲ
Ｏはスタツク・フレームの通信領域を指し示すレジスタ
であるので、また、ＢＲｎは、ＰＲＳＫ命令の結果とし
て、俺Ａワ‐ドへのポィンタをもって、以前にロードさ
れていたので、次にＢＲｎの内容をＢＲＯ‘こロードす
ることにより、ＢＲｎが指し示している。ＰＳＡワード
を指し示すことが行われる。このようにして、ＢＲＯが
常に現在のスタック・フレームの通信領域の最初を指し
示すことが決った場合には（ＥＮＴＥＲは、新しい現在
のスタツク・フレームを作るので）、ＢＲ川ま更新され
なければらならい。この時点までに、命令カウンタは現
在実行されている命令、即ちＥＮＴＥＲ命令を指し示し
ている。しかし、今、通信領域のＩＣＣワード１６０８
（第１６図）において、ＥＮＴＥＲ命令に続く次の命令
アドレスを退避することが望まれる。これをする前に、
セグメントの境界の逸脱を招くことなく命令カウンタＩ
Ｃが次の命令に対し糟分され得るか否かを決めるために
チェックが行われる２６１０。セグメントの境界逸脱が
指示される場合には、セグメントの境界逸脱例外２６１
１が生じよう。逸脱が指示されない場合は、（次の命令
を指し示すために増分された）命令内容は、ＩＣＣワー
ド１６０８（第１６図）内に退避される。ＩＣＣワード
内のアドレスは、ＢＲｎ＋４である。……即ち、ＩＣＣ
は、ＢＲｎポィンタから４バイト移動される（ブロック
２６１３参照）。次に、古いプロセス・リング番号が、
ステータス・レジスタＳＴＲ内の“古いリング番号”の
ために保存されたフィールドにロードされる２６１４：
このフィールドは、ステータス・レジス夕ＳＴＲのビッ
ト２及び３であり、古いリング番号即ち先のりング番号
は、ＡＣＵのアドレス制御装置から得られる。次に、プ
ロシージヤ・ディスクリプタのＴＡＧフィールドが、拡
張プロシージャ・ディスクリブタであるか（即ち、ＴＡ
Ｇフィールドが、０１か）否か決めるためにチェックさ
れる２６１５：拡張ブロシージャ・ディスクリプタの場
合は、プロシージヤ・ディスクリプタの２番目のワード
が、ベース・レジスタ７、ＢＲ７にロードされる２６１
６リンケージ部分のセグメント化アドレスである。最後
に、新しいプロセス・リング番号の値ＮＰＲＮが命令カ
ウンタのビット２及び３にロードされ、プロシージヤ・
ディスクリプタのエントリ・ポイントの有効もまた命令
カウン外こビット４から３１にロードされる（ブロック
２６１７を見よ）。これらのステップを遂行すると、Ｅ
ＮＴＥＲ命令は完成される。 第２７図〜第３１図を参照すると、ＥＸＩＴプロシージ
ャ命令のフローチャートが示されている。 ＥＸＩＴ命令のスタートは、第２７図のブロック２７０
１に示され、遂行される最初の動作は、ＥＸＩＴプロシ
ージャ命令のビット８から１１で構成されるフィールド
が０かどうかをチェックすることである。これらのビッ
トが０の場合は、次の動作２７０４及び２７０５が、前
に示したようにＰＳＡワードを指し示すベース・レジス
タ０、ＢＲＯで遂行される。最初にＰＳＡワードを指し
示すＢＲＯの内容がワード境界上に整列されていること
が決定されなければならず２７０４、これは、ビット３
０及び３１が０であるか否かを調べるためにそれらをチ
ェックすることにより決められる。第２の、そのＴＡＧ
フィールド即ちビット０から１が０であることを決定さ
れなければならない２７０５。これらのチェックのどち
らかが０でないフィールドを検出すると、ＢＲＯ‘ま妥
当なべース・レジスタ０でなく、不法スタック・ベース
・レジスタ例外２７０６が生じる。しかし、これらの動
作の双方がＢＲＯが妥当なべース・レジス夕０、ＢＲＯ
であることを示した場合にはＢＲＯワードから４ビット
の退避領域に記憶されたＩＣＣの命令カウンタの内容が
取り出される２７０７。あるメモリ・アクセス検査がブ
ロック２７１１一２７１５でＩＯＣの内容について遂行
されるべきであるので、ＩＣＣの内容はスクラツチパッ
ド・メモリ内の一時記憶領域に置かれ、実効アドレスＹ
はＳＥＧｒに等しく展開される。これは、ＢＲＯ‘こよ
って指し示されるＰＳＡワードの次のＩＣＣワード‘こ
ある復帰点の実効アドレスである。次でアクセス・チェ
ック２７１１一２７１５は、実行サブルーチンがＩＣＣ
ワードを変えなかったということを決定するために遂行
される。従って、ＩＣＣワードのＴＡＧは、それがダイ
レクトであること、即ち、ＴＡＧフィールドが０に等し
いことを決めるためにチェックされる。０でない場合は
、不法なスタツク・データ例外２７１２が生じる；しか
し、ダイレクトＴＡＧの場合は、ＩＣＣレジスタにある
ＩＪング・フィールドは、新しいプロセス・リング番号
ＮＰＲＮに等しくなされ２７１３、これは、復帰のプロ
セス・リング番号として利用されるべきである。 ＢＲＯのビット２及び３は古いプ。セス・リング番号を
含み、そのプロセスへの他のプロセスによるどんな復帰
も同じリング番号をもたなければならないことが思い起
こされよう。従って、新しいプロセス・リング番号ＮＰ
ＲＮは、ベース・レジス夕０、ＢＲＯのビット２及び３
と比較されて２７１４、これらが同じか否かを決める。
これらが同じでない場合には、不法なスタック・データ
例外２７１２が生じる。しかし、同じ場合には、現在の
実行プロセスの出口がより高いリング番号またはより低
いリング番号をもつプロセスになろうとしているか否か
を決めるために、チェックがなされる２７１５。 より高いリング番号からより低いリング番号に入ること
は許されないので、ＮＰＲＮがＰＲＮより小さい場合に
は、内方復帰例外２７１６が生じる：しかし、ＮＰＲＮ
がＰＲＮより大きいか又は等しい場合は、呼出しプロシ
ージャの復帰点に進むのは合法である。従って、ＩＣＣ
に記憶された復帰点のセグメントのセグメント・ディス
クリプ夕が取り出される２７１７。ＭＡＸＲ、ＷＲ及び
ＥＰがセグメント・ディスクリプタＳＥＣｒ内にある実
行アクセス・フィールド権である場合は、ＮＰＲＮはＭ
ＡＸＲより小さいか等しく２７２０、ＷＲはＮＰＲＮよ
り４・さし、か等しくなければならない２７２１。また
、そうでない場合には、実行違反例外２７１９が起こる
。更に、ＥＰは１に等しくなければならす２７２２、そ
うでない場合は、もう１つの実行違反例外２７１９が起
きる。ベース・レジスタＢＲ…こよって指し示されるＰ
ＳＡワードが次に取出される２８０４。ＰＳＡワードの
ビット０から３は、これらが０に等しいか否かを決める
ためにチェックされる２８０６。これらが０り等しくな
い場合は、不法スタツク・データ例外２８０７が起きる
、しかし、ＰＳＡワードのビット０から３が０に等しい
場合は、これらが整列されたワードであるか杏かを決め
るためにＰＳＡの内容がテストされ、これはビット３０
及び３１が０に等しいことを決めるようチェックするこ
とによって行われる２８０８：これらが０に等しくない
場合は、不法スタック・データ例外２８０７が生ずる。
しかし、もし０に等しいと、次に中間スタック・ポイン
タＹが的Ａワードの内容に等しくセットされる２８０９
。Ｙは、ＳＡＭワードを指し示す。スタツク・フレーム
の退避領域内のＳＡＭに直ぐ続くワードは“記憶されて
いるベース・レジスタ０、ＢＲＯ”である；これは、機
械の実際のベース・レジスタ０、ＢＲＯに回復されるで
あろう値である。退避領域内の“記憶されているＢＲＯ
”に続くワード‘ま“記憶されているベース・レジスタ
１、ＢＲＩ”である。従って、中間スタツク・ポインタ
Ｙによって指し示されるＳＡＭワードが取出され２８１
０；また、ベース・レジスタの０及び記憶されているベ
ース・レジスターもまた取出される２８１０。これらの
値は、その特定のスタック・フレームの退避領域内に以
前に退避されていた。次に、“記憶されているベース・
レジスタ０、ＢＲＯ”は、これらが０であるかどうかを
決定するためにチェックされ２８１２、０でない場合は
、不法スタック・データ例外が生ずる２８１４。しかし
、ＢＲＯが整列されたワードである場合は、“記憶され
ているベース・レジスタ０、ＢＲＯ”のＴＡＧフィール
ド・ビット０及び１は、それが０か否かを決めるために
チェックされ２８１３、０でない場合は、不法スタック
・データ例外２８１４が生じる。しかし、記憶されてい
るＢＲＯのＴＡＧフィールドが０に等しければ、ＳＡＭ
ワードの最初の４ビットが、これらが０であるか否かを
決めるためチェックされ２８１５、これらが０に等しく
ない場合は、再び不法なスタック・データ例外２８１４
が起きる。他方、ＳＡＭワードのビットＤから３が０に
等しい場合は、機械は、第２９図のフローチャートの点
２９０１によって指示される次の動作へ進む。 第２９図を参照して、ステップ２９０２〜２９１ ２は
、ＥＮＴＥＲ命令によってスタツク・フレームの退避領
域に前もって退避された機械の実際のベース・レジスタ
の再ロード‘こ関する。 従って、“記憶されているベース・レジスタ１、ＢＲＩ
”の内容は、実際のベース・レジスター、ＢＲＩに回復
される２９０２。記憶されているＢＲＯ及びＢＲＩは、
退避領域マスクＳＡＭ内のビット４及び５の状態に関係
なく常に自動的に回復される；もしそうでなければ、退
避領域マスクＳＡＭは、ＳＡＭにセットされているビッ
トに従って、ベース・レジスタＢＲｓ、汎用レジスタＧ
Ｒｓ又は科学レジスタＳＲｓのいずれが退避又は回復さ
れるべきかを指示する。 （第１５図参照）次で、スタック・フレームの退避領域
に退避されれたすべてのベース・レジスタＢＲｓは、Ｓ
ＡＭ内でこれらを表わすビットがセットされているか否
かによって、実際のベース・レジスタＢＲｓに回復され
る２９０３。同機に、退避された汎用レジスタＧＲｓ及
び退避された科学レジスタＳＲｓがそれぞれ２９０５及
び２９０７で回復される。次で、ステータスレジスタが
取出され２９１０、実際のステータス・レジスタ内に回
復される２９１２。これらのステップの遂行に当って、
種々のタイプの例外２９０４，２９０６，２９０８，２
９０９又は２９１１が第２９図に示されるように生じ得
る。そこで、退避領域に以前に退避されていた機械のす
べてのレジス夕は、これらが最初に機械から取られたも
のと機械のレジスタに、Ｔレジスタ及びＩＣレジスタを
除いて、復帰されかつ回復される。しかし、Ｔ及びＩＣ
レジスタが回復される前には、ＥＸＩＴが今行われてい
るプロシージャを最初に呼出した呼出しプロシージャが
ェミューレーション・モードであったは否かを決めるこ
とが必要である。ヱミューレーション・モー日こおける
呼出しプロシージャがネィティブ・モードもしくは本来
モード‘こおける呼出されるプロシージヤを呼出すこと
はあり得ることであり、それ故ＥＸＩＴ及び復帰は、ェ
ミューレーション・モードにされなければならず、ネー
ティブ・モード‘こされてはならない。それ故、この万
一の場合のためにステップ３００２から３０１０（第３
０図）に記述されている予備策が必要である。これが遂
行された後、残りのレジスタがステップ３０１２−３０
１８で回復される。さて、第３０図を参照して、デコー
ルもしくは装飾拡張命令ＤＥＸＴは、スタック・フレー
ムのビット位置２４から３１における退避領域から取出
される３００２。 ＤＥＸＴフィールドは、それが０（即ちネーティブ・モ
ード）であるから否かを決めるためにチェックされ、０
でない場合は、ステップ３００４から３０１０が実行さ
れなければならない。最初にＤＥＸＴフィールドは、Ｄ
ＥＸＴがＤＥＴＳＺより大きいか又は小さいかどうかを
決めるのためにＤＥＴＳＺフィールド３００４と比較さ
れる；ＤＥＸＴフィールドがＤＥＴＳＺフィールドより
大きいか又は等しい場合は、次に不法デコール拡張番号
例外３００７が起こる。（ＤＥＴＳＺフィールドは、プ
ロセス制御ブロックＰＣＢのプロセス主ワード番号３か
ら得られる）。しかし、ＤＥＸＴフィールドがＤＥＴＳ
Ｚフィールドより４・さし、場合は、ＤＥＴフィールド
のＤＥＳＴｔｈビットが１に等しいか否かを決めるため
にチェックされ３００６、１に等しくない場合は、不法
デコール拡張番号例外３００７が起きる。しかし、ＤＥ
ＳＴ山ビットが１に等しい場合は、それは、デコール拡
張ＤＥＸＴがこの機械のハードウェア／ファームウェア
の中に存在するか杏かを見るためにチェックされる。デ
コール拡張ＤＥＸＴ（即ち、ェミューレーション・モー
ド）がこの機械のハードウェアノフアームウェアに存在
する３００８場合は、プロセス制御ブロックＰＣＢのプ
ロセス主ワード０、ＰＭＷＯがＤＥＸＴ番号でロードさ
れる３００９。デコール拡張番号ＤＥＸＴが新しい番号
なら、次に、新しいェミューレーション・モードで実行
するために特別のハードウェアをセット・アップするた
めに必要な特定の動作が遂行されて３０１０、次で一時
的のポィンタ・レジスタＹがスタツク・フレームの次の
ワードを指し示すように４だけ増分される。（ＳＡＭと
共に始まって一時的ポインタＹはいくつかの動作が、記
憶された異なった量で遂行されるべき度ごとに４だけ増
分される。前述のように、一時的ポインタＹの増分は、
スタック・フレームの異なった場所にアクセスするため
に必要であった。）さて、一時的ポインタＹは、ＰＴＶ
ワードを指し示し３０ １ ２、ＰＴＶワードが取り出
される３０１３。ＰＴＶの内容のビット０から３は、こ
れらが０‘こ等しいか杏かを決めるためにチェックされ
３０１４、これらが０に等しくない場合は、不法スタッ
ク・データ例外３０１５が起こる。しかし、ＰＴＶワー
ドのビット０から３が０に等しい場合は、次にＰＴＶワ
ードの内容は機械のＴレジスタにロートごれる３０１６
。“記憶されているＢＲＯ”は、今や他のスタック・フ
レーム通信退避領域のＰＳＡワードを指し示すように、
機械のベース・レジスタ０、ＢＲ川こロードされる３０
１７。新しいプロセス・ＩＪング番号ＮＰＲＮは、次で
命令カウンタ・レジスタのビット２及び３に記憶されて
、セグメント番号ＳＥＣｒ及びセグメント相対アドレス
ＳＲＡｒもまた、命令カウンタのビット４から３１に記
憶される３０１８。これでＥＸＩＴ命令は終了する。第
３１図を参照して、非同期トラップ・ビットＡＢ及び非
同期リング番号ＡＲＮは、走行プロセス・ワードＲＰＷ
から取出されて３１０２、スクラツチパツド・メモ川こ
置かれる。 非同期トラツプ・ビットＡＢは、最初に、それが０に等
しいか否かを決めるために検査される３１０３。そして
０に等しい場合は、以前に取出されたデコール拡張番号
ＤＥＸＴが、０に等しいか杏かを決めるために検査され
３１０６、０でない場合は、次でデコール拡張モード（
即ち、ェミューレーション・モード）が入れられる３１
０９。一方、ＤＥＸＴ番号が０に等しい場合は、その命
令は終る３１０３。さて、もう一度ブロック３１０３に
戻って、もし非同期トラップ・ビットＡＢが０に等しく
ない場合は、非同期リング番号が命令カウン夕のビット
２及び３と比較され３１０４、どちらが大きいかを決め
る。命令カウンタのビット２及び３がＡＲＮより小さい
場合は、ブロシージヤは、ブロック３１０６に分岐し、
ブロック３１０６，３１０８及び３１０９に関して前述
したプロシージャが続けられる。しかし、命令カウンタ
のビット位置２及び３の内容がＡＲＮより大きいか等し
い場合は、走行プロセス・ワードＲＰＷ内の非同期トラ
ツプ・ビットＡＢが０にセットされ３１０５、次で非同
期トラップ例外３１０７が起こる。さて、第３２図を参
照して、ＡＧＴ命令（汎用レジスタをＴ・レジスタに加
えよ）が示されている。ＡＧＴ命令は、単にスタツク・
フレームの作業領域を扱うためにある（即ち、作業領域
は、Ｔ・レジス外こ正数又は負数を加えることによって
増加又は減少させられる）。最初にＴ・レジスタの内容
が読み出されて、そのＴ・レジスタの値はスクラツチパ
ツド・メモリに退避される３２０２。次で、Ｔセグメン
トがアソシェータ内にあるか否かが決められて３２０３
、もしアソシェータ内にない場合は、Ｔセグメントのセ
グメント・ディスクリプタが取出されて３２１４、アソ
シェータの内に置かれる。しかし、Ｔ・レジスタ含まれ
るセグメント番号がアソシェータにある場合は、汎用レ
ジスタＧＲ１５０２の内容は（第１５Ｇ図）、一時アド
レスを作る３２０４ために、Ｔ●レジスタのセグメント
相対アドレスＳＲＡに加えられる。Ｘは、それが０より
４・さし、か否かを決めるために検査されて３２０５、
もし０より小さければスタツク・オーバフロー例外が起
きる３２０６。しかし、０より小さくない場合には、一
時アドレスＸがセグメントの大きさより４・さし、かど
うかを決めるために検査され３２０８、４・さくない場
合は、もう一度スタツク・オーバフロー例外が起きる３
２０９。しかし、一時アドレスＸがセグメントの大きさ
より小さい場合は、一時アドレス×は、Ｔ・レジスタの
ＳＲＡとなる３２１０。次でＴ・レジスタが機械に書き
戻され３２１１、汎用レジスタ０、ＧＲ川ま、Ｔ・レジ
スタが以前に持っていた内容でロードされる３２１２（
これは、上のブロック３２０２で退避された番号である
）。最後に機械は次の命令に行く３２１３。以上、この
発明の一実施例を示しかつ説明してきたが、この発明を
為すための多くの変化と変更がこの発明の精神と範囲内
で可能であることを理解されたい。
ウェアは通信および制御プロシージヤを支配する。 したがってシステム制御プログラムの使用は相当に低減
されるかまたは除去される。この特徴は、前節に述べた
特徴と密接に関係がある。通信回路網を用いることによ
る局部化（ローカル化）システム設計でソフトウェアへ
の依存が大きく減少されシステム制御が容易となる。シ
ステム間およびシステム内データフローも重要な考察対
象である。このような技術を適用することにより、シス
テムのソフトウェア制御に対する需要が最小限に減少さ
れる。 」‘４）「殆んどの処理は実時間で実行される。 入力に対する演算は、所要の応答時間内に出力を発生す
る速度で行われる。ここで言う所の実時間とは、プログ
ラムのインターリーブや時分割マンーマシン相互作用を
意味するものではない。寧ろ、実時間の意味は、データ
が利用可能になるとシステムが該データを受け付けて所
望の応答時間により課せられる制約内でこのデータを処
理することを言う。」【５ー 「システムは容易に拡張
可能である。 ハードウェアおよびソフトウェアは設計上機能的にモジ
ュール化される。システムの設計変更無しで計算能力を
変更できる。但しこれは、可変命令セット（信号）を意
味するものではない。しかしながら、ソフトウェアの入
れ子関係にあるサブセットを補完するために入れ子関係
にあるハードウエアのサブセツトを利用することができ
る。実際、ソフトウェアのこの入れ子構成もしくはネス
チングは、現在実際に行われている。使用者もしくはユ
ーザのソフトウェアには通常、アクションマクロおよび
システムマクロが含まれている。システムマクロは通常
、特定の端末デバイスに対し通信機能を行う入れ子構成
のマクロを含んでいる。このようなマクロは取り払った
り特殊化することができる。即ち、システムのモジユー
ラ化である。ハードウエア（例えば端末）の設計に、族
の概念を適用する試みがなされている」（以上ｍないし
（５ｉ節で述べた内容は、米国ニュージヤ−シー州、Ｅ
ｍｇｌｅＷｏｏｄＣＩｉｆｉｓ所在のＰｒｅｎｔｉｃｅ
−Ｈａｌｌ Ｉｎｃ社発行のＦｒｅｄ Ｇｒｕｅ肋ｅｒ
ｇｅｒ編集による「Ｆｏｕ九ｈＣ治ｎｅｒａｔｉｏｎ
Ｃｏｍｐｕｔｅ岱：Ｕｓｅｒ Ｒｅｑｕｉｒｅｍｅｎｔ
ｓａｎｄＴｒａｎｓｉｔｉｏｎ」の１６ないし１刀割こ
掲載されているＤｒ．Ｃ．Ｊ．ＷａｉｔｅｒおよびＡＭ
ｉｎｅ ＢｏｈＩ Ｗａｉｔｅｒの論文「Ｔｈｅ Ｓｉ
ｇｎｉｆｉｃａｎｃｅ ｏｆ ｔｈｅ ＮｅｗＣやｎｅ
ｒａｔｉ。ｎ Ｔｅｃｈｎｉｃａｌ
ＫｅｙｎｏｔｅＰｒｅｓｅｎｔａｔｉｏｎ」から発行
者の許しを受けてここに引用したものである）。第１世
代ハードウェアーソフトゥェアコンピュータシステムに
おける処理は比較的直裁的なものであって、ジョブ或い
はプログラムは基本的なものであって、ジョブ或し、は
フ。 。グラムは基本的な処理単位と見徹されていた。個々の
使用者がジョブ或いはトランザクッションを開始すると
、プログラムは、一般に、殆んど或いは全く中断もしく
は割込みを伴うことなく、該ジョブまたはトランザクッ
ションが完了するまで実行される。例えば、ＦＯＲＴＲ
ＡＮのような高レベル語プログラムの編集や実行のよう
な多くの直裁的なジョブは単一のプロセスとして実行す
ることができ且つ実行されていた。しかしながら、さら
に難しいジョブでは、マルチタスク演算が必要とされ、
このようなジョブの実行中に他のプロセスが創成される
。（ここでプロセスとは、或る活動の実行を意味する概
念であって、活動の記述であるところの１つまたは２つ
以上のプロセスによって用いることができるプログラム
の概念と混同しないように注意されたい。）またプロセ
スとプログラムを実行するプロセッサとは別の意味であ
る。定義集参照）。基本的な処理の単位であるプロセス
の概念は第３世代のコンピュータの多重プログラミング
と多重処理の環境での必要性を満たすように発展して来
た。 多くのユーザーが同時にサービスを欲している様な環境
では多重処理がコンピュータシステム内でリソースを目
当に競い合っていると理解するのは当然のことである。
各プロセスは一つのフ。ログラム（即ち命令の順番付け
られた収集及び命令に関連する他のデータ‐）から成り
、プログラムはコンピュータによって実行され、かつユ
ーザーのジョブまたはそのジョブのいくつかのフエ−ズ
を実行する為にデータ一に作用する。多くのその様なプ
ロセスがシステムに同時にアテンションを求めていると
ころでは、プ。セスとのおよびプロセス間での通信のタ
スク、制御のタスク、およびこのようなプロセスヘリソ
ースを割当てるタスクは特に第４世代のシステム要求の
見地から見て極度に複雑になる。バローズのＢ−６５０
０およびＢ一７５００コンピュータは、バローズＢ−６
５００／Ｂ−７５００スタツクメカニズム（Ｐｒｏｃ．
ＡＦＩＰＳ Ｓｐｒｉｎｇ Ｊｏｉｎｔ Ｃｏｍｐ．Ｃ
ｏｎｆ．１９６８ｐｐｓ．２４５一２５１、トンブソン
、ワシントンＤ．Ｃ．）と題してＥ．Ａ．Ｈａｕｃｈと
Ｂ．Ａ．Ｄｅｎｔにより論議されており、また南オース
トラリア、アデレード、１９６ｇ王、第４回オーストラ
リア、コンピュータ会議のバローズＢ−６５００プロシ
ーディングスに関するプロセス・ハンドリングと題され
てジェイ、ジー、クレアリーにより論議されているが、
このコンピュータはスタツク機構を利用してプロセス制
御方法を供給してくれる。 基本的には各プロセスは記憶をスタックに割当てそのス
タックに、プログラム・プロシージヤ、データ配列そし
て現行のプロセス状態を参照してローカル変数すなわち
局所変数をたくわえる。・・・・・・・・・スタックは
後入れ先出しの記憶領域として動作する。・・・・・・
・・・実際のプロセスは実際のスタックにて代表される
（Ｊ．○．ＣＩｅａひａのｖｅｐｐｅ：２３１〜２３２
）。従ってスタックは実行する動的なプログラムの履歴
を記憶する設備をもつ。ｐｐｓ２３３−２３４には、多
重プログラミングおよび並列プロセシングの制御の為の
ビークル（ｖｅｈｉｃｌｅ）を提供するために、“サグ
ロ型のスタツクツリースまたはカクタススタック”が如
何に簡単に創造されるかを一層明確に説明している。 然し記事に発表されたスタック機構技術は第４世代コン
ピュータシステムには全お満足出来るものではない。何
故ならば該技術は、各プロセスに与えられたいくつかの
特権に従ったかかる第４世代コンピュータの他の無数の
プロセスに対する情報へのアクセスを制限することによ
る情報の充分な保護をしていないからである。１９６９
年１０月Ｐｒｉｎｃｅｔｏｎ ＵｎｉｖｅＢｉｔｙで催
された船ｓｏｃｉａｔｊｏｎゆｒＣｏｍｐｕｔｉｎｇＭ
ａｃｈｉｎｅひ後援の講演集「Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆｔｈｅＳｅｃｏｎｄ ＳのｍｐｏｓｌｗｍｏｎＯｐ
ｅｒａｔｉｎｇＳｙｓにｍｓＰｒｉｎｃｉｐｌｅｓ」に
公表されているＡＪ．茂ｒｎｓｔｅｊｎ、Ｇ．Ｄ．Ｄｅ
ｔｌｅｆｅｅｎおよびＲ．日．Ｋｅｒｒ の 論 文
「 Ｐｒｏｃｅｓｓ Ｃｏｎｔｒｏｌ ａｎｄＣｏｍｕ
ｎｉｃａｔｉｏｎ」には「汎用演算システム内に実現さ
れているプロセスの構造およびプロセス間交信機能」が
記述されている。 このシステムによれば、１つのプロセスは論理セグメン
トと称される４つまでの部分から構成することができる
。 プロセスが格納されている時には、これらセグメントは
物理的に分離した場所に存在することができる。これら
セグメントの再配置および保護は４つのレジスタによっ
て達成される。一般に、プロセスは、プロセスが相互に
交信するのに用いる機構を利用して、プロセスにより発
生されるプリミチブ（即ち擬命令）を実現するオペレー
ティング・システムによって制御される。 この交信では、主に、プロセスが１つのファイルを共用
するのと同じ仕方でイベントが共有される。各プロセス
は、現在開かれている各ファイルに対する独特のヱント
リを含む山Ｔ（活動項目テーブル）を指し示すＫＩＴ（
既知項目テーブル）ェントリを有する。この構成により
１つのプロセスは、イベントが生じた時に、（「通知」
プリミチブを発生することにより）通知を要求すること
ができる。その結果、オペレーティングシステムは、通
知を待機している要求プロセスを識別するェントリィを
イベントと関連のイベント待ち行列（イベント・キュー
）に創成する。この時点で、要求を出しているプロセス
は実行を続けても良いしあるいはまた「阻止」プリミチ
ブを発生して休止もしくは中断することもできる。何ん
らかの他のプロセスが「原因」プリミチブを発生した時
にイベントは生起したと称され、そしてこのイベントは
カタログに納められて同じプリミチブを用いている直援
構造で処理される。情報は１つのプロセスから他のプロ
セスまたは所与のタスクを実行するために協働するプロ
セスに転送することができる。プロセスはオペレーティ
ングシステム内の他のプリミチブにより創成されたりあ
るいは破壊される。このようなプロセス交信および制御
方法では、実行中のプログラムの規則的な動的歴史は得
られず、プロセスおよびイベント管理のソフトウェアで
の多重化と言う概念が導入されている。 またこの方法では、特権レベルで、プロセス相互間の保
護が行なわれない。またプロセス相互間におけるメッセ
ージの伝達も効率的な仕方では行なわれない。さらにま
た、アドレツシングプロセスならびに再配置は、第４世
代システムにとって不充分であると考えられる。第４世
代システムにとって必要なのは、プロセスを効率的にア
ドレスし再配置して、プロセスの状態を識別する情報パ
ターンを発生し、さらに、上記の状態を制御もしくは管
理し、特権レベルで他のプロセスならびに当該プロセス
自体からプロセスを保護し、しかもプロセスを効率良く
ディスパッチし且つ他のプロセスと同期させ、さらに個
別的な仕方でプログラムを書込んだ使用者が１つのプロ
グラムモジュールから他のプログラムモジュールに移行
するのを可能にするファームウエア−ハードウエアシス
テムである。所要の機能を効率的に遂行するコンピュー
タシステムの設計における上に述べたような要件および
他の要件ならびにそれらに関連する問題は、このような
機能のうちの幾つかを達成するための示唆と共に、「Ｃ
ｏｍｍｕｎｉｃａｔｉｏｎｏｆｔｈｅＡＣＭ」１１巻５
号（１９６群王５月）に掲載のＢｕｔｅｒＷ．Ｌａｍｐ
ｓｏｎの論文「Ａ Ｓｃｈｅｄｕｌｉｎｇ Ｐｈｉｌ
ｏｓｏｐｈｙ ｆｏｒＭｕｌｔｉｐｒｏｃｅｓｓｉｎｇ
Ｓｙｓにｍｓ」に論述されている。 しかしながら、この論文で論述されている示唆では問題
の解決には到らないと考えられる。発明の目的 この発明の基本的な目的は多量プログラミング、多重プ
ロセシングの環境においてフ。 。シージャ呼出し及びスタツク機構の改善された装置を
提供することにある。もう一つの目的は操作上のオーバ
ーヘッドを削減するプロシージャ呼出しとスタック動作
の為の装置を提供することである。 この発明のさらに他の目的には、プロシージヤを、それ
が呼出されたプロセス内の点に正しく戻すことを可能に
するために、コールもしくは呼出しの歴史を維持する改
良されたシステムおよび方法を提供することにある。こ
の発明のさらに他の目的は、改良されたスタック・フレ
ーム・ハードウェア構造を提供することにある。 この発明のさらに他の目的は、スタツク・フレームを創
成したり削除するためのハードウェア／ファームウェア
構造を提供することにある。 この発明のこれらおよび他の目的は、この発明の好まし
い実施例の説明を図面と関連して読む時、明らかになる
であろう。発明の要約 プロシージヤ呼出し‘ま、一つのプログラムモジュール
から次のモジュールへと進むようなモジュ−ル方式でプ
ログラムを書いたユーザーもしくは使用者によって使用
される。 プログラムモジュールはオペレーティングシステムのサ
ービスを利用するためにユーザープログラムにより使用
され、オペレーティングシステムそれ自身によって応答
するモジュール構造を達成する様に使用される。プロシ
ージャ呼出し‘まハードウェアの命令、及びハードウェ
アが認知可能なスタックと呼ばれる機構により行われる
。プロシージャ呼出し機構に対し主に要求されるものは
｛ａ｝ コーラ一（呼出し者）がコーリー（被呼出し者
）を呼ぶ権利があるかチェックすること（リング保護機
構がこの権利のチェックを可能とした場合のみ）。 ‘ｂ｝ コーラ一の状態を退避すること。 これは退避レジスタ、命令カウンター（リターン用）、
および他の状態ビットを含む。｛ｃ｝ パラメーターの
通過を可能とする。 【ｄー 呼び出されたプロシージャの為の有効なヱント
リイポィントを決定すること。‘ｅ｝ アドレス指定機
構における何らかの必要な調整をすること。 ‘ｆ｝ 新しいプロシージャを入れること。 呼び出されたプロシージャが終了し、出される時、呼出
し‘こよってなされたことは元に戻されなければならず
、それ故呼出しプロシージャの状態が呼出し以前の状態
に戻りそのプロシージャ内の次の命令が実行される。ス
タツクはこれを行うのを可能とするように使用される機
構である。 それはハードウェアによって特別な方法で使用される一
つのセグメントである。それは、スタツクフレームと呼
ばれる一群の連続する部分からなり、そのスタックフレ
ームの一つだけが普通は一時にアクセスされ、かつ後入
り先出しの態様でアクセスされる。スタックフレームは
プロシージャの呼出しの結果として創成され、情報を記
憶するのに使用される。続いてのプロシージャ呼出し‘
ま新しいスタックフレームを創成し、そこからの出口は
前のフレームを取出す。（ｐｏｐｓｕｐ）。この様にし
て呼び出しの履歴は復帰を可能とするために正しく維持
される。 実際のスタックフレームの場所は特別のレジスタ、すな
わちＴ−レジスタあるいはトップオブスタツクレジスタ
により維持される。レジス外こないパラメータを通過す
ることはプログラマーにより選ばれた中間ベースレジス
タを使用して為される。プロシージャ呼出しを作るため
の準備として、命令ＰＲＥＰＡＲＥＳＴＡＣＫが実行さ
れる。 この命令は、その命令内にプログラマーによって特定さ
れたそれらのレジスタを、スタック内に退避するように
する。この命令はまた状態レジスタをも退避するように
し、そしてプログラマーにパラメータースペースに対す
るポィンタを提供し、従ってプログラマ−はこのパラメ
ータースベイスに、呼出されたプロシージャに通される
べき情報をロードすることができる。次にＥＮＴＥＲ
ＰＲＯＣＥＤＵＲＥ命令が実行されて、上述した要求項
目に相応する以下のステップを通してプロシージャ呼出
しを完了させる。 【ａ）リング検査、コーラーリングはそのコーフ−が位
置しているリングが新しいブロシージヤを呼ぶ特権を持
つのを確めるために、（即ち呼出しはより小さいか又は
同等のりング番号に対して存在すべきである）チェック
もしくは検査される。若しリング・ク。シングが必要と
されるならば新しいプロシージャが特別のりングゲート
を通じて通さなければならない。新しいリング番号は呼
出されたプロシージャの番号である。 ｛ｂ）命令カウンターが退避される。 これは退避状態を完了する。‘ｃ）ベースレジスタ０は
通過するパラメーターを効果的に示す様に作られる。 ‘ｄー 呼出されたブロシージヤのェントリ・ポィント
はプロシージャ・ディスクリプタから得られ、そのディ
スクリプタのアドレスはＥＮＴＥＲＰＲＯＣＥＤＵＲＥ
命令に含まれている。 ‘ｅ’結合情報のポィンタは代表的にはベースレジスタ
番号７にロードされている。 ‘ｆ｝ 新しいプロシージヤは新しいリング番号と、命
令カウンタにおけるエントリ・ポイントのアドレスとを
ロードすることによって入れられる。 現行のスタックフレームの残りもローカル変数の記憶の
為に呼出されたブロシージャに利用される。 呼出されたプロシージャが復帰することを望む時には、
それはＥＸＩＴＰＲＯＣＥＤＵＲＥ命令を実行する。レ
ジスタおよび命令カウンターはスタツク内のそれらの退
避領域から回復される。ＰＣＢの絶対アドレスはプロセ
スの論理名と呼ばれる２つの整数ＪとＰによって決めら
れる。 ファームウェアによて知られた絶対場所には、Ｊテーブ
ルと呼ばれるテーブルがある。Ｊテーブルのエントリｊ
はＰテーブルと呼ばれるテーブルの絶対アドレスＰＪを
含む。Ｐテーブルのェントリイｐは論理名Ｊ．Ｐで決め
られるＰＣＢの絶対場所を含む。好ましい実施例の説明 概論 本発明は代表的にはハードウェア／ファームウエア／ソ
フトウエアのオベレーテイングシステムによって統合さ
れる、後述のハードウェアシステムの環境において動作
する。 第１図を参照すると、サブシステムは、プロセッサ・サ
ブシステム１０１、記憶サブシステム１０２、及び１つ
或いはそれ以上（３２迄）の周辺サブシステム１０３で
ある。プロセッサ・サブシステム１０１は中央処理装置
ＣＰＵＩ０４と、４迄の入力／出力制御装置ＩＯＣＩ０
５とを含んでいる。各周辺サブシスブムは周辺制御装置
ＰＳＵＩ０６と、一群の装置アダプタＤＡＩ０７と、２
５釜室の周辺入力／出力装置１０８とよりなる。記憶サ
ブシステム１０２はそれぞれが３２なし、し５１２キロ
バイトよりなる１なし、し４つの半導体メモＩＪ・モジ
ュールによって構成されている。１ フ。 ロセツサ・サブシステムプロセッサ・サフシステム１０
１において、ＣＤＲＩ０４は、システム及び記憶サブシ
ステム１０２とのインタフェースに対して基本的な処理
操作を行う。 ＩＯＣＩ０５は記憶サブシステム１０２と周辺装置１０
６間のすべての情報交換を制御する。■ 中央処理装置 ＣＰＵは主メモリ・シンクロナイザ１０９と、バッファ
・メモリ１１０と、計算装置１１１よりなる種々の要素
と、任意のエミュレーション装置１１２とよりなる。 主メモリ・シンクロナィザ１０９は計算装置１１１、バ
ッファ・メモリ１１０、及びＩＯＣＩ０５間で主メモｌ
ｉを使用するための衝突もしくは競合を解決する。衝突
は優先順次に基いて解決される。即ち、ＩＯＣは最も高
い優先順位を有しており、次の優先順位は（計算装置か
ら）メモリへの書き込みであり、さらに次の優先順位は
（バッファ・メモリへの）メモリからの読み出しである
。主ＣＰＵは又、主メモリのアドレス指定を制御するア
ドレス制御装置ＡＣＵ１ ３１と、主メモリの最も最近
使用されたアドレスを記憶する為に使用される連想メモ
リＡＳ１３２とを含んでいる。 バッファ・メモリ１川ま小容量の高速バッファ・メモリ
であり、平均メモリ・アクセス時間を減少するために、
主メモリの選択された領域と、計算装置とのインタフェ
ースとの写しを作る。 各メモリの読み出しが行わる間、バッフ ァ・メモＩＪと主メモＩＪとの双方がアクセスされる。 取り出されるべき情報がすでにバッファ・メモリ内にあ
るならば主メモリの読み出し‘ま終了され、情報がバッ
ファ・メモリから取り出される。さもなければ主メモリ
ー０２が読み出される。これが行なわれる度毎にＣＰＵ
Ｉ０４は所望の情報を含む３２のバイトを取り出す。 この情報は将来のメモリ参照の為にバッファ・メモリ内
にとどまる。バッファ・メモ川まソフトウェアに対して
透明であるので、ある瞬間においてコンピュータを制御
するプログラムは、そのコンピュータが処理する情報が
バッファ・メモリから取り出されたものか、或いは主メ
モリから取り出されたものかを決定する事が出来ない。
計算装置１１１はＣＰＵ内でのすべてのデータ処理とア
ドレス発生とを行う。 計算装置内の典型的な制御メモリー３０（サミール・ェ
ス・ヒュッソン著、プレンティス ホールィンコーポレ
ーション発行の原理と実際、マイクロプログラミングを
参照の事）はシステムを初期設定するファームウェアを
含み、ＣＰＵＩ０４及びＩＯＣＩ０５を制御し、そして
命令セット（（図示せず）を符号解読する。 随意に制御メモリは科学的命令、検査ルーチン、エミュ
レーション・パッケージ或いはプロセッサ・サプシステ
ムの能力を延長する特殊な目的の態様を提供する。オプ
ションとしてＣＰＵはこのシステム以外のシステムのエ
ミュレーションを提供する。 エミユレータ１１２は、フアームウエア、ソフトウェア
、そしてある場合にはハードウェアの構成要素である。 ‘Ｂ｝ 入力−出力制御装置 プロセッサ・サブシステムのＩＯＣＩ０５の部分は、周
辺サブシステム１０３と記憶サブシステム１０２間のデ
ータパスを提供する。 このパスは周辺装置の指令の初期設定を可能とし、その
結果のデータ転送を制御する。ＩＯＣは典型的に３２迄
のチャネル制御装置（図示せず）を取扱う事が出来る。 ｛Ｃ｝ 周辺サブシステム 第１図の周辺サブシステム１０３においてＰＯＵＩ０６
は、入力／出力オペレーションの間、入力／出力周辺装
置１０８を制御する事によってＣＰＵＩ０４へのロード
を緩和するスタンドーアロン・マイクロプログラミング
・プロセッサである。 ＣＰＵはチャネル・プログラムに含まれる命令を実行す
る事によってこれを行なう。このプログラムはＣＰＵ内
にて行われる演算論理、転送、シフト、及び分岐操作に
帰結する。それぞれが制御する周辺装置の種類（例えば
、ユニット・レコード、大容量記憶装置（ディスク）、
磁気テープ、通信等）に応じて数種類のＰＣＵがある。 装置アダプター０７はＰＣＵとこのＰＣＵが制御する周
辺装置１０８との間を仲介する。 各装置アダプタは、特殊な型の周辺装置との通信を行う
のに必要な、デリケートなフア−ムウェアと論理回路を
含む。型式によっては装置アダプタすなわちＤＡＩ０７
は一つあるいは数個の周辺装置を制御する。周辺装置サ
プシステム１０３によって行われる主な作用は次の通り
である。 Ｉ ＣＰＵの命令を適当な周辺装置へ受容しうる一連の
指令に変換する事２ ＣＰＵ或いは適当な周辺装置によ
って必要とされる型のデータをパックする事並びにアン
パツクする事 ３ サブシステム及びその制御下にある周辺装置の状態
をＣＰＵに知らせるよう保つ事４ 誤差及び回復プロシ
ージャを独立的に初期設定しかつ処理する事５ 関連し
た周辺プロセッサの周辺装置共有能力を妨害する事なく
周辺装置のオンライン診断を可能とする事 ＰＣＵは、それに取付けられる周辺装置間での主メモリ
に対する衝突もしくは競合を解決する。 しかし、ＩＯＣはＰＣＵ間の衝突もしくは競合を解決す
る。皿 記憶サブシステム 各誌億モジュ−ル１一４は４なし、し８バイトの幅を有
する。 モジュールの数、大きさ及びデータ・パスの幅は計算機
の大きさによって変える事が出来る。記憶モジュールは
４つのモジュール（モジュール１は第１の８バイトを含
み、モジュール２は第２の８バイトを含む、等）が順次
アクセスされるような方法で４通りにインターリーブが
為される。インターリーブは主メモリへのアクセスに対
する衝突もしくは競合の数を減少し、それによって平均
メモリ・アクセス時間を減少する。メモリは故障の場合
、再び形成しうる。即ち、モジュール内のメモリのブロ
ックは隣接するアドレスを壊す事なしに除去される事が
出釆る。主記憶装置もしくは主メモリ１０２は、金属酸
化物半導体ＭＯＳチップの形態にある容量性記憶媒体か
らなる。 この媒体は、情報を維持するためにリフレッシュ原理で
動作する。 各記憶場所は、典型的には、少なくとも２ミリ秒毎に１
度リフレッシュされる。設計上、リフレツシユのタイミ
ングとメモリ・アクセスとの間に衝突もしくは競合が殆
んど生じないようにすることができる（競合が生じた場
合にはリフレッシュの方が優先する）。主メモリの最初
の領域はハードウェアおよびファームウェアのための保
存もしくは予約される。 この領域の上限は、システム・ソフトウェアが監視する
ことができる境界アドレスレジスタ（以後ＢＡＲと称す
る）の内容によって定義される。このＢＡＲの内容は、
システム初期設定時間に設定される。ＢＡＲ内で指定さ
れたアドレスの下側の記憶領域は、周辺サブシステムＣ
ＰＵを制御するためのファームウェアまたはマイクロプ
ログラムの構成を定義するＩＯＣテーブルならびにエミ
ュレーション用のテーブルを格納することができる。Ｂ
ＡＲで指定されたアドレスの下側の領域の大きさ（サイ
ズ）は、システム構成によって左右される。マイクロプ
ログラムが主メモ川こ存在するか或いは制御ストアもし
くはメモリ内に存在するかは、システム構成ならびにシ
ステムで実行される事例に依存する。０ 基本的な機械
（マシン）構造 このハードウェアにおいては、典型的に、３つの基本デ
ータ構造が利用される。 即ちデータフオーマットと、ソフトウェア監視レジスタ
と、命令フオーマツトとである。■ データフォーマッ
ト 情報は、メモリとＣＰＵとの間で８並列ビット単位で転
送される。 各８ビット単位の情報はバイトと称される。またパリテ
ィもしくは誤り修正データもデータと共に転送されるが
、この転送はソフトウェアによって影響を受けない。し
たがって、本明細書においては、術語「データ」には、
関連のパリティもしくは誤り修正データもデータと共に
転送されるが、この転送はソフトウェアによって影響を
受けない。 したがって、本明細書においては、術語「データ」には
、関連のパリティもしくは誤り修正データは含まれない
。（Ｂ｝ ／ゞイト １バイト内のビットは左から右に０ないし７の番号が付
けられる。 バイトは個々にまたはグループ単位で処理される。２つ
のバイトが半ワードを構成し、４バイトが１ワードを構
成し、８バイトが２ワード（倍長ワード）を構成し、１
６ゞィトが４ワード（４倍長ワード）を構成する。 これは、命令を含め全てのデータに対する基本的なフオ
ーマットである。 （Ｃ｝ データ表示 全てのデータは２進もしくは２値形態にあるが、２進法
、ＩＧ隼法或いは英数文字データとして解釈され得る。 データビットは、４ビットベースで２進符号化１Ｑ隼デ
ータとして、また８ビットべ−スで英数文字データとし
て、或いはまた１６ないし６４ビットで２進数字として
解釈される。 後者は、２進法で、記号付きの固定または浮動小数点数
と解釈され、２ワードまでの連続ビット数をストリング
として操作することもできる。英数文字はＥＢＣＤＩＣ
で表わされる。ＡＳＣＩＩが交替コードとして用意され
る。肋バイトアドレス 主メモリ内のバイト位置は零から出発して連続的に番号
を付けられている。 各番号がバイトのアドレスである。或る群内の左側のバ
イトのアドレスが、２、４、８または１６の倍数である
場合には、該群を構成する連続したバイトは、それぞれ
、半ワード、１ワード、２ワードまたは４ワードで位置
合せ（アラィンメシト）されていると称される。半ワー
ド、１ワード、２ワードまたは４ワードは、その単位で
当該アドレスから取り出すことができるように位置合せ
されている。 主メモリ内のデータの記憶場所は、アドレス展開中に間
接的にアクセスされるデータディスクリブタ（記述子）
によって特定される。（１９７４年５ 月１６日付の「
Ｓｅｇｍｅｎｔｅｄ ＡｄｄｒｅｓｓＤｅｖｅｌｏｐｍ
ｅｎｔ」に関する放棄した米国特許願Ｓｅｒ．Ｎｏ．４
７０４９６の継続特許願である「Ａｄｒｅｓｓｌｎｇ
ｏｆ Ｏｐｅｒａｎ船 Ｗｉｔｈｉｎ ａＳｅｇｍｅ
ｎｔ Ｕｔｉｌｉｚｉｎｇ Ｓｅｇｍｅｎｔ Ｄｅｓｃ
ｒｉｐｔｏｒｅ」に関する１９７群王１２月１２日付の
Ｂｉｅｎ戊ｎｕの米国特許願Ｓｅｒ．Ｎｏ．９６８６９
度参照。また、同様の開示内容に関しては、「Ａｐｐａ
ねｔｕｓｆｏｒＤｅｖｅｌｏｐｉｎｇ ａｎ Ａｄｄｒ
ｅｓｓ ｏｆ ａ ＳｅｇｍｅｎｔＷｉｔｈｉｎ Ｎ
ねｉｎ Ｍｅｍｏひ ａｎｄ ａｎ ＡｂＳｏｌｎｔｅ
Ａｄｄｒｅｓｓ ｏｆ ａｎ Ｏｐｅｒａｎｄ Ｗｉｍ
ｉｎ ｔｈｅＳｅｇｍｅｎｔ」に関するＢｍｗｎ他の１
９７３王１２月１７日付の米国特許魔Ｓｅｒ．Ｎｏ．４
２５３５６もしくは対応の米国特許第３９３８０９６号
を参照されたい）。｛Ｅ｝ 可視レジスタＣＰＵＩ０４
内に３３の使用者−可視レジスタがある。第１図の内容
は集約的にＣＰＵの状態を定義している。可視レジスタ
には下記の４つの型がある。（第２図を参照せよ） １ 汎用レジス夕 ２ ベース・レジスタ ３ 科学的レジスタ（任意） ４ 種々雑多なしジスタ ｛Ｆ｝ 汎用レジスタ 汎用レジスタＧＲ２０１は固定４・数点の２進数及びビ
ット・ストリングを処理する為に使用される。 代表的にはＣＰＵＩ０４内にあるＧＲＯからＧＲ１５ま
での１６個の３２ビット・汎用レジスタがある。ＧＲ８
からＧＲ１５の汎用レジスタは又指察しジスタもしくは
インデックス・レジスタとして使用しうる。指票もし〈
はインデックスレジスタとして使用されるとき、それら
はここではＸＯからＸ７と称される。ィンデクシングは
、レジス外こ含まれる３２ビットの二つの橘数を使用す
る事によって行われる。に）ベース・レジスタ ベースレジスタＢＲは命令カウンタＩＣ及びスタツク・
レジスタ２０２−２０３と同じフオーマットを有する。 ベース・レジスタは記憶の一部を定義する為にアドレス
計算中使用される。典型的なＢＲＯからＢＲ７の８つの
３２ビット・ベース・レジスタがある。ｍ）科学的レジ
スタ 科学的レジスタＳＲは浮動小数点２進数でもつて計算す
るための選択的な装置である。 典型的には、ＳＲＯからＳＲ３で参照される４つの８バ
イト科学的レジスタがある。科学的レジス外ま第２図の
フオーマット２０４−２０５を有する。０）種々雑多な
しジスタ ５個のレジスタがある。 ・フオーマット２０２一２０３を有する命令力ウンタ・
フオーマット２０７を有する状態もしくはステータスレ
ジスタ・スタツクレジスタ（Ｔレジスタと称される） ・フオーマット２０６を有する境界アドレスレジスタ、
及び・フオーマツト２０８を有するハードウェア制御マ
スク・レジス夕命令カウソタＩＣは、実行される命令の
アドレスを含む３２ビット・レジスタである。 状態レジスタＳＴＲ２０７はプロシージャが目下実行さ
れている事に関する事実、例えば最も最近のオペレーシ
ョンによってアンダフローが生ぜしめられたかどうかに
関する事実を記録する８ビットレジスタである。Ｔレジ
スタとしても知られるスタック・レジスタは、目下活動
中のプロシージヤと関連されるプッシュ・ダウン・スタ
ックの頂部のポィンタを含む３２ビット・レジスタであ
る。後述のスタックは、ワーク・スペースと、ローカル
変数を省きプロシージャ・ェントリを保存する機構と、
復帰情報とを提供する。境界アドレス．レジスタＢＡＲ
２０６は、ソフトウエアにつてアクセスし得る主メモリ
の最下位の絶対アドレスを特定する２８ビット・レジス
タである。 このレジスタはシステムの初期設定の間に。ードされ、
ソフトウエアによってのみ読取られ得る。ハードウェア
制御マスク・レジスタ２０８は機械条件情報を記録する
８ビット・レジスタである。０）命令フオーマツト 多少にかかわらず使用される命令は約２００ある。 各命令は４つの異なった長さを有し、必ずバイト規模の
長さの偶数である。命令は一連の記憶場所内に記憶装置
される。極左バイトのアドレスは２の倍数であり、命令
のアドレスである。命令の８つの最も有効であるビット
（或る場合にはビット８から１１または１２から１５）
がオペレーションコードを表わし、一方残りのビットは
一つあるいはそれ以上のオペランドを表わす。 オペランドはしジスタ指示子（ｄｅｓｉ柳ａｔｏｒ）、
置換指示子、アドレス・シラブル（論理・アドレス）、
リテラル値、及び即時のリテラル値であって良い。オペ
ランドの型と数は命令フオーマットによって決定される
。ｍ システムの組織 Ａ ジョブステップとタスク コンピュータ・システムによって行われる仕事はジョブ
制御言語によってあるわした一連のジョブ・ステップに
よって外部的に定義される。 ジョブ・ステップはハードウェア資源が割付けられる仕
事の単位である。典型的にはジョブ・ステップは数個の
タスクよりなる。タスクはユーザによって定義される仕
事の最少単位であり、類似のもののない実行される命令
の流れよりなる。Ｂプロセス タスク及びジョブ・ステップについてのユーザ可視の概
念はそれぞれプロセスとプロセスグループによってハー
ドウエアにおいてあらわされている。 プロセスはＣＰＵによって非同期的に実行され得る命令
の順序付けられたシーケンスとして定義される。（すな
わち数個のプロセスが活動的であってリソースを分担す
ることができるが、実際には或る瞬間において１つのプ
ロセスのみが走行する。）プロセスグループは１つのジ
ョブ・ステップを実行するのに必要なプロセスの関連づ
けられたセットである。Ｃ プロセス制御ブロックおよ
びシステム１べ‐−スプロセスは、それらの実行中のい
ろいろな時点でＣＰＵ制御から離れることがでるので、
ＣＰＵ状態を退避するためにプロセスに対し主メモリ内
の記憶領域が利用可能にされている。 この状態情報は、プロセスがＣＰＵの制御を再び取り戻
す前に該ＣＰＵを予め条件設定するのに用いられる。プ
ロセスに割当てられる記憶領域は、第４図に示すように
プロセス制御ブロックＰＣＢ４００と称される。 プロセスに割当てられたメモリもしくは記憶領域のアド
レス（アドレス空間）内部で、ＰＣＢにはデータ、全て
の関連のレジスタの内容ならびにプロセスの状態が格納
される。したがって、ＰＣＢは、情報損失を伴うことな
く、プロセスを開始または再開するのに必要な情報のた
めの一時記憶領域としての働きをなす。各ＰＣＢはハー
ドウェアで管理可能であって、システムの初期設定中に
創成されてシステムの動作中に修正されるハードウェア
・テーブルの集合を用いてオペレーティング・システム
によってアドレス指定することができる（第５図）。シ
ステム・ベースと称される絶対主記憶領域が存在する（
第５図および第６図）。 この領域は、ファームウェアによって展開され、そして
謙出すことはできるが書き込むことはできないベース・
アドレス・レジスタＢＡＲ５０１を介してアクセスする
ことができる。システム・ベース５０２は、現在実行中
のプロセスのためのジョブ、ステップ番号およびプロセ
ス群番号Ｊ，Ｐを含む多数のシステム属性を収容してい
る。システム。ベースにおける別の属性としてＪ−テー
ブル５０３として知られているハードウェア定義データ
構造（パターン）に対するポインタがある。このＪーテ
ーブルは、システム内に現存する各ジョフ、ステップの
ためのヱントリを格納している。Ｊーテーブル５０３内
の各ェントリは、やはりハードウェア定義データ構造で
ある関連のＰ−テーブル５０４を指定する。 このテーブル５０４は、プロセス群を定義し、そしてプ
ロセス群内の各プロセスのためのェントリを格納してい
る。Ｐ−テーブルの各ヱントリはＰＣＢ４００を指定す
る。第５図を参照するに、計算装置１１１（第１図）の
演算部分５０６を介して、Ｊ番号により検索されるＪー
テーブルのポィンタ５０５がＪーテーフル・ェントリ５
０３に対するアクセスを可能にする。 このェントリは、計算ユニット５０６を介してＰ番号に
より検作された時にＰ−テーフル・ェントリ５０４に対
するアクセスを可能にするＰ−テーブル・ポインタを含
む。Ｐ−テーブルのェントリは、現在実行中のプロセス
のＰＣＢに対するポインタ５０７を含む。 このようにして、オペレーティングシステムは、ＢＡＲ
５０１の内容を用いて使用中のＰＣＢにアクセスするこ
とができ、そして関連のＪ，Ｐ論理名が与えられれば他
の任意のＰＣＢにアクセスすることができる。Ｄ メモ
リの区分化（セグメンテーション）ここで述べているよ
うな多重プロセス環境においては、任意時点でメモリ内
には多数のプロセスが存在する。 これらプロセスは、大きさ（サイズ）およびメモリ要求
において異なっており、そのためにメモリ割当てに関す
る問題が生ずる。ここに述べるハードウェアは、オペレ
ーティングシステム（図示せず）と協働して、メモリ空
間を動的に割当てることにより上記の問題を解決してい
る。メモリ要求はランダムな性質であるので、メモリは
可変の大きさのセグメントもしくは区分で割当てられ、
そしてこのメモリ割当てはプロセスの実行時間中に再編
可能である。したがって、１つのプロセスには多数の不
連続メモリ・セグメントが割当てられ得る。 このメモリ割当て方法をセグメンテーションもしくは区
分化と称する。セグメンテーションには、付加的な問題
が生ずる。 即ち、或るプロセスの部分もしくは全体を再配置する場
合には、常にメモリ・アドレスを修正しなければならな
いという問題である。この問題を軽減するために、ここ
に述べるシステムにおいては、或るプロセスによって用
いられるアドレスを絶対主メモリ・アドレスではなく論
理アドレスにするという技術が採用される。これら論理
アドレスは絶対アドレスを展開するのに用いられる。ま
た、このセグメンテーションによれば、セグメント・デ
ィスクリプタ（記述子）系を介して、各プロセスはそれ
自身のメモリ・セグメントもしくは関連のメモリ・セグ
メントにアクセスすることができる。 セグメント・ディスクリプタにアクセスすることにより
、プロセスはセグメントのアドレスを得ることができる
。セグメント・ディスクリプタは、主メモリ内に格納さ
れておってオペレーティングシステムによって保守され
る。各プロセスは、２０６８個までのメモリ・セグメン
トにアクセスすることができる。 このためには、通常、各プロセス毎に同数のセグメント
・ディスクリプタが要求されるが、しかしながら、セグ
メントを共有することができるので、オペレーティング
・システムによりセグメント・デイスクリプタはセグメ
ント・テーブルとして群別化される。この群別化は、１
つのプロセス（タスク）、プロセス群（ジョブ・ステッ
プ）によるまたは普遍的（システム全体）なアクセスの
可能性を基に行われる。 各プロセスはそれに関連の１３固までのセグメント・テ
ーブルを有し得る。この方法によれば、１つのセグメン
ト・テーフルを介して１つのプロセスによりアクセスす
ることができる各セグメントに対し１つのセグメント・
ディスクリプタしか要求されない。したがって、セグメ
ント・ディスクリプタに対し要求されるメモリ空間が減
少する。再配置中のメモリの更新も減少され、ある程度
のプログラム保護が保証される。（メモリ保護のための
主たるメカニズムはリング方式である。「Ｐｒｏにｃｔ
ｉｏｎｏｆＤａｔａｉｎａｎｌｎｂｒｍａｔｉｏｎＭｕ
ｌｔｉｐｒｏｃｅｓｓｊｎｇＳ＄ｔｅｍ ｂｙ Ｉｍｐ
ｌｅｍｅｎｔｉｎｇａ Ｃｏｎｃｅｐｔ ｏｆ Ｒｉ
ｎｇｓ ｔｏ Ｒｅｐｒｅｓｅｎｔ ｔｈｅＤｉｆ笹ｒ
ｅｎｔ Ｌｅｖｅｌｓ ｏｆ Ｐｒｉｖｉｌｅｇｅｓ
ＡｍｏｎｇＰｒＭｅｓｓｅｓＪに関するＭａｒｃＡｐｐ
ｅｌｌ他の１９７４年１２月２日付の米国特許魔Ｓｅｒ
．Ｎｏ．５２８９５３、現米国特許第４１７７５１び号
参照。）プロセスはアクセスすることが許されるセグメ
ントを決定する能力を有しなければならない。 したがって、システムはプロセスに対し２つのセグメン
ト・テーフル・ワード・アレイ（ＳＴＷＡ）を与える。
これらアレイには、１つのプロセスにアクセス可能な全
てのセグメント・テーブルのアドレスが収容されている
。２つの大小のセグメント・サイズが存在するので、各
プロセス毎に２つのセグメント・テーフル・ワード・ア
レイが設けられる。 大きい方のセグメントは、最大夕２バイトの大きさもし
くはサイズを有し、他方小さい方のセグメントは、最大
ぞ６バイトの大きさを有する。全てのセグメントは、上
記の最大バイト数まで１ふゞィト増分でその大きさを変
え得る。典型的には２８個までの大きいセグメントおよ
び２０４の固までの小さいセグメントを収容することが
できる。セグメント・テーフル・ワード・アレイはオペ
レーティング・システムによって再配置可能である。 したがって、プロセスはそれに関連のＳＴＷＡの絶対ア
ドレスを知らなければならない。任意のプロセスに対す
るＰＣＢは第４図に示すようにアドレス空間ワードＡＳ
ＷＯ−１として知られているこの情報を格納する２つの
ワードを有する。 各ワードは１つのセグメント・テーブル・ワード・アレ
イＳＴＷＡを指定する。オペレーティング・システムは
、関連のＳＴＷＡが再配置される時には常にＡＳＷの内
容を更新する。ポィンタの連鎖を辿って作業しセグメン
ト・ディスクリプタを解読することはファームウェアの
機能であり、一旦開始されるとオペレーティング・シス
テムでも監視することはできない。 セグメンテーションで、２００×１００万バイトのアド
レス空間がプロセスに対し利用可能になる。 この数は主メモリの容量を超える。したがって、第２の
記憶装置（磁気ディスクまたはドラム）が主メモリと関
連して用いられる。オベレーテイング・システムは、シ
ステムが実際利用可能なものよりもかなり大きな王〆モ
リを有するが如くの仮想を創成する。この概念が仮想メ
モリと称される。任意時点において、確認されたセグメ
ントが物理的に主メモリ内に存在することもあれば存在
しない場合もあり得る。 これと関連して、セグメント・ディスクリプタの内容で
、関連のセグメントが主メモリ内に存在するか杏かが指
示される。ハードウェアは、或るプロセスの主メモリ内
に存在しないセグメントへのアクセス試みを検出してそ
の事をオペレーティング・システムに報知する。オペレ
ーティング・システムは、そこで所望のセグメントを２
次記憶装置から主メモリ内にロードする。次いで、オペ
レーティング・システムは、セグメントのメモリ・アド
レスを、或るセグメントの絶対アドレスを見つけること
ができる唯一の場所であるセグメント・ディスクリプタ
にセグメントのメモリ・アドレスをセットする。この動
作は、プロセスには解らないので、したがってプロセス
は該セグメントが主メモリ内に存在しなかったこと或い
はまた該セグメントが主メモリ内に再配置されねばなら
なかったことに関しては知る立場にない。（メモリのセ
グメンテーションもしくは区分化に関する詳細について
は、「ＳｅｇｍｅｎｔｅｄＡｄｄｒｅｓｓ Ｄｅｖｅｌ
ｏｐｍｅｎｔ」に関する１９７４年５月１６日付の既に
放棄された米国特許蕨Ｓｅｒ．Ｎｏ．４７０４９６の継
続特許願である「Ａｄｄｒｅｓｓｉｎｇ ｏｆ Ｏｐｅ
ｒａｎ船 Ｗｉｔｈｉｎ ａＳｅｇｍｅｎｔ Ｕｔｉｌ
ｉＺｉｎｇ Ｓｅｇｍｅｎｔ ＤｅＳＣｒｉｐｔｏｒＳ
Ｊに関する１９７８王１２月１２日付のＢｉｅｎｖｅｎ
ｕの米国特許厭Ｓｅｒ．Ｎｏ．９６８６９６号明細書参
照。 さらに類似の開示技術として、「Ａｐｐａｒａｔｕｓｆ
ｏｒＤｅｖｅｌｏｐｉｎｇ ａｎ Ａｄｄｒｅｓｓ ｏ
ｆ ａ ＳｅｇｍｅｎｔＷｉｔｈｉｎ Ｍａｉｎ Ｍ
ｅｍｏひ ａｎｄ ａｎ Ａｄｄｒｅｓｓ ｏｆａｎＯ
ｐｅｒａｎｄＷｉｔｈｉｎｔｈｅＳｅｇｍｅｎｔ」に関
する１９７３王１２月１７日付のＢｒｏｗｍ他の米国特
許願Ｓｅｒ．Ｎｏ．４２５３５６、現米国特許第３９３
８０９６号参照。）ここで述べるコンピュータ・システ
ムは、プロセスが互いに干渉したり或いは相互のアドレ
ス空間を許されない仕方で共有することを阻止すること
により、データおよびプロシージャの保護を行う。 この保護は、メモリのセグメンテーション（区分化）お
よびリング方式を介しアドレッシングを制限することに
より達成される。セグメント・テーブルはシステム内の
いろいろなプロセスのアドレス空間を分離している。 プロセスは実行中常に区分化されたアドレスを用いる。
１つの区分化もしくはセグメント化されたアドレスは、
セグメント内にセグメント番号と相対アドレスを有する
（「Ｓｅｇｍｅｎｔｅｄ Ａｄｄｒｅｓｓ Ｄｅｖｅｌ
ｏｐｍｅｎｔ」に関する上記特許願参験）。 ハードウェアは、或るプロセスによって用いられるアド
レスが当該プロセスに割当てられたアドレス空間の一部
分であるか否かをチェックする。該アドレスが予め規定
されたアドレス空間の外部に存在する場合には、例外が
生ずる。ハードウェアはプロセス参照用のセグメント・
テーフルを使用するので、或るプロセスは別のアドレス
空間内のデータを参照することはできない。したがって
、或るプロセスまたはプロセス君羊が他のプロセス群に
属する事項を参照することは不可能である。一般に、全
てのプロセスによって共有されているセグメントに対し
ては、アドレス空間における重り合いもしくは重複（オ
−バーラツプ）が生ずる。 これら共有セグメントは、アドレス競合を阻止するため
のチェックを行うシステム・プログラムによって創成さ
れる。 このようにしてセグメンテーション（区分化）によりユ
ーザのプログラムは互いに保護され且つオペレーティン
グ・システムもユーザのプログラムに対して保護される
。数個のプロセスによって共有されるセグメントをそれ
らのプロセスの１つによる謀使用から守る事は出来ない
。 この問題を解決する為にリング本発明が使用され、プロ
シージヤとデータ・セグメントは４クラスの階層に分類
される。４個のＩＪング・クラスには０から３迄の番号
が付けられる。 各リングのあらわすシステム制約のレベルについてのべ
るならば、レベル０（最内側のりング）は最高の制約を
有し、レベル３（最外側のリング）は最低の制約を有す
る。システムにおける各プロシージャはそのプロシージ
ャを誰が呼び出し得るかを特定する、それぞれに割りあ
てられた最４・の実行リングナンバー及び最大の実行リ
ングナンバーを有する。プロシ−ジヤは他のプロシージ
ヤを呼び出し、それらにパラメータを与える事が出来る
サブルーチンである。 リング・システムの一般的なルールは次の通りである。 １ 内側のりングのプロシージャは外側のリングのデー
タヘアクセスを自由に行なう事が出来る。 逆に外側のリングのブロシージャは内側のりングのデー
外こアクセスする事が出来ない。 ２ 外側のリングのプロシージャは内側の１ノングのプ
ロシージヤへ分岐する事が出来る。 しかし逆は不可である。３ デ−夕を含む各セグメント
には二つのりング値、すなわち読取りＲＤに対するもの
と書き込みＷＲに対するものが割りあてられる。 それらのリング値は論取りまたは書込みモードのいずれ
かでデータにアクセスするときにプロシージャが実行す
る最大のリング値を特定している。 プロシージャ命令が実行される度毎にプロシージャのリ
ング・ナンバー（実効アドレス・リングＥＡＲ）が参照
データを含むセグメントへ割り当てられるリング・ナン
バーに対してチェックされる。 ＥＡＲは命令カウンタのプロセス・リング・ナンバーと
、べ−ス・レジスタおよびアドレシング・パスにおいて
見出されるデータ・ディスクリプタ内のすべてのりング
・ナンバーとの中の最大番号である。 データへのアクセスはリング・ナンバーの比較によって
許可され、或いは拒絶される。例えばもしもシステム・
テーブルが最大読み取りリング値３と最大書き込みリン
グ値１とを有するセグメント中に存在するならば、リン
グ３にて実行するユーザのプロシージヤはテーブルを読
みとる事が出来る。しかし、そのテーブルを更新する事
は出釆ない。事前設計によって、リング０とりング１は
オペレーティング・システムに対して予約されリング２
及びリング３はユーザに対して予約される。 リング０は全体のシステム・オペレーションに対して臨
界的であるセグメントを含むリング１は故障が破滅的で
はなく回復が可能であるシステム・セグメントの大半を
有する。ユーザはチェック・アウトされたプログラムに
対してはリング２を又、プログラムの手直しがされたプ
ログラムに対してはリング３を用いる事が出来る。Ｅ
プロシージヤの呼び出し プロシージャの呼び出し‘ま上述のシステムにおける重
要な機能である。 プロシージャの呼び出し‘ま一方のプロシージャから他
方のプロシージャへパスする事、ユーザのプロシージヤ
にオベレーテイング・システム・サービスを使用させる
事、及びオペレーティング・システム内のモジュール構
造を完成する事の為に使用される。プロシージャ呼び出
し‘ま命令とハードウェアで認めたスタツクと呼ばれる
実体（第３Ａ図参照）とによって行われる。 スタックは後に書き込まれたものほど遠く読み出す事を
原則として、受容し、記憶し、データの検索を可能とす
る機構である。 ス夕ックはスタック・セグメントと称する特殊なセグメ
ント内に存在する。スタツク・セグメントは動的に各プ
ロシージャへ割りあてられるスタックフレーム７０１（
第７Ａ図及び第７Ｂ図参照）と呼ばれる連続数よりなる
。第１のスタツクフレームはセグメントにロードされ、
次のフレームはその後にロードされる。 ロードされる最後のフレームはスタツクの初めと見なさ
れる。Ｔーレジス夕７０２は現在実行されるべきプロセ
スに対してスタックの初めを位置付ける。仮想Ｔ−レジ
ス外まシステム内のすべての他のプロセスのＰＣＢに存
在する。第７Ｂ図のスタック・フレーム７０１は変数を
記憶する作業領域７０２としジスタの内容を退避するた
め退避領域７０３、及びプロシージャ間にパラメータを
通す通信領域７０４の３つの領域よりなる。 プロシージヤの呼び出しに先立ち、ユーザは彼が退避す
べきであると望んでいるレジスタを特定し、そして、呼
び出されたプロシージャへ送られるパラメータを通信領
域にロードしなければならない。 呼び出しが行われているとき、ハードウェアは命令カウ
ン夕ＩＣの内容と、呼び出されたプロシージャからの復
帰を容易にする特定のベース・レジスタと退避する。各
プロシージヤの呼び出しはスタツク・セグメ，ント７０
１内にスタックフレ−ムを作り、次の入れ子になってい
る呼び出しが付加フレームを構成する。 プロシージャと称されるそれらのうちの１つから各出口
はスタツクから抹消されるスタツク・フレームを引き起
す。それ故、呼び出しの履歴は規則正しい復帰を容易に
するように保全される。種々のりングにおいて実行する
ブロシージャ間の保護を保証する為に、種々のスタック
・セグメントが使用される。 プロセスごとに各保護リングに対応して１つのスタック
・セグメントがある。ＰＣＢは、プロセスに結合される
リング０，１及び２のスタツク・セグメントのスタート
を指し示す３つのスタック・ベース・ワードを含む。リ
ング３のスタック・セグメントは決して内方呼び出し‘
こよっては入りさまれない。それ故、そのスタツク・ス
ターテイング・アドレスはＰＣＢには必要ではない。Ｗ
プロセス管理と同期化 ここにシステムは、ソフトウエア、ハードウェアそして
ファームウェアを組み合わせたオペレーティング。 システムによって制御される多重プロセシング・オペレ
ーティングを想定している。ソフトウエアはシステム内
でプロセスを作り抹消する。ハードウェアとファームウ
ェアはＣＰＵでプロセスを多重化する。その他にソフト
ウェア、ハードウェア及びファームウェアの組み合せは
プロセス間の同期化に対して対処している。プロセスは
通常では、しかし、常にではなく関連するジョブの取扱
い中、入力／出力オペレーションの始点及び終点そして
オペレーティング・システムによって必要と思われる目
的に対して開始されそして中止される。 それ故コミュニケーションシステムは関連プロセスを有
効に開始しそして中止する為に必要であり、又、それら
の間に情報を送る為に必要である。ここにおいてハード
ウエアはプロセス間にコミュニケーション・リングを供
給するセマフオアと呼ばれる中間メッセージを提供する
。Ａ プロセスの状態 プロセスは４つのおこりうる状態即ち、走行、準備、待
ち、中断のうちの１つをいつでもとることができる。 ハードウェアはそれらの４つのおこりうる状態を識別す
る。そして状態が変化するプロセスのジスパッチングを
行ない、且つプロセスの状態に基いてデータ構造を保全
するために種々のファームウェアのプロシージャを実行
する。ＰＣＢはその関連プロセスの現在の状態を定義す
る状態フィ−ルドを含む。プロセスはＣＰＵの制御を有
する時走行状態にある。 この状態はＣＰＵにアドレス・スペース（セグメント・
テーブル）とスターティング・アドレスを供給する事を
も含む。ＣＰＵは次いでプロセスのプロシージャ・セグ
メント中の命令を実行する。 現在走行しているプロセスの為のＰＣＢのプロセス名Ｊ
テーフル・ワード（論理アドレス）はシステム・ベース
（第６図）内の走行プロセス・ワード（ＢＡＲ＋６０）
内に保持される。（注：第５図に示したシステム・ベー
スは幾つかの細部が省略されている点を除き第６図に示
したものと同じである）準備状態はそれがＣＰＵによっ
て識別されないのでプロセスがＣＰＵの制御を行なわな
い点を除いては走行状態と同じである。 準備状態のプロセスは他の準備状態及び走行プロセスと
ＣＰＵに対して競合関係にある。セマフオアによるメッ
セージの如き特殊なイベントがおこる迄プロセスが続行
しえないときプロセスは待ちの状態にある。 待ちのプロセスはＣＰＵに対して競合関係にない。しか
し、必要なイベントに対しては他の待ちプロセスと競合
関係にある。中断プロセスはソフトウェアによって一時
中止され後に回復されるプロセスである。 プロセスを中止し、そして回復する決定はプロセスに対
して外部的である。それ故、中断プロセスは活性ではな
く、それ故イベントの発生の通知を受ける事が出来ず、
又、ＣＰＵを利用する事が出来ない。プロセスは次の条
件下に中断される。 （１｝ 終止命令を実行する事によって。 （その機能のすべてを果した結果として）■ オペレー
ティング・システムによる中断命令の実行によって。 ｛３｝ 制御がオペレーティング・システムに転送され
る例外条件の発生によって。 Ｂ プロセス・デイス／ぐンチング プロセスは走行中、そのプロセスの作用により自発的に
、または他のプロセスの作用により不本意に、一つの状
態から他の状態へ移動する。 ディスパッチャとして知られるＣＰＵファームウェアは
状態間のプロセスのトランザクッションを制御する。 ディスパッチャは準備あるいは待ち状態にあるプロセス
を取扱う一組みの待ち行列（後述の）を使用する。中断
プロセスはソフトウェアによって制御される。第６図、
第８図および第９図を参照する に、レディ（準備）状態のプロセスもしくは待機中のプ
ロセスは、ＰＣＢおよびプロセスリンクと称する特殊待
ち行列ェントリ（記述項）で表わされている。 第９図は、ＧＯセグメント８０２の内容の展開図であり
、活動プロセスのプロセス・リンク８０３ａ一８０３ｂ
および８０３ｃ−８０３ｇならびに中断されているプロ
セスの空きプロセス・リンク８０５ａ−８０５ｃが示さ
れている。各プロセス・リンクは、プロセス名Ｊ，Ｐ、
プロセスの優先順位ならびに待ち行列中の次のフ。ｏセ
ス・リンクに対するポィンタを特定する。待機待ち行列
８０３ａ−ｂおよびレディー状態待ち行列８０３ａ−ｄ
のようないろいろな種類の待ち行列が存在する。Ｇ−テ
ーブルと称されるＪ−テーブルに類似のハードウェアデ
バイス（第６図および第８図）は、総ての汎用（システ
ム汎用）セグメント８０２−８０２ｎに対するポインタ
を格納している。 Ｇ−テーブル８０１の第１番目の要素℃は、ディスパッ
チャの待ち行列（キュー）を格納しているセグメント８
０２を指定する。 Ｇーテーブル８０１のＧ−テーブルポィン外ま、第５図
に示すようにシステムベース５０２内に在る。またシス
テムベース内には、ＧＯセグメント８０２内のレディー
状態待ち行列８０３ｃ−８０３ｄの先頭８０５を識別す
る内部プロセス待ち行列ワードＩＰＱＷと称するェント
リ（記述項）が存在する。したがってディスパッチャは
、レディー状態の待ち行列（すなわち準備キュー）８０
３ｃ−８０３ｄを参照することにより、総てのレディー
状態（すなわち準備状態）のプロセスを検査することが
できる。 現在実行中のプロセスが状態を変えると、ディスパッチ
ャはしディー状態の待ち行列の先頭のプロセス・リンク
を取払って、Ｊ，Ｐ名を用いてそのＰＣＢをアクセスす
る。 そこで、ＰＣＢによって確定されるプロセスが新たに実
行されるプロセスとなる。同一のイベントに対して１つ
以上のプロセスが待機していることがあり得るので、各
イベントには、待機プロセス８０３ａ−８０３ｂの行列
が存在する。 これら特機プロセスはまたＧＯセグメント内に存在する
プロセス・リンク８０５を介して互いに連結されている
（プロセスのストリング）。待機待ち行列の先頭に対す
るポインタ、（追って説明する）セマフオア９０３内に
存在する。或る１つのプロセスが待機しているイベント
は、複数個存在し得る。したがって、それぞれが関連の
セマフオア９０３，９０４を有する複数の待機待ち行列
が存在する。レディー状態または待機状態にあるプロセ
スの数は動的に変化する。 したがって、レディー状態および待機状態の待ち行列に
要求されるプロセス・リンクの数も変化する。この事実
から、ディスパッチャに対するメモリ管理問題が生ずる
。この問題は、空きもしくは自由プロセス・リンク待ち
行列８０５ａ−ｃと称する別の待ち行列によって解決さ
れる。この待ち行例は、レディー状態または待機状態の
待ち行列によって使用されておらず、レディー状態また
は待機状態のプロセスの特定の待ち行列を拡張するのに
用いることができるセグメントＧＯ内の総てのプロセス
・リンクを連結する。空きフ。。セス・リンク待ち行列
８０５の先頭９０２に対するポィンタ９０１は００セグ
メント８０２の始端近傍に存在する。Ｃ プロセスの同
期化 同じタスクに作用する２つのプロセスの活動もしくはア
クチビティを調和するためにプロセス同期が要求される
。 このプロセス同期は交信しているプロセスのアドレス空
間内にあるデータ構造であるセマフオア９０３一９０４
を用いて達成される。セマフオアはイベントの生起を信
号しメッセージの待ち行列を取扱うのに用いられる。こ
こで、イベントとは、幾つかの他のプロセスにとって関
Ｄ事であり得るプロセスにより観察される事象である。
即ち、イベントは、非同期動作の完了でもあり得るし、
或いはまた資源の利用可能性でもあり得る。１つのイベ
ントの生起を信号するためのプロセスにおいては、２つ
のセマフオア動作が用いられる。 そのうちの１つの動作においては、信号が１つのセマフ
オアに送られる。他の動作においては、セマフオアから
の信号が受信される。（ここで送出動作はしばしばＶ動
作と称され、受信動作はＰ動作と称される）。 送出動作により、プロセスはデータあるいは当該データ
がレディー状態にあることを表わす信号を送出すること
ができる。セマフオアは、他のプロセスが他の信号を受
信することができる状態になるまで該信号を格納する。
したがって、送出プロセスは、自由に行なうことができ
る。受信動作では、特定のセマフオアが検査されて信号
が受信プロセスは続けて実行される。しかしながら信号
がセマフオアに存在しない場合には、受信プ。セスは待
機状態に入る。そこでセマフオァは、待機待ち行列の先
頭に対するポィンタとしての働きをなす。フ。。セスは
、他のプロセスが特定のセマフオアに信号を送出するま
で該特定のセマフオアで待ち行列で待機状態に留まる。
このようにして、セマフオアは、或るプロセスが信号を
受信するまで当該信号を保持することができるし、また
セマフオアは、信号が該セマフオアに送出するまでプロ
セスを保持することができる。また、プロセスからプロ
セスにメッセージを移すことができる。 メッセージは追加の情報を加えた信号と同じ性質を有す
る。情報の一部はハードウェアによって供給され、一部
は当該メッセージを送出するプロセスのプロシージャに
よって供給される。メッセージは、送出プロセスのプロ
セス名を含む。 したがって、多数のプロセスは送出プロセス名が付いた
単一のセマフオアを介して情報を送ることができる。メ
ッセージのセマフオアは、プロセスによる受信を待機し
ているメッセージの待ち行列を有し得る。 信号セマフオアでメモリ空間もしくはスペースに対する
要求が増減し、メモリ管理上の問題が生ずる。この問題
も、空きメッセージ・リンクの待ち行列で解決される。 これらのリンクは、メッセージ・リンクを供給したり吸
収する必要がある場合に容易に見付けることができるセ
グメント内の既知の個所に存在する。セマフオアおよび
該セマフオアに形成された待ち行列は、異なったプロセ
スによって共用されるので、セマフオア構造全体は保護
される。 この保護は、セグメントを保有するセマフオアへのアク
セスを制限するハードウェアおよびソフトウェア規約に
より達成される。 したがって、セマフオアは、幾つかのＧセグメント（シ
ステム交信が必要な場合）であり得るセマフオア・ディ
スクリプタ・セグメント内で存在しなければならない。
これに対して、総てのＧセグメント（但しＧＯを除く）
は、セマフオア・ディスクリプタ（記述子）セグメント
である。各セマフオア・ディスクリプ外ま、セマフオア
に対するポィンタを保有している。 セマフオアのアドレスはセマフオア・デイスクリプタを
用いて発生され、したがってセマフオアに対し付加的な
保護が与えられる。任意のセマフオア・セグメントは、
セグメント内の相対位置およびセグメント番号を用いて
論理的にあるいはＧ，Ｄ番号を用いて直接的にアドレシ
ングすることができる。プロセス制御ブロックの構造 第４図を参照するに、この図には、プロセス制御ブロッ
クＰＣＢのフオーマツトが示してある。 プロセス制御ブロック４００は、ＣＰＵ状態を退避する
ためのプロセスに対し利用可能である王〆モリ内の記憶
領域である。ＰＣＢのアドレシングは、第５図と関連し
て上に述べたような仕方で行なわれる。ＰＣＢボィンタ
５０７（第５図）は、第４図に示す記憶場所０１こおけ
るプロセス制御ブロックＰＣＢを指定する。下向きの方
向に進んで記憶場所は４バイトづつ増加し、他方、記憶
場所０から上向きの方向において記憶場所は８バイトづ
っ増加する。下方に向う記憶場所は０から上向きの方向
における記憶場所は負の方向にあると見倣される。上向
きの方向の記憶場所は任意選択的なものであり、プロセ
ス制御ブロックに含ませても含ませなくても良い。また
記憶場所１４８なし・し１７６も任意選択的なものであ
る。（記憶場所の下にある数字は、プロセス制御ブロッ
クＰＣＢの基準場所からの変位をバイト特定する数字で
あって、図面に示してある部品もしくは要素を識別する
のに通常用いられる参照数字と混合してはならない点に
注意されたい。バイト０からバイト１６まで（但しバイ
ト１６は含まない）に、４つのプロセス主ワードＰＭＷ
ＯないしＰＭＷ３で格納され、各プロセス主ワードＰＭ
Ｗは４バイト長を有する。プロセス主ワード０は０なし
、し３を占拠し、４つの部分からなる。即ち、能力バイ
トと、優先順位バイトと、状態バイトと、修飾（装飾）
拡張バイトＤＥＸＴとからなる。第１０ａ図ないし第１
０ｄ図を参照するに、これら図には、能力バイト１００
１の詳細（第１０ｂ図）と共にプロセス主ワ−ドＰＭＷ
Ｏの詳細が示されている。第１０ｂ図を参照するに、第
１番目のビット１００５は、プロセスに対し時間アカウ
ンチング機能が実行されているか否かを指示するための
アカゥンチング・モード・ビットである。アカウンチン
グ・モード・ビットｌｏｏ５が２進「０」にセットされ
ている時には、当該プロセスに対する時間アカウンチン
グ機能は実行されていない。他方、アカウンチング・モ
ードｌｏ０５が２進「１」にセットされている時には、
時間アカウンチング（時間計数）が実行されつつある。
科学モード・ビット１００６が零にセットされると、こ
のことは、マシンもしくは機械の科学的レジスタの退避
が行なわれておらず、第４図に示したバイト１４８なし
、し１７６に位置する科学的レジスタ退避領域がプロセ
ス制御ブロックＰＣＢ内に存在しないことを表わす。科
学モード・ビット１００６が２進「１」にセットされて
いると、任意選択的な科学的相が存在しプロセスで利用
されていること、ならびに科学的レジスタ退避領域が必
要に応じ科学的レジスタの内容を退避するのに使用され
ていることを意味する。コード・モード・ビット１００
７は、標準コードの集合または互換性コード集合が、プ
ロセスによって用いられているか否かを表わし、２進「
０」の場合には、標準コード集合が使用されていること
を表わし、他方、第３ビット位置１００７における２進
「１」は互換性コード集合が用いられていることを表わ
す。能力バイトの残りのビットは零にセットされる。優
先順位バイト１００２の詳細は、第１０ｃ図に示してあ
る。 第１０ｃ図を参照するに、優先順位バイト１００２の最
初から４つのビット１００８は、当該プロセス制御ブロ
ックＰＣＢと関連のプロセスの優先レベルを設定するの
に用いられる。各プロセスには競合するプロセスを順序
化する。即ち、｛ａ｝レディー状態にあるプロセスのう
ち実行すべきプロセスを選択する。｛ｂ｝待ち行列中に
プロセスを組入れるのに用いられる１６の優先レベルの
うちの１つを割当てる。優先度すなわち優先順位は０か
ら１５に向って減少し、そして所与の優先レベルに対し
ては、ＦＩＦ○（先入れ、先出し）ルールが適用される
。優先度バイトすなわち優先順位バイト１００２の次の
４つのビット１００９は零である。第１０ｄ図を参照す
るに、この図には状態バイト１００３の詳細が示してあ
る。 状態バイトは、プロセス制御ブロックＰＣＢ４００と関
連のプロセスに関する情報を与えるのに用いられる。活
動フィールド・ビットＡＩＯＩ０は、プロセスが付活も
しくは起動されると２進「１」にセットされる。中断も
しくは休止フィールドＳＩＯＩＩは、プロセスが中断さ
れると２進「１」セットされる。サブ状態フィールドＳ
ＳＩＯ１２は、２ビット・フィールドであって、プロセ
スの次のようなサブ状態もしくは下位状態を定義する。
即ち、（ａ｝２進「００」にセットされると、プロセス
は休止状態である。（ｂ｝２進「０１」にセットされる
と、それはプロセスがレディー状態のプロセスの待ち行
列（Ｑ／ＰＲ／ＲＤＹ）で待機中であることを意味する
。‘ｃー２進「１０」にセットされると、それはプロセ
スがセマフオアの待ち行列（Ｑ／ＰＲ／Ｓ）内のセマフ
オアで待機中であることを意味する。‘ｄー２進「１１
」にセットされると、それはプロセスがプロセッサによ
り実行されつつあることを意味する。演算中、フィール
ドＭＯＩＩＯ１２は、割込みが出じた時に２進「１」に
セットされて命令の実行中に、即ちプロセスの完了前に
考慮される。拡張修飾（装飾）モードビットＥＸＴＤＩ
Ｏ１４は、マシンのエミュレーション・モードである拡
張修飾モードでプロセスが処理されている時に「１」に
セットされる。ビット１０１５および１０１６は「０」
にセットされる。プロセス主ワードＰＭＷＯの４番目の
バイトは、システムがエミュレーション・モードである
時に用いられるものであって、修飾拡張番号を含む。プ
ロセス主ワードＰＭＷＩは、プロセス制御ブロックＰＣ
Ｂのバイト４なし、し７に格納されている。 ＰＭＷの詳細は第１０ｅ図に示してある。この状態バイ
ト１０１６はＰＭＷＩにおける第１番目のバイトであっ
て状態レジスタの内容を格納する。マルチプロセッサ・
バイトＭＰＩＯ１８はマルチプロセッサのアーキテクチ
ヤにおいて有意味であり、そうでない場合にはこのフィ
ールドは零である。 プロセス主ワード１の第２および第４番目のバイトは、
通常の動作においては奏でなければならないＮＢＺフィ
ールド１ ０ １ ７および１ ０ １ ９である。プ
ロセス主ワードＰＭＷ２は、プロセス制御ブロックのバ
イト８ないし１１を占め、詳細は第１０ｆ図に示されて
いる。 第１０ｆ図を参照するに、ビット４なし、しビット３１
からなるフイールドは、プロセスが待機状態または休止
（中断）状態にある時にＰＣＢが連結されるセマフオァ
のローカル名ＳＥＧ，ＳＲＡＩ０２１を収容している。
例外クラスおよびタイプフィールド１０２３は、例外後
に休止状態にプロセスに入らせる割込み類似例外のクラ
スおよびタイプを収容している。ビット４なし、し１５
からなるフイールド１０２２は、プロセスが上に述べた
ような状態とは異なった状態にある時には無意味である
。プロセス主ワードＰＭＷ３は、ＰＣＢ４００内のバイ
ト１２なし、し１５を占め、そして修飾拡散テーブルを
指定する。 ＰＭＷ３の詳細に関し第１０ｄ図を参照するに、ＤＥＴ
ＳＺフィールド１０２４は、テーブル中のェントリ（記
述項）の番号を定め、このフィールドが零である時には
、プロセス２は、修飾もしくは装飾拡張を許されない。
ＤＥＴＡフィールド１０２５は、１６ぐィト単位の修飾
拡張テーブルの絶対アドレスであって、ＤＥＴＳＺが「
０」でない場合にのみ有意味である。 修飾もしくは装飾拡張テーブルはＤＥＴＳＺェントリ（
記述項）から構成されている。各ェントリは１バイトの
大きさである。テーブルのＤＥＸＴ番目のェントリが、
修飾拡張モードＤＥＸＴで動作するプロセスの能力を定
める。このＤＥＸＴ番目のバイトが零である時には、修
飾拡張番号ＤＥＸＴは許容されず、他方、ＤＥＸＴ番目
のバイトが「１」である時には、修飾拡張番号ＥＤＸＴ
が許容されず、他方、ＤＥＸＴ番目のバイトが「１」で
ある時には、修飾拡張番号ＤＥＸＴが許容される。「０
」および「１」以外のＤＥＸＴの値はィリーガルすなわ
ち不法である（第１０ａ図、ＤＥＸＴ番号１００４を参
照）。ＰＣＢ４００のバイト１６なし、し２３は、それ
ぞれ２つのアドレス空間ワードＡＳＷＯおよびＡＳＷＩ
を収容しており、そして各ＡＳＷはセグメント・テーフ
ル・ワードアレイを保有している。 ＡＳＷＯおよびＡＳＷＩはそれぞれ、第１０ｈ図に示し
た同じフオーマツトを有する。セグメント・テーブル・
ワードのアレイの大きさは、アレイ内のセグメント・テ
ーフル・ワードの数によって定められ、典型的にはＡＳ
Ｗ０１こ対しては６で、そしてＡＳＷＩに対しては８で
ある。ＳＴＷＳＺフィールド１０２６はセグメント・テ
ーブル・ワードのアレイをの大きさを指示する。セグメ
ント・テーブル・ワード・アレイ・フイールドＳＴＷＡ
Ｉ ０２７は、１６バイト単位でアレイの絶対アドレス
ＳＴＷＡを格納している。アレイの絶対アドレスは、バ
イト単位でＳＴＷＡの１所音である。ＰＣＢ内のバイト
２４なし、し２７は、第１０ｉ図に詳細に示してある例
外ワ−ド８ＸＷを構成する。この例外ワードは、プロセ
スに続いてとられるべき動作もしくはアクションを、プ
ロセス主ワードＰＭＷ２に格納されているそのクラスに
従って定義する例外クラス・テーブルに対すポィンタＳ
ＥＣ，ＳＲＡＩ０２９を有する（第１０ｆ図参照）。例
外ワードＥＸＷのＭＢＺフィールド１０２８は零でなけ
ればならない（必要零）。ＰＣＢのバイト２８から３１
に位置したスタツク・ワードＳＫＷはプロセスが走行し
ていないときプロセスのスタックのＴレジスタの最初の
値を有し、第１０ｉ図に詳述されている。ビット０とビ
ット１はＴＡＧフィールド１ ０３０を定義する。ＴＡ
Ｇはその内容によってディスクリプタの型を示しＳＫＷ
に対しては零でなければならない。ＳＫＷワードのビッ
ト２とビット３は保護目的のためにスタツクのセグメン
ト化アドレスと関連したりング・番号を有するＲＩＮＧ
フィールド１０３１を含み、そしてこの場合ゼロでなけ
ればならない。ビット４から３１はセグメント番号ＳＥ
Ｇとセグメント相対アドレスＳＲＡＩ０３２とを含むも
のであり、セグメント・テーブルに記載されたセグメン
トとセグメント内のセグメント相対アドレスとを固定す
るフィールドである。スタック・ワードＳＫＷはプロセ
スが走行状態を離れる度毎に更新される。それはプロセ
スが走行するようになる度毎にＴレジス夕内容を回復す
る為に使用される。最後の例の場合、ＴＡＧＩ ０３０
とＲＩＮＧＩ０３１は零である事を検査され、さもなけ
れば不法ＰＣＢ例外がおこる。ＰＣＢ４００のバイト３
２から３５は時にはＩＣＣとも呼ばれる命令カウンタ内
容ワードＩＣＷを含む。 第１０ｋ図を参照するに、この図には、命令カウンタワ
ードＩＣＷの詳細が示されている。図中、ＴＡＧフィー
ルド１０３３は２進「００」を格納していなければなら
ない（即ち、零以外の値は命令カウンタにおいては不法
である）。ビット２および３を占める現在のＲＷＧフィ
ールド１０３４が、主メモリに対するアクセス権の決定
で用いられるプロセスの現在のリング番号を定める。ビ
ット４ないし３１は次に実行される命令のアドレスを定
めるセグメント番号およびセグメント相対アドレスＳＥ
Ｅ，ＳＲＡＩ０３５を確定する。バイト３６なし、し３
９のＭ欧フィールドは零でなければならない（ＭＢＺフ
ィールドは、常に、零でなければならないフィールドを
指示する点に注意されたい）。ＭＢＺワードは、ＰＣＢ
が名称Ｊ，Ｐからアクセスされる都度試験される。該Ｍ
旧Ｚが零でない場合には、不法ＰＣＢ例外が生ずる。ス
タツク・ベース・ワードＳＢＷＯ一２はプロセス制御ブ
ロック内のバイト４０から５１を占めている。 それらのワードは第１０ｉ図で詳述する同様な形式を有
する。それらはスタックオベレーション中利用され、使
用されるそれらのＴＡＧフイールド１０３６とＲＩＮＧ
フイールド１０３７は何時でも零でなければならない。
さもなければ不法ＰＣＢ例外がおきる。ビット４からビ
ット３１はそれぞれリング０，１，２に対するスタツク
・セグメントの初めのバイトのセグメント化アドレスＳ
ＥＧ，ＳＲＡＩ０３８を含む。プロセス制御ブロック４
００のバイト５２からバイト８３はベース・レジスタの
退避領域に対して保有されたスペース（８ワード）であ
る。 バイト８４から１４７は全ての汎用レジスタ（１６ワー
ド）の値を退避するために用いられる退避領域である。
バイト１４８から１７９は科学レジスタ（８ワード）を
退避するために用いられる退避領域である。ＰＭＷＯワ
ード内のアカウンチング・モード・ビットがセットされ
ると、時間アカウンチング（計数）の目的で、ＰＣＢＯ
アドレスの情報で該ＰＣＢ４００内に５つの倍長ワード
が設けられる。 これらワードはＰＣＢアドレスから８を引いた場所から
、ＰＣＢアドレスから４０をを引いた場所に再配置され
る。各ワードは最初から５２ビットに、マイクロ秒単位
で表わされる時間または期間を収容しており、ビット５
２なし、し６３には零が入れられている。残りの時間切
れ情長ワードＰＴ○（ＰＣＢ内の「０」の上の最初から
８バイト」は、時間切れ例外が生ずる前にプロセスのた
めにプロセッサが実際に使った時間の量を格納している
。このＲＴＯワードは次のような仕方で更新される。即
ち、プロセスが実行状態から出る都度、プロセス・タイ
マの値力主ＲＴＣワード‘こ格納されるように更新され
る。プロセスが実行状態に入る都度プロセスタイマ値は
、ＲＴＯからロ−ドされる。バイト７ないし１５からな
る実行時間アカウンチングＲＵＡ倍長ワードは、プロセ
スが実行状態にあったプロセッサ時間の全体の量を特定
するタイムカウンタである。このカウンタで計数された
時間は、プロセスのために排他的にプロセッサによって
実際に費された時間である。ＲＵＡワードは、次の仕方
で更新される。即ち、プ。セスが実行状態を出る都度、
プロセス・タイマＰＴの値を読取ることにより更新され
る。ＲＴＯおよびＰＴの内容の差はＲＵＡに加算される
（即ち、連続的に、ＰＴの値はＲＴＯに格納される）。
プロセスが中断されている時間は計算されない点に注意
されたい。ＲＴＯおよびＲＵＡワードは、アカウンチン
グ・モード・ビットが「０」に設定された場合でも更新
される。しかしながら、（後述する）ＷＴＡ，ＣＥＴお
よびＲＴＡワードは、プロセス主ワードＰＭＷＯ内のア
カウンチング・モード・ビットが「１」に設定された場
合にのみプロセス制御フロックに設けられる。これらワ
ードは、この場合にのみ更新される。バイト１７なし、
し２３における待ち時間計数ＷＴＡワードは、プロセス
が待機状態にあった全実時間量を特定する実時間カウン
タである。ＷＴＡワードは次の仕方で更新される。即ち
、プロセスが待機状態から出る都度ディ（船ｙ）クロツ
ク（図示せず）の時間ＴＯＤを読取り、ＴＯＤの値から
ＣＥＴワードの値を差引いたものをＷＴＡワ−ド‘こ加
算することにより更新される。バイト２４ないし３１に
あるレディー状態時間計数ＲＴＡワードは、プロセスが
レディー状態にあった実際の全時間量を特定する実時間
カゥンタを晃成する倍長ワードである。 このＲＴＡは、次の仕方で更新される。即ち、プロセス
がレディー状態を出る都度、デイ・クロックの時間値Ｔ
ＯＤを議取り、このＴＯＤの内容からＣＥＴの内容を引
いたものをＲＴＡに加えるのである。バイト３２なし、
し３９における現ェントリ時間ＣＥＴ倍長ワードは、プ
ロセスが次の状態、即ちレディー状態、待機状態および
休止もしくは中断状態のうちの１つの状態に入った歴日
時間もしくはディ・タイムを記録する。 システム・ベースの構造 第６図を参照するに、この図にはシステム・べ−ス６０
０のフオーマツトが示してある。 このシステム・ベースは絶対主メモリ内にありファーム
ウェアによって展開され、そして読出すことはできるが
書込むことはできない境界アドレス・レジスタＢＡＲを
介してアクセス可能である。この境界アドレス・レジス
タＢＡＲは、ハードウェアのために予約された主メモリ
内の領域の下側にあって、ハードウェアのために予約も
しくは保存されているこのメモリ内の領域とシステム・
ベース６００とを分離している。そこで第６図を参照す
るに、システム・ベース６０川ま、現在実行中のプロセ
スに対するジョブ・ステップ番号およびプロセス群番号
Ｊ，Ｐを含む多数のシステム属性を収容している。プロ
セスＪ，Ｐの論理名から、対応のプロセス制御ブロック
ＰＣＢの絶対アドレスが得られる。Ｊ−テーブルの大き
さおよびアドレスは、ＪーテープルワードＪＴＷの内容
によって定められる。このワードは、ＢＡＲレジスタに
よって定められるアドレスに位置する。ＪＴＷのフオー
マットは第１１ａ図に示してある。第１２図に示したＪ
−テーブル１２０４の大きさもしくはサイズＪＴＳＺＩ
ＩＯＩは、２２３固までのェントリとすることができ
るＪ−テーブル１２０４内のエントリの数を定める。Ｊ
ＴＳＺＩ１０１は、８ビットの正の整数である。ＪがＪ
ＴＳＺよりも大きい場合には、Ｊーテーブル例外が生ず
る。Ｊーテーブル１２０４の絶対アドレスはＪーテーフ
ル・ポインタ１１０２に１６を乗ずることによって得ら
れる。Ｊーテーブル１２０４は第１１ｂ図に詳細に示さ
れているフオーマツトを有するＪ−テーフル・ェントリ
を格納している。各Ｊーテーフル・ェントリは、Ｐ−テ
ーフル・ポィン夕１１０４に１６を乗ずることによって
得られるＰーテープル１２０５の絶対アドレスを定める
。Ｐ−テーブルの大きさもしくはサイズＰＴＳＺＩＩ０
３は、Ｐーテーブル内のェントリの数を定める。ＰＴＳ
Ｚは、８ビットの正の整数であり、この整数は典型的に
は０から２５５までの範囲で変化して、Ｐ−テーブル内
のェントリの数を表示する。Ｐ−がＰＴＳＺよりもも大
きくなるとＰ−テーブル例外が生ずる。Ｐ−テーブルー
２０５の各ェントリは、プロセス制御ブロック・ポイン
タ１１０７に１６を乗ずることにより、プロセス制御ブ
ロックＰＣＢ１２０６の絶対アドレスを定める。存在ィ
ンジケータＰＩＩ０５は、２進「０」にセットされると
ＰＣＢ１２０６の不在を表わし、そして２進「１」にセ
ットされた時にはＰＣＢの存在を指示する。（存在ィン
ジケータＰＩＩ０５が「０」であると、空きＰ−テーフ
ル・ェントリ例外が生ずる）。Ｐ−テーフル・ィンジケ
ータ１１０６（第１１ｃ図）のビット１なし・し７は「
０」でなければならないＭＢＺ。さもなければ、不法Ｐ
−テーフル・ェントリ例外が生ずる。システム・ベース
６００の４を加えたアドレスＢＡＲには、第１ １ｄ図
に詳細に示したＧ−テーフル・ワードＧＴＷのフオーマ
ット・バイトが在る。 第１２図のＧセグメント・テーブル１２１２の大きさお
よびアドレスは、上記Ｇーテープル・ワードＧＴＷの内
容によって定められる。Ｇ−テーブル１２１２の大きさ
もしくはサイズＧＴＳＺＩＩ０８は、典型的には２５５
個までのェントリとすることができるＧ−テーブル内の
ェントリの数を定義する。ＧＴＳＺは８ビットの正の整
数である。Ｇの数がＧＴＳＺよりも大きくなると、Ｇー
テーフル例外が生ずる。Ｇーテーブル１２１２の絶対ア
ドレスは、Ｇ−テーフル・ポイン夕１１０９に１６を乗
ずることによって得られる。Ｇセグメント・テーフル、
エントリイのフオーマツトは、２ワ−ド分の大きさ（８
バイト）を有しており３セグメント・ディスクリプタと
称される。Ｇセグメント・ディスクリプタのフオーマッ
トは、第１１ｅ図および第１１ｆ図に詳細に示してある
。全てのＧセグメント・ディスクリプタはダイレクトで
あり、したがって間接ビット１ １１１１は「０」でな
ければならない。さもなければ、不法セグメント・ディ
スクリプタ例外が生ずる。存在ィンジケータＰＩＩＩＯ
は、１ビット・フイールドであって、２進「１」にセッ
トされた時には、上記ディスクリプタが対応するセグメ
ント番号に対し当該セグメントが主メモリに定義されて
いることを表し、他方「０」にクリャされている時には
セグメントは定義されておらず、セグメント・ディスク
リプタに対する参照で、不明セグメント例外が生ずる。
利用可能なビットＡＩＩ１２は１ビット・フィールドで
あり、セグメントが利用可能であるか杏かを指示する。
このビットは、上記セグメントが定義されている場合（
即ちＰが２進「１」に等しい場合）にのみチェックされ
る。そうでない時には無視される。フラッグ・フィール
ドＵＩＩ１３は、セグメントにアクセスがなされたか否
かを指示する。Ｕフィールド・ビットが２進「０」にセ
ットされている時には、セグメントはアクセスされなか
ったことを表し、他方、Ｕフィールド・ビットが２進「
１」にセットされている時には、セグメントにアクセス
がなされたことを表わす。書込みフラッグ・フィールド
ＮＩＩ１４は、セグメントに書込みがなされたか否かを
表わす。Ｗが２進「０」にセットされている時には、こ
のセグメントには書込みはなされていない。他方、Ｗが
２進「１」にセットされている時には、セグメントに書
込みがなされている。Ｇセグメント・ディスクリプタの
ゲート・インジケータＧＳＩ Ｉ １５は２進「０１Ｊ
にセットされてし、なればならなにい。そうでなければ
、不法セグメント・ディスクリプタ例外が生ずる。その
理由は、Ｇセグメントは常にセマフオアを収容しており
（但し逆は真ではない。即ち全てのセマフオアがＧセグ
メント内に在る必要はない）、そしてセマフオア命令で
、ＧＳコードは２進「０１」でなければならない。セグ
メント１２１４のベースの絶対アドレスは、第１１ｅ図
のＧセグメント・ディスクリプタにおいて、２４ビット
のベース・フイールド１１１６により定義される。この
フィールドの内容に１６を乗じて絶対アドレスを得る。
第１１ｆ図のＧセグメント・ディスクリプタの第２番目
のワードはＳテーブル１２１２においてビット位置３２
ないし６３を占める。ＲＵＳフイールド１１１７（ビッ
ト３２ないし３９）は、ソフトウエアでの使用のために
予約されており、本例の場合のようにＧセグメント・デ
ィスクリプタとして使用される時には一般に無視される
。Ｍ旧Ｚフィールド１１１８は零でなければならない。
そうでなければ、不法セグメント例外が生ずる。Ｍ旧Ｚ
フィールド１１１８はビット４０なし、し５１を占める
ので、小さいセグメントＳＩＺのためのフイードである
ＳＩＺＦフィールド１ １ １ ９がセットされる。し
たがって全てのＧセグメントは小セグメント型（タイプ
）でなければならない。セグメントＳＩＺＩＩＩ９は、
１２ビットの正の整数であって、セグメント内のバイト
数を定め、そしてセグメントの大きさは１６の倍数とし
て解釈される。したがって、Ｇセグメント１２１４のた
めのセグメントの大きさは、２１６バイトを超えること
はできない（小セグメント）。再び第６図のシステム・
ベー６００を参照するに、ＢＡＲに８を加えたものとＢ
ＡＲに４４を加えたものとの間に９つのシステム例外セ
ル・ワードが位置する。 システム例外セル・ワードＥＸＣのフオーマットは第１
１ｇ図に示してある。関連のプロセスへのメッセージの
伝達にはセマフオアが用いられているので、システム例
外が生じた時に、これらセマフオアに対するポインタは
、それぞれがシステム例外セルと称され、システム例外
クラス毎に１つずつ設けられている９つの記憶場所に存
在する。Ｍ欧フィールド１１２０‘ま、２進「０」にセ
ットされなければならない。さもなければ、システムの
チェックが行われる。各例外セルＥＸＣはそれぞれ、シ
ステムの名前Ｇ，ＤＩ１２１および１１２２を保有する
。システム・ベース６００のＢＡＲに４４を加えた箇所
にあるチャンネル例外セルは、先に述べたシステム例外
セルに類似のフオーマットを有しており、チャンネル例
外が生じた時に関連のプロセッサにメッセージを伝達す
るのに用いられるセマフオアのシステム名Ｇ，Ｄを保有
している。 内部プロセッサ待ち行列ワードｍＱＷは、ＢＡＲに４８
を加えた場所で始まり、そのフオーマツトの詳細は第１
１ｈ図に示してある。 ＩＰＱＷワードは、第９図に参照数字９０５および８０
５で示すように、レディー状態（準備状態）のプロセス
の待ち行列（Ｑ／ＰＲ／ＲＤＹ）の先頭を指定する。レ
ディー状態のプロセスに待ち行列（Ｑ／ＰＲ／ＲＤＹ）
は、レディー状態にある全てのプロセスを連結（リンク
）する。この待ち行列は、レディー状態のプロセス待ち
行列の先頭を指定することにより、ＩＰＱＷワードのＱ
／ＰＲ／ＲＤＹフィールド１１２４（第１１ｈ図参照）
の先頭により参照される。Ｑ／ＰＲ／ＲＤＹＩ１２４の
先頭は、ＧＯセグメントと称されるＧセグメント番号０
のベースもしくは基底からＱ／ＰＲノＲＤＹの第１番目
のバイトへの変位である１６ビットの正の整数を保有す
る。このＱ／ＰＲ／ＲＤＹビット・フイールドが「０」
である場合には、レディー状態の待ち行列は空きである
と見倣される。Ｍ旧Ｚフィールド１１２３は「０」でな
ければならない。そうでない場合にはシステム・チェッ
クが行われる。システム・ベース６００のＢＡＲに５２
を加えた箇所に、初期および現在の再試行計数のための
記憶場所があり、そのフオーマットは第１１ｉ図に詳細
に示してある。 ＮＦＳフィールド１ １ ２５は、非機能記憶フィール
ドであって、システム・ベースによっては用いられない
。初期再試行計数フィールド１１２６および現在再試行
計数フィールド１１２７は、機械もしくはマシン・エラ
ーが生じてマシン故障例外状態が発生される以前に、自
動命令再試行が実行される回数を制御するのに用いられ
る。これらフィールドには、リセット再試行計数（図示
せず）により同じ数がロードされる。第１１ｉ図は示さ
れている実行プロセス・ワ−ドＲＰＷは、システムベー
ス６ ０ ０のＢＡＲに５ ６を加えた記憶場所に格納
されて、モノ（単）プロセッサ・アーキテクチャの場合
ｔ優先的に実行プロセスの名前を記憶するのに用いられ
る。 ＮＦＳフィールド１１２８および１１３１は、それぞれ
非機能記憶フィールドであって任意の設備により任意の
目的で用いることができるが、一般には、システム・ベ
ースによっては用いられない。或る実行プロセスの優先
レベルは、ＰＲＩフィールド１１２９に格納されている
。ＡＢフィールド１１３０には、非同期トラップ・ビッ
トが格納されており、他方非同期トラツプ・リングは、
ＡＲＮフィールド１１３２内に格納されている。モノ（
単）プロセッサ・アーキテクチャの場合、実行中のプロ
セスの論理名Ｊ．ＰはＪ．Ｐフィールド１１３３に記載
される。第１１ｋ図に示してある絶対化テーフル・ポィ
ンタ・ワードは、システムベース６００内のＢＡＲに６
０を加えた箇所に位置し、そして初期システム・ロード
において、ＢＡＲの内容をＩＳＬプログラム内の全ての
絶対アドレスに加えることにより、初期システム・ロー
ドＩＳＬプログラムにおける絶対アドレスの初期設定に
用いられる。 絶対化テーフル・ポィンタ１１３５は、絶対化テーフル
（図示せず）の記憶場所を定める。絶対化テーフルの大
きさもしくはサイズは、ＡＴＳＺフィールド１１３４に
より示される。第１１１図に示してあるＣＰＵシリアル
番号ワードは、ＢＡＲ６４を加えた箇所に記憶されてい
る４バイトワードであって、ＣＰＵシリアル番号フィー
ルド１ １ ３６に、当該ＣＰＵのシＩＪアル番号を保
有している。 第１１ｍ図に示してある主メモリ上限ワードは、ＢＡ則
こ６８を加えた場所に格納されておって、王〆モ川こお
ける最後に利用可能なワードの絶対アドレスを与えるこ
とにより、主メモリの上限１１３９を指定する。 ＢＡＲに７２を加えた記憶場所には、初期システム・ロ
ード（ＩＳＬデバイス・チャンネル番号ＣＮ）１１４０
およびハードウエア・デバイス・チャンネル番号ＰＣＮ
）１ １４１を与えるための第１１ｎ図に示したワード
が格納されている。 コンピュータ・システムで用いられるデバイスのタイプ
（型）およびサブタイプは、それぞれ、フィールド１１
４３および１１４４でハードウエア・デバイス・タイプ
・ワード（第１１ｏ図）によって示されている。同図に
おいて、ＲＳＵフィールド１１４２はソフトウェアのた
めに予約されている。このワードはシステム・ベースの
ＢＡＲに７６を加えた場所に在る。第１１ｐ図に示して
ある類似のタイプフオーマツトを有する類似のワ−ドは
、初期のシステムロードで用いられるデバイスのタイプ
およびサブタイプを格納している。このヮード‘まＢＡ
Ｒに８０を加えた箇所に存在する。コンピュータの再起
動ボタンを押すと、模擬Ｖ−動作がセマフオアで行われ
、レディー状態に入る。このセマフオアに対するポイン
夕はシステム・ベース６００のＢＡＲに８４を加えた場
所に存在し、再起動セルと称され、第１１ｑ図に示すフ
オーマットを有している。このフオーマットは上に述べ
たシステム例外セルに類似しており、Ｇフィールド１１
４９およびＤ−フィールド１１５０に、それぞれセマフ
オアのシステム名Ｇ、Ｄを収容している。Ｍ故フィール
ド１１４８は「０」でなければならない。コンピュータ
・システムに対し１つ以上のプロセッサが存在する場合
には、多重処理拡張のためのワードが、システム・ベー
ス６００内のＢＡＲに８８を加えた場所に設けられてい
る。 このワードの詳細は第１１ｒ図に示してある。システム
・ベースおよびプロセス制御ブロックの使用に関する例
第１２図を参照するに、この図にはユーザのセグメント
、システム・セグメント或いはまたレディー状態プロセ
ス待ち行列（Ｑ／ＰＲ／ＲＤＹ）セグメントにアドレス
およびアクセスするために、プロセス制御ブロックと組
合せてシステム・ベースがどのように用いられるかに関
する一例が示してある。 主メモリ１２０川ま、ハードウェア使用のために予約さ
れている部分１２０３を有している。境界アドレス・レ
ジスタＢＡＲ１２０２は、システムベース１２１５を、
ハードウエアのために予約してあるメモリ部分１２０３
から分離している。境界アドレス・レジスタＢＡＲ１
２０２は、境界アドレス・レジスタの内容を、システム
・べ−ス内の所望の項目の４バイト単位の変位に加算す
ることにより、システム・ベース１２１５内の項目をア
ドレシングするのに用いられる。このアドレシングで、
システム・ベース内の所望の項目の第１番目のバイトが
指定される。第１２図においては、Ｊーテーブルワード
ＪＴＷでＢＡＲ１２０２が指定されている。既に述べた
ように、Ｊーテーブルワードは、Ｊーテーブル１２０４
を指定するポィンタを有する。第５図に示されているＪ
番号をインデクシングすることにより、Ｊ−テーフル・
ェントリ１２１６が得られる。このＪーテーブル・ヱン
トリには、Ｐーテーブル１２０５の絶対アドレスを指定
するＰ−テーフル・ポィンタが存在する。そこでＰ−テ
ーブル１２０５内の番号（第５図参照）をィンデクスす
ることにより、プロセス制御ブロック１２０６の絶対ア
ドレスが得られる。プロセス制御ブロックＰＣＢ１２０
６と関連して既に述べたように、２つのアドレス空間ワ
ードＡＳＷＯおよびＡＳＷＩが在る。べ‐ス．レジスタ
１２０１内のセグメント・テーフル番号フィールドＳＴ
Ｎの上位ビットが、上記２つのアドレス空間ワードのう
ちの１つ、この例では、セグメント・テーフル・ワード
・アレイＳＴ「ｙＡ１ ２０８を指定するセグメント・
テーフル・ワード・アレイＳＴＷＡポィンタを有するＡ
ＳＷＩにアクセスするのに用いられる。ベース・レジス
タ１２０１のセグメント・テーブル番号ＳＴＮと共に、
８つのセグメント・テーフル・ワードのうちの１つが、
８つのセグメント・テーブル１２１０のうちの１つを指
定するＴＳＷＡ１２０８でアクセスされる。ベース・レ
ジスタ１２０１からのセグメント・テーフル・エントリ
ＳＴＢがそこで用いられて、セグメント・ディスクリプ
タが格納されているセグメント・テーフル１ ２１０内
の２５針固のヱントリのうちの１つが謙出される。読出
されたセグメント・ディスクリプタは、そこでユーザ・
セグメント１２１１をアクセスするのに用いられる（詳
細に関しては、本願と同一の出願人に譲渡されている「
ＳｅｇｍｅｎｔｅｄＡｄｄｒｅｓｓＤｅｖｅｌｏｐｍｅ
ｎｔ」に関する１９７４王５月１６日付の放棄した米国
特許豚第笛ｅｒ．Ｎｏ．４７０４９６の継続特許願であ
る「Ａｄｄｒｅｓｓｌｎｇ ｏｆ ＯｐｅｒａｎｄｓＷ
ｉｔｈｉｎ ａ Ｓｅｇｍｅｎｔ Ｕｔｉｌ
ｊｚｉｎｇ Ｓｅｇｍｅｎｔ戊ｓｃｒｉｐｔｏｒｓ」に
関する１９７８年１２月１２日付のＢｉｅｎｖｅｎｕの
米国特許擬＄ｅｒ．Ｎｏ．９６８６９度参照。なおこの
米国特許願の明細書の記述は参考のために本明細書にお
いて援用する）。なお類似の開示事項に関しては「Ａｐ
ｐｒａ血ｓ ｆｏｒ ＤｅｖｅｌｏｐｉｎｇａｎＡｄｄ
ｒｅｓｓ ｏｆ ａ Ｓｅｇｍｅｎｔｗｉｔｈｉｎ Ｍ
ａｉｎＭｅｍｏびａｎｄ ａｎ Ａｄｄｒｅｓ ｏｆ
ａｎ Ｏｐｅｒａｎｄ ｗｉｔｈｉｎ ｔｈｅｓｅｇｍ
ｅｎｔ」に関する１９７３年１２月１７日付のＢｒｏｗ
ｎ他の米国特許願Ｓｅｒ．Ｎｏ．４２５３５６、現米国
特許第３９３８０９６号明細書を参照されたい。セマフ
オアを格納するのに用いられているシステム・セグメン
ト１２１４にアクセスするために、システム・ベース１
２１５内のＧ−テーフルワードＧＴＷが用いられる。 このＧーテーブル・ワードのアドレスは、システム・ベ
ース内のＧ−テーブル・ワードの変位を境界アドレス・
レジスタＢＡＲ１２０２に加算することにより求められ
る（第６図参照）。このＧーテーフル・ワードＧＴＷは
、Ｇ−テーブル１２１ ２を指定するＧ−テーブル・ポ
ィンタを含む。システムに利用可能なＧ番号を用いてＧ
ーテーブルを索引することにより、システム・セグメン
ト１２１４にアドレスするのに用いられるＧセグメント
・ディスクリプタがアクセスされる。同様にして、シス
テムベース１２１５を用いＱ／ＰＲ／ＲＤＹセグメント
１２１３を指定する内部プロセッサ待ち行列ワードＩＰ
ＱＷを検索することにより、レディ状態プロセス待ち行
列（Ｑ／ＰＲ／ＲＤＹ）にアクセスすることができる。 制御装置第１３ａ図−第１３ｃ図に制御装置の詳細が図
示されている。 制御装置は中央処理装置（ＣＰＵ）から分離して図示さ
れているが、実際にはＣＰＵの一部分であり、制御メモ
リＣＳＵ１３０１、制御メモリ・インターフェース・ア
ダプタＣＩＡ１３０２とそれに従属する副装層、すなわ
ち制御メモリ・ローダＣＳＬ１３０３と制御及びロード
装置ＣＬＵ１３０４よりなる。 制御メモリＣＳＵ１３０１は制御及びロード装置ＣＬＵ
１３０４及び制御インターフェース・アダプタＣＩＡ１
３０２を経て制御メモリ・ローダＣＳＬ１３０３からの
マイクロ命令を受ける。 正常な動作条件下では、マイクロプログラムはシステム
の初期設定中外部資源からロードされ、機械の永久制御
機能となる。しかし、制御メモリＣＳＵ１３０１は種々
の中央処理装置ＣＰＵ１３０６の演算モードを提供する
方式で再ロードされ、かつ初期設定される能力を有する
。ＣＰＵのオペレーションの次の諸モードがＣＳＵ１３
０１の制御下で利用しうる；【ａ｝ネイテイブ・モード
すなわち本釆モード；（ｂ’エミュレーション・モード
：‘ｃ｝ネィテイブ・モードとエミュレーション・モー
ドの同時発生モード；｛ｄ｝診断モード。この能力は可
能であり、なぜならばＣＳＵ内に存在するマイクロ命令
が、エミュレーション装置１３１６、演算論理装置ＡＬ
Ｕ１ ３１７、命令取出し装置ＩＦＵ１ ３１８、アド
レス制御装置ＡＣＵ１３１９及びデータ管理装置ＤＭＵ
１３２１の如きすべての他のＣＰＵの作用装置のオペレ
ーションを制御する為に使用されるマイクロオペレーシ
ョンの資源であるからである。前述した汎用レジスタ１
３０７、ベース・レジスタ１３０８、科学的レジスタ１
３０９、Ｔーレジスタ１３１０、状態レジスタ１３１１
、命令カウンタＩＣ１３１２、及びハードウェア制御マ
スク・レジスター３１３も又中央処理装置ＣＰＵ１３０
６内に図示されている。代表的には、制御メモリＣＳＵ
１３０１は、読み取り：書き込みランダム・アクセス・
メモリ（ＲＡＭ）と混合された弧のバィポーラ集積回路
のプログラマブルな議出し専用メモリ（ＦＲＯＭ）であ
る。 それは典型的な１５０ナノセコンドの読み取りサイクル
と４５０ナノセコンドの書き込みサイクルを有する。制
御メモリの各記憶場所は１つの８４ビットマイクロ命令
ワード（後で詳述される）を記憶し、そして各マイクロ
命令ワードもしくは語は１つのＣＰＵサイクルを制御す
る。制御メモリＣＳＵ１３０１の制御記憶の各記憶場所
が読み取られるとき、その内容はマイクロオペレーショ
ン制御信号を提供するマイクロオペレーション・デコー
ダによって符号化され、該制御信号の各々は、ＣＰＵ内
に特定のオペレーションを生ぜしめる（後で詳述する）
。（後で詳述する）各マイクロ命令ワード内の記憶場所
をグループ化する事によって特定のＣＰＵオペレーショ
ン或いは命令を行うことができる制御記憶シーケンスが
得られる。 各命令はＣＰＵによって開始されるので操作符号（オペ
レーション・コードＯＰ）内のあるビットは制御記憶開
始シーケンスを決める為に使用される。命令デコ−ド機
能によってセットされ或いはリセットされるあるフロッ
プ（図示せず）の検査は、必要時に制御メモリがより特
定のシーケンスへ分岐するのを可能とする。制御メモリ
・インターフェース・アダプタＣＩＡ１３１２は制御メ
モリ１３０１、データ処理装置ＤＭＵ１３２１、アドレ
ス制御装置１３１９、及び第１３ｂ図の制御メモリ１３
３３のオペレーションを指示する演算論理装置ＡＬＵ１
３１７の間で情報の通信を行なっている。 ＣＩＡ１３０２は制御記憶アドレス修飾論理、試験、誤
りの検査、及びハードウェアアドレス成生を含む。ハー
ドウェア・アドレス成生は一般に誤りシーケンス、ある
いは初期設定のシーケンスの開始アドレスを生ずる為に
利用される。データ管理装置ＤＭＵ１３２１はＣＰＵ１
３０６と第１図の主メモリ及び／又はバッファ・メモリ
との間のインターフェースを提供する。 どの装置が他の装置によって必要とされる情報を含み、
かつ適当な時にＣＰＵレジスタ内に情報をストローブし
たかを識別するのがデータ管理装置の責任である。デー
タ管理装置ＤＭＵは又、部分的書き込みオペレーション
の間中マスキングの役目をも果している。命令取り出し
装置ＩＦＵ１ ３ １ ８はＤＭＵ１ ３２１、ＡＣＵ
１３１９、ＡＬＵ１ ３ １ ７、及びＣＳＵ１３０１
とインターフェースしており、ＣＰＵに命令が供給され
るのを保つ事に対して責任がある。 命令取り出し装置は現在の命令の完行される以前にその
レジスタ内で利用しうる次の命令を有している。この能
力を備える為に、命令取り出し装置ｍＵ１３１８は通常
１つ以上の命令を有する１２バイトの命令レジスタ（図
示せず）を含有する。次いで『ＵはＣＳＵの制御下で、
命令が実際上必要とされる以前に主メモリから情報（命
令）を要求し、それによって常に１２バイトの命令レジ
スタが更新せしめられる。命令はそれ故、通常使用され
ないメモリ・サイクルによって事前に取り出される。命
令取り出し装置は又、各命令をも符号化し、他の装置に
命令の長さと形式を知らせる。アドレス制御装置ＡＣＵ
１３１９はＣ山を経て、ＩＦＵ，ＡＬＵ，ＤＭＵ及びＣ
ＳＵと通信する。ＡＣＵ１３１９はＣＰＵ内のすべての
アドレス展開に対して責任を負っている。ＡＣＵへ、Ａ
ＣＵから、そしてＡＣＵ内での転送を含むＡＣＵのすべ
てのオペレーションは、ＣＵＳマイクロオペレーション
とＡＣＵ内の論理によって指示される。ＡＣＵの通常の
サイクリングは命令の型に依存するよりも、命令内のア
ドレスの型に依存する。アドレスの型によってＡＵＣは
命令における各アドレスに対して異なったオペレーショ
ンを行う事が出釆る。ＡＣＵは又、典型的に８つの最も
最近使用されたメモリ・セグメントのベースアドレスを
それらのセグメント番号と共に記憶する連想メモリー３
９１ａをも含む。記憶の要求がある度毎にセグメント番
号はすでにセグメントのベース・アドレスが展開され記
憶されているかどうかを決める為に連想メモリの内容に
対してチェックされる。もしも連想メモリ１３１９ａ内
にベース・アドレスが含まれるならば、このアドレスは
絶対アドレス展開において使用され膨大な時間が節約さ
れる。もしもベース・アドレスが連想メモリ１３９１ａ
内に含まれないならば壬〆モリ・テーブルをアクセスす
る事によって展開せしめられられる。しかし、セグメン
トのベース・アドレスが展開せしめられた後、それは連
想メモリ内に未来の参照の為にセグメント・ナンバーと
ともに記憶される。ＡＣＵ，ＩＦＵ，ＤＭＵ、及びＣＳ
Ｕとのインターフェースは算術的及び論理装置ＡＬＵ１
３１７である。その第１の機能はＣＰＵ‘こ必要とされ
る算術的オペレーション及びデータ処理を行なう事であ
る。算術的論理装置の動作は完全に制御メモリＣＳＵ１
３０１からのマイクロオペレーション制御信号による。
ＡＬＵ１ ３ １ ７とＣＳＵ１ ３０ １とに結合さ
れるのはスクラツチ・／ぐソド・メモリ（時にはローカ
ル・メモリとも呼ばれる）である。 それは典型的に２５６の記憶場所の（１記憶場所につき
３２ビット）ソリツド・ステート・メモリとこのメモリ
に対する選択及び読み取り／書き込み論理よりなる。ス
クラツチ・パッド・メモリ１３１５はＣＰＵの制御情報
及び情報の保全性を記憶する為に使用される。加えてス
クラツチ・パッド・メモリー３１５は、データ処理の間
中オペランドと部分的結果との一時記憶領域として主に
使用される作業場所を含む。さらにＡＬＵ１ ３ １
７に結合されるものは、典型的にはコンピュータ・シス
テムの種々雑多な状態を記憶する為の６４フリップフロ
ップよりなる補助メモリ１３１７ａである。ＣＰＵは又
クロック・ユニット１３２０をも有しており、１つの中
に２つのクロツク−システムを必ず有する。第１のクロ
ツク・システムは制御インターフェース・アダプタＣＩ
Ａ１３０２に対するタイミングを発生し、第２のクロッ
ク・システムは中央処理装置内の作用装置のオペレーシ
ョンもしくは動作に対するタイミングパルスを発生する
。第１３ｃ図には制御メモリー・ワード１３２５のフオ
ーマツトが図示されている。 制御メモリ・ワードは典型的に８４ビットの幅であり６
つの主フィールドに分割されている。ａ シーケンス型
フィールド１３２６（３ビット）ｂ 分岐及び／又はマ
イクロオペレーション１３２７（２３ビツト）ｃ 定数
生成及び指示１３２８（１４ビット）ｄ 母線に対する
データ１３２９（８ビット）ｅ マイクロオペレーショ
ン１３３０（３２ビット）及びｆ 検査１３３１（４ビ
ット） 制御メモリ・ワード１３２５の３ビットＥフィールドは
シーケンス制御フィールドとして使用される。 本コンピュータシステムでは典型的に７つの異なったシ
ーケンス型と１つの保存型がある。第１３ｂ図のブロッ
ク１３３５を参照するならばＥフィールドが２進すなわ
ちバイナリ０．１、或いは２に等しいときマイクロ命令
１３２５の分岐フィールドＡ，Ｂ，Ｃ，Ｄ、及びＬが次
のアドレスを発生する為に利用される。ＫＳレジスター
３３７の初めの６ビットはＢフィールド、Ｃ検査結果、
Ｄ検査結果、及びＬフィールドと共に利用されるアドレ
スレジスタＫＳ１３３７内に配置される次のマイクロ命
令の次のアドレスを提供する。Ｅフイールドがバイナリ
４（ブロック１３３５を参照せよ）にセットされるとき
、選択される次のアドレスは割込みリターン・レジスタ
ＫＡ１３３９から取られる。ＫＡレジスタ内に記憶され
たアドレスはハードウェアの割込みがおきるとき次のア
ドレス発生ロジックによって発生せしめられるものであ
る。Ｅフイ−ルドがバイナリ５へセットされるとき分岐
はマイクロプログラム・サブルーチンからのサプリター
ンを開始する為に使用される。使用されているとき、リ
ターン・レジスタすなわち復帰レジスタＫＲ１３４６の
内容は次の制御記憶アドレスとして使用される。リター
ン・レジスター３４６はＫＳレジスタ１３３７の現在の
制御記憶アドレスにインクリメンタすなわち増分器１３
３８からＫＲレジスター３４６迄の１を加えたものをロ
ードする制御記憶指令を発する事によってロードされる
。一つのレベルの入れ子形サフルーチン能力はＫＴリタ
ーン分岐レジスター３４７を経て与えられる。ＫＲレジ
スター ３４６がロードされる度毎にＫＲレジスタの古
い内容はＫＴレジスター３４７へ転送され、マイクロプ
ログラム・リターンが呼び出される度毎に、ＫＴレジス
タの内容がＫＲレジスタへ転送される。第３のレベルの
入れ子を行なうサブルーチン能力はＫＵレジスタ１３４
０‘こよって与えられ、第４のレベルの入れ子形サブル
ーチン能力はＫＶリターン分岐レジスタ１３４９によっ
て与えられる。制御メモリ・ワードのＢフィールドがバ
イナリ６へセットされるとき、アドレスされる次の制御
メモリ・ワードはＫＳレジスタ１３３７の現在のアドレ
スにインクレメタ１３３８の１を加えたものに等しい。
Ｅフィールドがバイナリ７にセットされるとき、ＣＳＵ
１３０１は診断モードに入り、次のアドレスは現在のア
ドレスに足す事に１になる。前述し、ブロック１３３５
にて図示した次の制御メモリ・アドレスへ分岐する事に
関するシーケンス制御に加えて、第１３ｂ図のブロック
１３３６にて図示したハードウェアで成生したシーケン
ス制御がある。 （洋：ブ。ツク１３３５とブロック１３３３６はマイク
ロ命令がとる種々の形態を画くように設計された実際の
ハードウェアレジスタ内にある。）ハードウェアの発生
する分岐はＥフィールドを抑制し、固定されたアドレス
を制御メモリ・アドレス・レジスタＫＳ１３３７に押し
やる条件（誤り、初期設定、制御メモリ・スキャン、等
）を無効にしている。分岐は、一つのクロック周期の間
、割込み回線（図示せず）を高にし、そしてＫＡ割込み
リターン・レジスタ１３３９にＥフィールドの制御下で
発生されているアドレスを記憶する事によってなされる
。ハードウェア発生アドレスは制御メモリ・アドレス・
レジスタ内に置かれる。あるハードウェア／ファームウ
ェア発生割込みは、割込み条件が満足されるまで割込み
ブロックのフリップ・フロップ（図示せず）がそれらの
クラスにおける付加的割込みを実行するのを阻止する時
の優先順位をとる。フオ−ムウエア・マイクロオペレー
ションは、フアームウェアの制御下にあるそれらのシー
ケンスに対して割込みブロックのフリツプ・フロツプの
リセツトを制御するために存在する。ハードウェア制御
下でのこれらのシーケンスはそれらシーケンスの終りも
こおいてブロックーフロツプのリセットを自動的に発生
する。優先順位によって作表された次の条件がこのカテ
ゴリーに存在する：｛ａ滞日御メモリー・ロード；〔ｂ
席Ｕ御メモリ・スキャン；｛Ｃ】ハ−ドウェアの誤り；
｛ｄ）ソフトウェアの誤り。残りのハードウェアの条件
は割込みブロックフロツプをセットしないが発生せしめ
られたとき即時のアクションを生ぜしめる。優先順位に
よって作表される次の条件がこのカテゴリ−の中に存在
する。｛ａ）初期設定‘ｂ｝ ソフトークリア ‘ｃ’保守パネル入 ‘ｄ｝ 保守チャネル入 ‘ｅｌハードウエア出 初期設定信号はＣＢＵ１ ３０ １をしてアドレス・バ
ィナリ０へ分岐させハードウェアのリセットしうる誤り
をクリアさせ、ハードウェア制御下で制御メモリ・スキ
ャン・シーケンスによって伴なわれる制御メモリ・ロー
ド・オペレーションを実行させる。 それは又システムの初期設定をも行なう。ソフトークリ
ア信号はＣＳＵ１３０１をしてアドレス・バィナリ０へ
分岐させ、ハードウェアのリセットしうる誤りをクリア
させ、割込みブロックーフロツプをリセットさせる。保
守パネル入信号はＣＳＵをして、保守パネル（図示せず
）上のＣＳＵアドレス・スイッチ内にプレセットされた
アドレスへ分岐させる。保守チャネル入信号はＣＳＵを
して、保守チャネル（図示せず）によって発生されたア
ドレスに分岐させる。 ロードされたアドレスは保守母線ＱＭＢ１３４４からで
あり、それは保守チャネルの一部分であり、正しく正当
化されている。ハードウェア出信号をＣＳＵをしてバィ
ナリ・アドレス２へ分岐させる。このシーケンスは保守
設備として使用される。シーケンスの終りにおいてリタ
ーンはバイナリ４へセットされたＥフィールドについて
Ｅフィールドの分岐を発する事によって開始される。制
御メモリ・ロード信号はＣＳＵをしてアドレス・バィナ
リ０へ分岐させる。 それは又、ＣＳＵの読み取り−サイクルフロップ（図示
せず）と、システム・クロック（系統クロック）１３２
０とを止め、ロード状態にＣＳＵを置く。ロード状態に
おいて、ＣＳＵは制御メモリ・ローダＣＳＬ１３０３、
ＩＯＣ１３０５、主メモリ１０２、或いは保守パネル１
３５５からロードされることができる。ＣＳＬからロー
ドされるとき、自動スキャンはロードの終りで発生せし
められる。他の媒体からロードされるとき、スキャンは
マイクローオベレーション・信号を発生するか或いは保
守パネル上にスキャンスイッチをセットする事によって
生ぜしめられる。制御メモリ・スキャン信号はＣＳＵを
してアドレス・バィナリ０へ分岐させる。制御メモリ・
スキャンはシーケンスの存続性についてはハードウェア
の制御下にある。スキャン中にシステム・クロック１３
２０は切られており、それ故何らの指令も検査も実行さ
れない。スキャンのシーケンスの終りにおいて、ハード
ウェアは割り込みリターンレジスタＫＡの内容をアドレ
ス・レジスタＫＳの方へ転送し、システム・クロックが
オンされ、制御はファームウェアに復帰される。ハード
ウェア・エラー信号はＣＳＵをしてアドレス・バイナリ
４の方へ分岐させる。正常の処理モードにおいてどのＣ
ＳＵ作用装置で検知されるハードウェアの誤りもハード
ウェアエラー線（図示せず）を付勢するだろう。発生せ
しめられる制御メモリ・シーケンスは取られるアクショ
ンを決める為にシステム条件を検査する。診断モード‘
こおいて、ハードウェアが検知しうる誤りもし〈はエラ
ー条件はマイクロ診断に対して可視である。マイクロ診
断は取られるべきアクションを制御する。一方、ソフト
ウェア・エラー信号は制御メモリをしてアドレス・バィ
ナリ１へ分岐させる。このアドレスはマイクロプログラ
ム制御下にあるソフトウェアのエラーを報告するシーケ
ンスの出発点である。第１３ｃ図に再び戻って、Ｅフィ
ールド１３２６は前記したように分岐コード用の３ビッ
トのフィールドである。 分岐及び／又はマイクロオペレーションフイールド１３
２７はＡ、Ｂ、Ｃ、〇、及びＬフィールド（これらは又
第１３ｂ図のブロック１３３５にも図示されている）よ
りなる。ここにおいてＡフィールドは次のアドレスの上
位は６ビットでなり、Ｂフィールドは次のアドレスの中
位の４ビット即ち６亀重りの分岐のマスク・フィールド
であり、Ｃフィールドは６４の検査の１つに対する６ビ
ット検査フィールドであり、Ｄフィールドは６４の検査
の１つに対するもう１つの６ビット検査フィールドであ
り、Ｌシーケンスは最下位のビットである。Ｋフィール
ド１３２８は１４ビットのフィールドでそのうちの６ビ
ットは定数フィールド用であり、４ビットは定数又はス
テイアリング・フィールド用であり、４ビットは定数に
対するステアリング・フィールドである母線に関するデ
ータ・フィールド１３２９はＱＭＢ母線のＱＢ部分への
情報を制御する４ビットを有するＱＡフィールドと、Ｑ
Ｍ旧母線１３４４のＱＢ部分への情報を制御する４ビッ
トを有するＱＢフィールドとよりなる。Ｆフィールド１
３３１は検査の為に保有される。オペレーションにおい
て、マイクロ命令語は制御メモリ・アレイ１３３３に記
憶される。 オペレーションのサイクル中、制御メモリ・アレイはＫ
Ｓアドレス・レジスタ１３３７の内容によってアドレス
される。これはアドレスによって特定される記憶場所の
内容をしてリード・ラッチ１３５７のグループ内に読み
取られる。リード・ラッチ語の内容の部分はＣＰＵの各
作用装置内の記憶レジスタへ転送される。各作用装置は
システム・クロツク資源の制御下で制御メモリ・ワ−ド
‘こよって特定された必要なサブコマンドを発生するデ
コーディング論理回路を含む。一般にデコーデイング（
復合もしくは解読）は、デコーディング時間を最小にす
る為に、又はデコーディングが集中的に行なわれるなら
ば指令信号を伝送するのに通常要するケーブルの数を減
じる為に、集中的に行われるよりもむしろＣＰＵの各作
用装置内で行われる。加えて、デコーヂイングはケーブ
ルの遅れの差からタイミングの問題がおきるのをさげる
為に各装置内になされる。更に各装置でサブコマソドを
デコードする事によって、作用装置に存ずる或る条件を
表わし、かつ或るサブコマンド信号の発生のために必要
な信号がＣＩＡ装置１３０２へ復帰される事を必要とし
ない。典型的なデコーダ装置１３５９は第１３ｂ図に図
示されており、マイクロ命令ワードから種々のフィール
ドを受け、マイク。オペレーション信号ａ，ｂ，Ｃ’．
・・．・…・ｑ’ｒを発生させるものである。典型的な
マイクロオペレーション・デコーダ１３５９はマイクロ
命令ワードから命令を受ける。マイクロ命令ワードから
のフィールドはデコードされ、複数の糠ｓ，ｔ’ｕ’…
．・．．・・ｙ，ｚの１つを高く（高電位に）セットす
る。点Ｑ，８，ｙ………◇，のでＳ一Ｚ線へ結合された
所定の制御線型インピーダンスを有する事によってマト
リクスが形成される。（第１３ｂ図）典型的にマイクロ
命令からのフィールドがデコードされると、線ｓ−ｚの
１つは高電位となる。 ギシャ文字Ｑからの迄のマトリクスであらわされる黒点
が二組の線間を結合するインピーダンスを示しているの
で、水平なワイヤに沿って伝わる電気的信号もインピー
ダンス結合（黒点）が示されている垂直ワイヤａ−ｒに
沿って伝わるように結合され得る。各垂直線ａ−ｒはつ
いでＡＮＤゲード１３６０−１３６５の各１つへ１入力
として結合される。中央タイミング装置からのタイミン
グ信号ｔｓを含む他の入力信号も又ＡＮＤゲート１３６
０−１３６５へ結合され得る。よって、各タイミング信
号ｔＳが高電位となる時、すべての他の入力信号を高く
するそれらのゲートは可能化され、ＣＰＵの予め定めら
れた作用装置へマイクロ命令信号を与える。例えば、リ
ード・ラツチから指令１３４１がデコードされ、そして
１つの水平線が高電位ならば、ａ，ｂ，ｃ、及びｑの垂
直制御線は高電位となり、ＡＮＤゲードの１３６０，１
３６１，１３６２、及び１３６４はｔｓタイミング信号
がそれらのゲートへ順次に与えられた時、可能化される
。それ故、垂直制御線が水平制御線へギリシャ文字ばか
らのによってあらわされる異った点において結合される
組合せは制御メモリ・アレイ１３３３から供給されるマ
イク。命令によって中央処理装置の作用装置を制御する
為に中央処理装置へマイクロ・オペレーション信号を供
給する永久スイッチング・マトリックスをあらわす。変
更可能な特徴を有する永久ファームウェアは、コンピュ
…夕・システムの能力として必要とされるマイクロオペ
レーションのシーケンスを特定するだけで本発明の機械
中に確立する事が出来る。 ・通常の条件下では
、データはローカル・レジスタＹＯ１３４３としても知
られるＣＰＵ書き込みーデー夕・レジスタを経て制御メ
モリ・アレイ１３３３に書き込まれる。 制御フロツプ（図示せず）はメモリ・アレイの上半分も
しくは下半分が書き込まれるべきかどうかを決定する。
制御及びロード装置ＣＬＵ１３０４からのデータは保守
母線ＱＭＢ１３４４を経てＣＩＡ／ＣＳＵに到着し、制
御メモリ・アレイ１３３３に書き込まれる以前に記憶ロ
ーカル・レジスタＹＯ１３４３によって緩衝せしめられ
る。記憶ローカル・レジスタ１３４３は読み取り及び書
き込みローカル・レジスタの双方として時分割される。
マルチプレクサＫＱＭ１３４５は保守パネル１３５５或
いはマイクロ‐診断装置のいずれかによって制御され、
それに結合されたレジスタからの読み出しパスを提供す
る。比較レジスタＫＰ１３５０はノンーフアンクショナ
ルな用途の為に備えられており、主に保全の為に使用さ
れ比較論理１３５２とデコーダ論理１３５１と共に利用
される。プロセス制御用ディスパツチヤ・ファームウェ
アデイスパツチャは、プロセスの種々の待ち行列を管理
しプロセス間をスイッチする事を主目的とするファーム
ウェア／ハードウェア装置であり、それはプロセスの待
ち行列の更新、プロセス制御フロックＰＣＢの更新、シ
ステム・ベースの走行プロセスワードの更新、及び新プ
ロセスのレジスタの更新を含む。 それは又、セマフオア上にそれを実際に待っているプロ
セスにメッセージを出す（但し、Ｖ−オベレ−ション、
シミュレートされたＶーオベレーションを１０Ｃ或いは
イクセプション・ハンドラに対して行なった後において
）。それは又、プロセスがそのメッセージを出すために
フリーリンク・セマフオア上で待っているときメッセー
ジリンクをＰ−オペレーションが自由にした後、セマフ
オア上のメッセージを待ち行列に加える働きをする。デ
ィスパッチャ装置は本来（ネィティブ）モードで実行し
ているプロセスのロール・ィンの後或いは現在のプロセ
スが尚走行しておりかつ本釆モード‘こて実行している
ならばコンテスト後、本来モード命令に関して、ファー
ムウェアを呼び出す。 それは又、デコール（装飾）拡張に関して、以下の呼び
出しのためにファームウェアを呼び出す。（ａ）その装
飾拡張において実行するプロセスの。 ール・アウトの間の一時的な呼び出し‘ｂ）そのデコー
ル拡張において実行するプロセスのロール・インの間の
一時的な呼び出し【ｃ｝ そのデコール拡張において実
行するプロセスのロール・インの終りにおける限定的な
呼び出し‘ｄ’現在のプロセスが未だ走行しておりかつ
そのデール拡張において命令を実行しているならば、コ
ンテスト後の限定的な呼び出し更に走行しているプロセ
スがないときはディスパッチヤはシステムをアイドル・
ループ内に置く。 下記の如きディスパツチャに出入するいくつかの方法が
ある。 ○ー 初期設定プロシージャＳＩＰは最後のステップと
てェントリを提供する。 ‘２’開始及び中断命令をデイスパツチャへのェントリ
を提供する。 開始命令はプロセスを開始し、中断命令はプロセスを中
止する。‘３’ Ｐ及びＶオペレーションはデイスパツ
チヤへのェントリを提供する。 Ｐオペレーションはメッセージをセマフオアからひろい
出し、もしメッセージないならば、フ。。セスは待ち状
態となる要するに、デイパツチヤは、どのプロセスが走
行されるべきかを決めることによって、また現在走行し
ているプロセスをロール・アウトするような（すなわち
、ハードウェアレジスタ、スクラツチ・パッド・メモリ
、等に含まれる現在走行しているプロセスに関するすべ
ての情報をＰＣＢに書き込むような）、そして新しいプ
ロセスをロール・ィンするような（すなわち、新しいプ
ロセスを走行させるに必要なすべての情報を、ＰＣＢか
ら種々のハードウエア・レジスタやスクラツチ・／ぐツ
ド・メモリ等へ書き込むような）適切な動作を取ること
によって、プロセス従ってプロセス制御ブロックＰＣＢ
を管理する主要機構である。 ディスパッチャによって実行される機能は、第１４ａ図
ないし第１４ｉ図のフローチャートに示されている。 例えば、第１４ａ図のブロック図１４０２では、ディス
パッチャによって実行されて制御メモリによりマイクロ
プログラム・ワードが供給され、デコーダー３５９によ
る解読で適当なマイクロ演算信号１３６０，１３６１等
々の信号別によりＣＰＵの関連部分を制御して、システ
ム・ベースから記憶サブシステム１０２にＩＰＱＷを取
り出し、それをスクラッチパツド・メモリ１３１５に転
送する機能が示されている。同時に、デイスパツチャは
、システム・ベース内のＧ−テーフル・ワードＧＴＷに
より指し示されたセグメント・ディスクリプタのＧ−テ
ーブルからＧＯセグメント・ディスクリプタ（第１２図
）を取り出す１ ４０４。ＩＰＱＷのビット１ ６ない
し３ １は、ＧＯセグメントと称するＧセグメント番号
零のベースからしディ（準備）状態プロセスの待ち行列
（キュー）Ｑ／ＰＲ／ＲＤＹの先頭（第１番目のバイト
）に対する変位である１６ビットの正の整数を含む。Ｉ
ＰＱＷワードのビット１ ６なし、し３ １が「０」で
である場合には１４０３レディ（準備）状態の待ち行列
（キュー）は空と見撤される。レディー状態の待ち行列
が空である場合には、その事は、Ｑ／ＰＲ／ＲＤＹで現
在待機しているプロセスは存在せず、したがってレディ
ー状態の待ち行列は空であことを意味する。決定ブロッ
ク１４０５において決定されねばならない次の問題はヴ
ェィカウント・ィンジゲータがセットされているか否か
を決める事によって機械の中を現在プロセスが走行して
いるか否かということである。 （ヴエイカント・インジゲータは補助メモリー３１７ａ
中に配置されたフリップーフロップでありプロセッサ中
に走行している現在のプロセスＣＪＰがないときセット
される。）もしもヴェイカント・インジケータがセット
されているとき（即ち、現在走行しているプロセスかな
いとき）、プロセッサを使用する為に待っている準備キ
ュー中のプロセスがない事が事前に定められたので、機
械あそび（アイドル）状態１４０６となる。しかし、機
械において現在走行しているプロセスがあるが、機械を
使用する為に待っているプロセスかない場合、現在のプ
ロセスはその次の命令１４０７にアクセスする。決定ブ
ロック１４０３にもどって、ＩＰＱＷ（即ち、ビット１
６一３１）のポィン夕領域に正の整数があるとき、ＧＯ
セグメント内のＩＰＱＷワードで指し示された準備キュ
ーのヘッドはスクラッチ・パッド・メモリへ取り出され
る。 （注：重複をさげる為にまた明瞭ごの為に制御装置とＣ
ＰＵと関連したディスパッチャの中間的な機能は省略す
る。しかしながら実施例によって前に説明がなされてい
るように、このような中間的機能は典型的に存在する。
）ここまで、準備キュー（レディ待ち行列、ディー・キ
ュー）においてフ。。セスの待ちがある事が定められた
。それ以上のアクションが取られる前に中央プロセッサ
内を現在走行しているプロセスがあるかどうかを決める
事が必要である。これはフローチャートに図示の決定ブ
ロック１４１川こて定められる。もしも中央プロセッサ
中に現在走行しているプロセスがないならば（即ちｎｏ
ＣＪＰ）、準備キュー（レディ状態の待ち行列）のヘッ
ドは走行される１４１２。しかし、中央プロセッサに走
行しているプロセスがある場合、ディスパッチャは、現
在走行しているプロセス、或いは準備キュー（レディ待
ち行例もしくはレディ・キュー）のヘッドのいずれかが
優先順位を有するかを決定しなければならない。それ故
、システム・ベース６００の走行プロセス・ワード中に
もし〈はＰＣＢ４００のプロセス主ワード０，ＰＭＷＯ
中に配置されている現在プロセスＣＪＰの優先順位バイ
トが取り出される１４１３。決定は次いで現在走行して
いるプロセスＣＪＰが準備キューの先頭もしくはへッデ
ドで待っている新しいプロセスＮＪＰよりも低い優先順
位を有しているか否かに関してなされる（決定ブロック
１４１４を見よ）。もしもＣＪＰがＮＪＰよりも低い優
先順位を有しないならば、ＣＪＰが中央プロセッサの制
御にとどまりコンテスト・ィンジケ−夕はリセットされ
る１４１５。（コンテストすなわち競合ィンジケータは
必ず川こセットされる。但し、ＣＪＰの為にすぐ前の命
令を実行してから１つ或いはそれ以上のプロセスが準備
キュー上に配置され、それによって衝突もしくは競合の
可能性を作った時は、コンテスト・インジケ−夕はバイ
ナリ１にセットされる。）現在プロセスＣＪＰが続行し
更に命令を実行することが許可される以前に、ＣＪＰが
装飾拡張でモードで走行しているかどうかの決定がなさ
れる１４１５。もしもＣＪＰが装飾拡張モードで走行し
ているときは、次の命令はエミュレーション・モードで
（即ち、デコールもしくは装飾拡張）実行される。そし
て、装飾拡張モードで走行していないときは次の命令は
ネイティブ（本来）モードで実行される。再び決定ブロ
ック１４１４にもどって、準備待ち行列（準備キュー、
レディ・キュー）のヘッドのＮＪＰがＣＪＰよりも高い
顔先順位を有するとき（云いかえれば、その優先番号カ
ギＣＪＰの優先番号よりも低いときは）現在走行してい
るプロセスＣＪＰは機械からロールアウトされ、新しい
プロセスＮＪＰが機械へロール・ィンされる。よってフ
ァームウェア優先順位サブルーチンＰＲＩＱ１４１８は
、まずファームウェア・サブルーチンＲＬＬＯＩ １４
１９の指示下で現在のプロセスＣＪＰをロールアウトし
、該ＣＪＰをＬＩＦＯ優先順位及び優先順位番号によっ
て準備キューに組込むよう指示する。ＲＬＬＯサブルー
チン汎用レジスタ、ベース・レジスタ、科学的レジスタ
、Ｔーレジスタ、ステータス（状態）レジスタ、及び命
令カウンタ、に記憶されるＣＪＰの情報の書き込みを、
主メモリのプロセス制御ブロックＰＣＢの適当な記憶領
城に逆に向ける。そしてそれはＲＵＡの更新を指示する
。更に、ＰＣＢ４００のプロセス主ワードＯＰＭＷＯの
ＤＥＸＴ番号が更新される１４２０。新しいプロセスＮ
ＪＰはロールィンされるべく準備している。境界アドレ
スレジス夕ＢＡＲが取り出され１４２２、そして走行プ
ロセス・ワードＲＰＷはシステム・ベースのアドレスＢ
ＡＲプラス５６から取り出される（ブロック１４２３を
見よ）。新しいプロセスＮＪＰの名前は次いで走行プロ
セス・ワードＲＰＷに書き込まれる。そして新しいプロ
セスＮＪＰの名前がＱ／ＰＲ／ＲＤＹのプロセス・リン
クＰＬ‘こ書き込まれたプロセス・リンクＰＬの名前は
ＲＰＷに置かれる（ブロック１４２４）。それ故、準備
キューからのＮＪＰはＣＪＰとなり、中央プロセッサを
制御する資格が与えられ、Ｑ／ＰＲ／ＲＤＹにではもは
や待機しない。そしてＱ／ＰＲ／ＲＤＹのプロセス・リ
ンクＰＬからその名前をとる事によって待ち行列すなわ
ちキューから外されねばならない（ブロック１４２５）
。これがなされると、プロセス準備キューＱ／ＰＲ／Ｒ
ＤＹは、フアームウエア・サブルーチンＵＱＬＫによっ
て更新される（ブロック１４２５ａ）。よって機械から
今取り出されたプロセスのＪＰ番号は、それがもはや機
械の制御をせず、それを待たばならないのでＱ／ＰＲ／
ＲＤＹのプロセス・リンクに配置される１４２６。この
時点で、中央プロセッサの制御を新しいプロセスに与え
古いフ。。セスを準備キューに配置する変換は達成され
、中央プロセッサの制御におけるプロセス（新しいＣＪ
Ｐ）があるので、ヴエイカント・インジケータは０にさ
れる１４２７。もしも他方、中央プロセッサの制御にお
いて何らのＣＪＰがなかったならばヴエイカント・イン
ジケータは１にセットされるであろう。この時点でプロ
セッサの割当ては完了し、新しいプロセスが中央プロセ
ッサを取得し、古いプロセスが準備キューに置かれてい
る。しかし、新しいプロセスは汎用レジスター３０７、
ベース・レジスタ１３０８、科学的レジスタ１３０９、
Ｔーレジスタ１３１０、状態レジスタ１３１１、及び命
令カゥンタ１３１２の如き第１３ａ図の中央処理装置１
３０６のハードウェアに対しては未だ走行する準備をし
ておらず、該新しいプロセスのプロセス制御ブロックか
らの制御情報が供給されなければならない。よつて、フ
アームウエア・サブルーチン１４３０はＣＰＵを制御し
、最初にＰＣＢからクラッチ・パッド・メモリ１３１５
へＰＭＷ３を取り出し、次いでＰＭＷＯを取り出す。Ｐ
ＭＷＯのＭ旧Ｚフィールドは検査され１４３３、もしも
それがバィナリ０でないならば、不法ＰＣＢ例外がおき
る。しかし、もしもＰＭＷＯのＭ旧Ｚフィールドが０で
あるならばＰＭＷＩは取り出される１４３４。再びＰＭ
ＷＩのＭ旧Ｚフィールドはそれがバイナリ０であるかど
うかを決める為に検査される。もしもそれがバイナリ０
でないならば、不法ＰＣＢ例外がおき、それが０に等し
いならばデイスパツチヤはＣへ進む。よつて、アドレス
・スペース・ワード０、ＡＳＷＯはＰＣＢの適当なスペ
ースから取り出され、セグメント・テーブル・ワード・
サイズＳＴＷＳＺはそれが７以下であるか否かを決める
為に検査される１４３７。 もしもそれが７よりも大きいならば、不法ＰＣＢが生じ
る。もしもそれが７に等しいか、もしくはそれ以下であ
るならばＡＳＷＩがＰＣＢから取り出される（ブロック
１ ４３８）。そしてそのＳＴＷＳＺフィールドがそれ
が８に等しいかもし〈はそれ以下であるか否かを決める
為に検査される１４３９。もしもそのフィールドが８よ
りも大きければ、不法ＰＣＢがおきる。しかもそのＳＴ
ＷＳＺフィールドが８に等しいかもしくはそれ以下であ
るならば例外ワードＥＸＷが取り出される１ ４４０。
そしてそのＭ旧Ｚフィールドが０に等しいか否かを決め
る為に検査される。もしもそのＭＢＺフィールドが０に
等しくないならば、不法ＰＣＢがおきる。一方、それが
０に等しいときはスタツク・ワードＳＫＷが取り出され
る１ ４ ４ ２。そしてそのＭＢＺフィールドはそれ
が０に等しいか否かを決める為に検査される１４４３。
もしもＭＢＺフィールドは０に等しくないならば不法Ｐ
ＣＢがおきる。一方、それが０に等しいときは命令カウ
ンタ・ワードＩＣＷがＰＣＢから取り出されて命令カゥ
ンタＩＣに置かれ、そしてそのＴＡＧフィールドが０に
等しいか杏かを決める為に検査される１４４５。もしも
ＴＡＧフィールドが０に等しくないならば不法ＰＣＢが
おきる。しかし、ＴＡＧフィールドが０に等しいときは
Ｍ旧Ｚワードが取り出される１４４６。そしてそのＭ旧
Ｚフィールド（ビット０−３ １）が０に等しし・か否
かを決める為に検査される１４４７。もしもそれが０に
等しくないならば、不法ＰＣＢがおきる。一方、それが
０に等しいときはスタツク・ベース・ワード０，１、及
び２すなわちＳＢＷ０，１及び２が取り出される１４４
８。ＰＣＢのべ−ス・レジスタ退避領域の８ベース・レ
ジスタの内容が次いで取り出され１４４９、そして機械
のベース・レジスタ１３０８に記憶される。次いでＰＣ
Ｂの汎用レジスタの退避領域から１針固の汎用レジスタ
の内容が取り出され１４５０、機械の汎用レジスター３
０７中に記憶される。科学的レジスタの内容を取り出す
以前に、科学的モードが利用されているか否かを決める
為にプロセス主ワード０（ＰＭＷＯ）の能力バイトにつ
いて検査が行われる１４５１。もしも科学的モードが利
用されているならば、ＰＣＢの科学的レジスタ退避領域
からの科学的レジスタの内容が取り出され、記憶される
１４５２。ファームウェアは次にで、カウンテイング・
モードが利用されているか否かを決める為にＰＭＷＯの
能力バイトの検査を行うことを進める１４５３。もしも
アカウンテイング・モードが利用されているときは（い
いかえれば能力バイトのアカウンテイング・ビットがバ
イナリ１にセットされているときは）アカウンテイング
・ワードがＰＣＢ内に存在し、準備時間アカウント・ワ
ードＲＴＡが更新される。次いでファームウェアはＤＥ
ＸＴ番号が０にセットされているか否かを決めるよう進
める１４５４。もしもそれが０にセットされないときは
それは機械がエミュレーション・モードである（いいか
えれば装飾拡張能力が利用されている）事を示している
。従ってＰＭＷＯのＤＥＸＴ番号がプロセス主ワード３
のＤＥＴＳＺフィールドよりも大きいかもし〈は少なし
・は否かを決める為に検査される１４５５。もしそれが
ＤＥＴＳＺフィールドより大きいときは不法ＰＣＢ例外
がおきる１ ４５６。 一方、ＤＥＸＴ番号がＤＥＴＳＺフィールドより小さい
がしかし０に等しくないときは機械は正当なエミュレー
ション・モードで演じており、Ｆへ進行する。決定ブロ
ック１４５４にもどって、もしもＤＥＸＴフィールドが
バイナリ０であるならネイテイブ・モードすなわち本来
モードが演じられ、機械はＳＴＷを取り出す１４５７。
ＰＣＢのレジデユアル・タイム・アウトＲＴＯワードが
取り出され１４５８、そしてフ。ロセス・タイマーはＣ
ＪＰが走行状態にあるとき消費する時間制限の元にロー
ドされる。この時点までには、‘ａ｝機械中に古いプロ
セスＣＪＰがあってかつ新しいプロセスＮＪＰが古いプ
ロセスＣＪＰよりも高い優先順位にあったときに、新し
いプロセスＮＪＰがＣＵの制御をとるようにロールィン
されたか、或いは、｛ｂーＣＰＵの制御にＣＪＰがなく
つて、準備キューのヘッドが走行されたかのいずれかで
ある。 要するに｛ａ｝条件下ではＣＪＰはＲＰＷから取出され
、Ｑ／ＰＲ／ＲＤＹのプロセス・リンクＰＬが置かれ、
そしてＱ／ＰＲ／ＲＤＹのプロセス・リンクＰＬ内のＮ
ＪＰはＲＰＷ内に置かれ、このようにして２つのプロセ
スの位置を有効に切替え、ＣＪＰになるＮＪＰに制御を
与え、古いＣＪＰからは制御を取り去っている。次いで
ＮＪＰのＰＣＢがアクセスされ、ＮＪＰを走行するのに
要する情報がスクラッチ・パッド・メモリ或いはＡＣＵ
のレジスタ・アレイに置かれる。もしもＣＰＵの制御に
何らのＣＪＰもなかったならば（条件ｂ）、準備キュー
のヘッドが走行される。 すなわちヂィスパッチャが準備キューのヘッドからのプ
ロセス・リンクＰＬからＮＪＰを取り、それをＲＰＷワ
−ド‘こ置くのでＮＪＰはＣＪＰとなっている。こうす
る事によって、プロセス・リンクＰＬはＱ／ＰＲ／ＲＤ
Ｙにおいて空にされ、そしてそれを取る事が必要される
。よって、決定ブロック１４６１に始まってファームウ
ェアは、ＣＪＰがＣＰＵの制御下にあったか否かを決定
する。 そしてもしもフリー・プロセス・リンク（ＦＰは）があ
ったときはそれはアクセスされてキューに組込まれ、そ
してＣＪＰがその中に書き込まれる。しかし、ＣＪＰが
ＣＰＵの制御下になかったときは、ＮＪＰのＰＭＷＯの
状態バイトが更新される１４６０。そして再び機械内に
ＣＪＰがあったか否かの決定が行われる１４６３。もし
もプロセッサの制御下にＣＪＰがなかったときは、ＮＪ
Ｐのプロセス・リンク（それはＱ／ＰＲ／ＲＯＹにあっ
た。そして、今の機械の制御下にある）はＱ／ＰＲ／Ｒ
ＤＹから取出され（すなわち外され）１４６６、そして
フリー・リンク・セマフオアＦＬＳＰとなり、そして今
フリー・プロセス・リンク・キュー（８０５、第９図）
に組込まれ、そしてフリー・プロセス・リンク・キュー
の一部となる１４６６ａ。境界アドレス・レジスタＢＡ
Ｒの内容が取り出され１４６４、そしてシステム・ベー
スのＢＡＲ＋５６に配置されたＮＪＲ（今はＣＪＰ）の
走行プロセス・ワードＲＰＷがＮＪＰ識別をＲＰＷ内に
置く事によって更新される（ブロック１４６５）。ヴェ
ィカント・インジケータはＣＪＰがなかった場合には０
１こセットされる。次にコンテスト（競合）ィンジケー
タ（すなわちＣＪＰと準備キュー内に配置されたプロセ
スとの間の優先順位における可能なる衝突もしくは競合
を示す為に使用される補助メモリ１３１７ａにおけるフ
リップ・フロップ）が０にセットされ１４６７、そして
典型的な内容アドレサブル・メモリであるセグメント・
アソシェー夕（第１図のＡＳ１３２）がクリアされ１４
７１、次いで、プロセス・モードが入れられる１４７０
。（プロセス・モードは例外がオペレーティング・シテ
ムによるよりもむしろプロセッサ内で操作するプロセス
によって取扱われる事を示す。）ファームウェアは次い
でＣＡＢへ続き１４８０、そして非同期トラツプ・ビッ
トＡＢがバィナリ１にセットされているか否かを決める
為に検査される１４８１。もしもＡＢビットがバィナリ
１にセットされるときはプロセス・リング番号ＰＲＮが
非同期リング番号ＡＲＮ以上か否かを決める為に検査さ
れる１ ４８２。（ＡＢとＡＲＭま各プロセスのＰＣＢ
の優先順位バイトに位置されておりｔプロセスが走行状
態になるとき意味がある。ＡＢとＡＲＮはシステム・ベ
ースのＢＡＲ十５６に位置されたＲＰＷから得られる。
）ＲＰＷのＢＡＲプラス５６の中のＡＢとＡＲＮは、次
のステップ１４８４が、非同期トラツプ・ビット或いは
非同期リング番号を第１の場所にセットするようにする
条件を管理する非同期トラップ・ルーチンへ進行する事
であるので、リセットされる。 そしてもしもそれらがリセツトされなかったならば、フ
イームウエアによる次のパスにおいて、それは実際何も
悪くなかったのだが何かが悪かったという指示を与え、
そしてそれ故必ず非同期トラップ・ルーチン１４８４へ
進行し決して実行しないであろう。そこで判定ブロック
１４８１および１４８２に戻り、ＡＢビットがセットさ
れていないか、またはＡＢビットがセットにされておっ
てＰＲＮがＡＲＮよりも大きくない場合には、ファーム
ウェアは、プロセッサなどがどのモードで走行するか、
言い換えるならば通常のモードか或いはエミュレーショ
ン・モードであるかを判定する。 この目的で、ＤＥＸＴ番号がチェックされて、該番号が
零にセットされているか否かを判定し「０」にセットさ
れている場合には、機械の通常モードが走行される１４
８７。しかしながら、ＤＥＸＴ番号が「０」にセットさ
れていない場合には、エミュレーション・モードが走行
される１４８６。Ｖ プロシージャの呼びしとスタック
・オベレーシヨン総論ブロシージャの呼び出し‘ま、一
方のプログラムから他方のプログラムヘパスするために
モジュール方式にでそれらのプログラムを書込んだ使用
者によって、かつオペレーティング・システム・サービ
スを利用するための使用者プログラムによって使用され
る。 それはオペレーティング・システム自身によって、応答
的なモジュール構造を得るために使用される。プロシー
ジヤの呼び出し‘ま、ハードウェアノフアームウェア命
令と、スタックと呼ばれるハードウェア識別構造によっ
て遂行される。プ。 シージャ呼び出し機構についての主な要件は次の通りで
ある。１ 呼び出し対象物を呼び出すための呼び出し者
の権利をチェックする事（保護機構がそれがチェックさ
れるのをこばまないかぎり）２ 呼び出し者のステータ
ス（状態）を退避もしくは保存する事、これは退避レジ
スタ、命令カウンタ（リターン用）、及び他のステ−タ
ス情報を含む。 ３ パラメータのパスを考慮に入れる事 ４ 呼び出されたプロシージャに対する有効なェントリ
を決める事５ アドレス機構に必要な調整をする事 ６ 新しし、プロシージャを入れる事 呼び出されたプロシージャが終止或いは現存するとき、
呼び出し‘こおいて行われた事は皆、呼び出しとそのプ
ロシージャにおける次の命令とが実行される以前にそれ
が存在したところの物に、呼び出しするプロシージヤの
ステータスが回復されるように行われてはならない。 このスタックはこれらすべてが為される事を許すために
使用される機構である。 それはハードウェア及びソフトウェアによって特殊な方
法で使用される他のセグメントと同様なセグメントであ
る。それはスタツクフレームと云われるいくつかの連続
部分よりあり、その１つだけが総体的に一度にアクセス
される。そして、スタツクフレームはＬＩＦＯの態様で
アクセスされる。スタツクフレームはプロシージヤの呼
び出しの結果創られ、情報を記憶するために使用される
。引続くプロシージャの呼び出しが新しいスタツクフレ
ームを創り、そのスタツクからの出口が以前のスタツク
・フレームをポップアップ（ＰＯＰＳＵＰ）する。この
ように、呼び出しの履歴は復帰を許すために正しく維持
される。有効なスタックフレームの場所はベース・レジ
スタ番号０に維持される。それにおける次の利用しうる
場所は特殊なしジスタ、すなわちＴジスタ、或いはトッ
プーオブースタック・レジスタによって維持される。レ
ジスタにないパラメータのパスは、プログラマによって
勝手に選択される中間ベース・レジスタの使用によって
為されるプロシージヤを呼び出す準備として命令プリベ
ア・スタック（ＰＲＳＫ）が実行される。この命令は命
令内にプログラマによって供給されるレジスタがスタツ
ク内に退避されるようにする。それは、ステータス・レ
ジスタが退避されるようにする。そして呼び出されたプ
ロシージヤへパスされるべき情報でプロログラマがロー
ドしうるパラメータ・スペースへのポインタをプログラ
マに提供する。命令ェンタ・プロシージャが実行される
とき、上に特定された要件に相当する次のステップを経
てプロシージヤの呼び出しを完了する。１ リングの検
査：呼び出し者のりングが検査されて、このリングが新
しいプロシージヤを呼び出す事が出釆る事を確かめる。 呼び出しはリング番号に等しいかそれよりも小さくなけ
ればならない。もしもリングのクロスがおきるならば、
新しいプロシージャはゲートされなければならない。新
しいリング番号は呼び出されたプロシージャのリング番
号である。 （特開昭５０一１１４９３４号公報、米国特許第４１７
７５１ぴ号参照）２ 命令カウンタが退避される。 このことはステータスの退避を完了する。３ ベース・
レジス夕０がパスされるパラメ−夕を指し示すように作
られる。 ４ 呼び出されたプロシージヤのェントリ・ポイントが
プロシージヤ・デイスクリプタから得られ、そのディス
クリプタのアドレスはェン夕・プロシージヤ命令に含ま
れている。 ５ 例えば、ベース・レジスタ番号７の如き予め定めら
れたベース・レジスタタに、リンケージ情報へのポィン
タがロードされる。 ６ 薪しいリング番号と命令カウンタ内のェントリ・ポ
イントのアドレスをロードする事によって新しいプロシ
ージャが入れられる。 残りのカレト・スタツクフレームも又ローカル変数を記
憶するために呼び出されたプロシージヤに対して利用し
うる。 呼び出されたプロシージヤが復帰することを望んだとき
は、それは命令工グジットプロシージャを実行する。 レジスタ及び命令カウンタは次いでスタック中の退避領
域から回復される。プロシージャの呼び出し、スタック
・オペレーション、及びスタツクに関するより詳細な説
明を以下において、第１５図乃至第３２図を参照して行
なう。 好ましい実施例の詳細な説明プロシージャは、常にェン
タ・プロシージャ命令（ＥＮＴ）によってプロシージヤ
・ディスクリプタ１５１０（第１５図ｂ）を介してアク
セスされる。 ェンタ・プロシージヤ命令１５００のフオーマットは、
第１５ａ図に示されている。オペレーション・コード（
ＯＰ）１５０１は、ビット位置０から７までを占める。
コンブリメンタリ・コード１５０２は、１ビット・コー
ドであり、ビット位置８を占める：コンブリメンタリ・
コードが論理１にセットされると、命令ＥＮＴであるの
に対して、コンブリメンタリが論理０‘こセットされる
と、命令は特別なェンタ（ｅｎｔｅｒ）命令であるＥＮ
ＴＳＲであり、ベース・レジスタは、ベース・レジス夕
０（ＢＲＯ）ではればならない。アドレス・シラブル（
ＡＳ）１５０４はビット位置１２から３１を占め、プロ
シージヤ・ディスクリプタ１５１０（第１５ｂ図）のア
ドレス・シラブル（ＡＳ）を提供する。ェンタ・プロシ
ージャ命令がリング・クロシングを要求するときは、ゲ
ーテイング・プロシージヤ・ディスクリプ夕〇ＰＤが必
ずアクセスされる。これは、セグメントディスクリプタ
１７０１のＧＳフイード１７０２（第１７図）が論理１
０にセットされることによって示される。一般に、ＧＳ
フィールドは、ェンタ・プロシージャ命令の１つが利用
されるときに、１０にセットされる。（米国特許第３９
３８０９６号参照）セグメント・ディスクリプタは所望
のセグメントのベースを指し示すために使用され、この
場合、セグメント１７００はゲート・プロシージヤ・デ
ィスクリプタＧＰＤ１ ７２０を含んでいる。ゲーテイ
ング・プロシージヤ・ディスクリプタ（ＧＰＤｓ）を含
むセグメント１７００の最初の語は、第１５ｃ図に示さ
れるようにフオーマツト化される。ＴＡＧ１５２１は、
ビット位置０から１を占め、間違ったディスクリプタを
示さなければならない。即ち、ＴＡＧフィールドは、論
理１１にセットされなければならない。呼出しの最大リ
グ番号（ＣＭＲＮ）１５２２は、ビット位置２を３を占
め、ゲーテイド・プロシージヤ・ディスクリプタ（ＧＰ
Ｄ）を介しての呼出しプロシージャが合法的である最大
リングを示す。呼出しリング番号がＣＭＲＮ１５２２よ
り大きいと、呼出し違反の例外（ａ ｃａｌｌｖｉｏｌ
ａｔｉｏｎｅｃｃｅｐｔｉｏｎ）が発生する。ゲーテイ
ド・プロシージヤ・デイスクリプタのアドレス境界（Ｇ
ＰＤＡＢ）１５２４は、ビット位置１０から３１を占め
、それはセグメント相対アドレス（ＳＲＡ）（即ち、プ
ロシージヤ・デイスクリプタ１７００のセグメント内の
ＧＰＤの変位）より大きくなければならない。さもなけ
れば、違法の（ｉｌｌｅ鱗１）のＧＰＤアクセス例外が
生じるこのようにして、ゲーテイング・プロシージヤ・
ディスクリプタＧＰＤは、プロシージヤ・デイスクリプ
タを含むセグメントの最初の語を利用する。その最初の
語は、呼出し者が呼出し者の最大リング番号ＣＭＲＮを
経てセグメントにアクセスする権利があるか否かを、そ
して呼出されたブロシージヤ・ディスクリプタがゲーテ
イング・プロシージャ・ディスクリブ夕のアドレス境界
以内にあるか杏かを決める。一度、セグメントに対する
合法的呼出があり、呼出し者がセグメントに入る権利す
ることが決められると、アドレスは、ェンタ命令（ＥＮ
Ｔ）１ ５００のアドレス、シラブルＡＳ１ ５０４か
ら得られ、要求されたブロシージャ・ディスクリプタ１
５１０（第１７図も見よ。）がアクセスされる。プロシ
ージヤ・ディスクリプタ１５１０のフオーマットは、第
１５ｂ図に示され、２つの３２ビット・ワード−それぞ
れワード０及び１からなる。ワード０は、所望プロシー
ジヤのェントリ・ポイントＥＰのセグメント化されたア
ドレス化されたアドレス１５１３を含む。いくつかのオ
ペランドのセグメント化されたアドレスの場合と同様、
セグメント化されたアドレスは、セグメント番号ＳＥＣ
と、セグメント相対アドレスＳＲＡとからなる。プロシ
ージヤ・ディスクリプタの語もしくはワード川ま、エン
トリ・ポイントのリング番号ＥＰＲＮ１ ５ １ ２及
びＴＡＧフィールド１ ５１ １を含む。ＴＡＧの値は
、次のように判断される。ａ ＴＡＧが論理００を含む
なら、プロシージヤ・ディスクリブタはダイレクトであ
る；ｂ ＴＡＧが論理０１であるなら、ブロシージヤ・
ディスクリプタは拡張されたディスクリプタであり、ワ
ードーを含んで合計２ワードとなる。 ｃ ＴＡＧが論理１０であるなら、ブロシージヤ・ディ
スクリプタは、間接的であり、違法のプロシージャ・デ
ィスクリプタ例外が起きる；そして、ｄ ＴＡＧが論理
１１であるなら、それは間違いプロシージャ・ディスク
リプタであり、例外が起きる。 プロシージヤ・デイスクリプタのワードーは、３２ビッ
トの長さであり、ＴＡＧが拡張されたディスクリプタを
示すときに利用され、リンケージ部分のセグメント化さ
れたアドレスを含み、その内容はフ。 ｏシージヤの入力時（ｅｎｔｕｙｔｉｍｅ）にベース・
レジスタＢＲ７に。ードされる。さて、第１５ｂ図を参
照すると、ェグジット・プロシージャ命令（ＥＸＩＴ）
１５３０のフオーマツトが示されている。 オペレーション・コードＯＰフィールドは、ビット０か
ら７を占め、それに対してコンブリメンタリ・コードＣ
は、ビット１１から１５を占める。ビット８から１１ま
でのＭ旧Ｚは、０でなければならず、さもなければ、違
法のフオーマツト・フィールド例外が起きる。さて、第
１５ｅ図を参照すると、プリベア・スタツク命令（ＰＲ
ＳＫ）１５４０のフオーマツトが示されている。ＰＲＳ
Ｋ命令は、２つの３２ビットのワードからなっている。
最初のワードは、ＯＰコードＯＰ、ベース・レジスタ通
Ｒｎ及びパラメータ空間内のバイト番号をもつ。ＯＰコ
ードはビット０から７、ＢＲｎビット９から１ １及び
ＮＢＰは、ビット１２から３ １を占める。Ｍ旧Ｚフィ
ールド・ビット８は、０でなければならない。退避領域
マスクＳＡＭは、命令のワード２にあり、ビット３２か
ら６３を占める。退避領域マスクＳＡＭはまた、スタツ
ク・フレーム・レイアウト１６０１の退避領域にも蓄積
される。退避領域マスクＳＡＭのフオーマットは第１５
ｇの１５７０に示され、第１６図のスタツク・フレーム
のレジスタ退避領域へのレジスタの退避およびそれから
のレジスタの回復を制御する。ＳＡＭの各ビットは、１
つのレジスタ（即ち、ベース・レジスタＢＲ、汎用レジ
スタＧＲ又は科学レジスタＳＲ）に相応する。もし相応
するレジス夕の１ビットが１にセットされると、そのレ
ジスタは、スタツク・フレームに退避されかつ回復され
なければならない。ＳＡＭのＭ旧Ｚフイールドの０から
３のビットは、０でなければならない。ＢＲＯからＢＲ
７，１５７２一１５７６の８つのベース・レジスタは、
ビット４から１１を占め；ＤＲＯからＧＲ１５ １５７
７−１５８１の１６の汎用レジス夕は、ビット１２から
２７を占めている；一方ＳＲＯからＳＲ３，１５８２一
１５８５の４つの科学レジスタは、ビット２８から３１
を占める。スタツク・フレームの通信領域の最初のワー
ドは、ＰＳＡワード１６０７であり、退避領域マスクＳ
ＡＭ１６０３へのポィンタを含む。 （第１８ａ図も見よ。）（詳細は後述される）ベース・
レジスタ川ま、呼出し者のスタツク・フレームの通信領
域内のＰＳＡワードを指し示すために用いられる。ベー
ス・レジスタ０のＲＩＮＧフィールドは、呼出し者のＲ
ＩＮＧ番号を含む。機械の命令カウンタＩＣの内容は、
スタック・フレーム・レイアウトの通信領域の命令カウ
ンタ内容ＩＣＣ１６０８に退避される。 ＥＮＴＥＲ命令が行われるとき、ＩＣＣは、ＥＮＴＥＲ
命令に続く命令を指し示す。ＮＢＰワード１６０９（パ
ラメータ空間内のバイト番号）は、パラメータ空間１６
１０内のバイト番号を示す３２−ビット２の補数整数で
ある。 スタツク操作において使用されるレジスタ第２図中のス
タツク・レジスタ（Ｔ−レジスタ）２０３は、スタック
の頂部を指し示す。 ＴＡＧ及びＲＩＮＧフィールドは、スタツク操作中、そ
れが更新されるときはいつでも０にさせられる。ベース
・レジスタ０、ＢＲＯもまた、第２図のフオーマット２
０３を有しており、通信レジスタとして使用され、そし
て呼出し者のスタツク・フレームの通信領域内の最初の
ワード（即ち、ＰＡＳワード）を指し示す。 そのＲＩＮＧフィールドは、呼出し者のＲＩＮＧ番号を
含む。ベース・レジスタ番号１、ＢＲＩも第２図のフオ
ーマット２０３を有しており、作業レジスタとして使用
され、スタツク・セグメントの作業領域の最初のバイト
を指し示す。 そのＲＩＮＧフィールドは、ＥＮＴＥＲ命令の間に０に
させるれる。第１８ａ図を参照して、ＢＲＩが作業領域
の最初のバイトを指し示すだけでなく「 この場合スタ
ック・ベース・ワード０，ＳＢＷＯも作業領域の最初の
バイトを指し示すことがわかるであろう。しかしながら
スタツク・ベース・ワードは、そのプロセスのＰＣＢ（
プロセス制御ブロック）の内に置かれ、そしてリング・
スタック・セグメントのスターティング・アドレスを指
し示すという点で、２つのワードの間には相違がある。
第１８ａ図の例において、リング・スタツク・セグメン
トのスターティング・アドレスもまた、作業用記憶領域
（作業領域）内の最初のバイトに一致する。これに反し
てベース・レジスタ１、ＢＲＩは、カレント・スタック
・フレームの作業領域の最初のバイトを指し示す。この
ように、１つのスタック．セグメント中に唯一つのスタ
ック●，フレームが存在する場合には、ＢＲ１とＳＢＷ
は同じである。ベース・レジスタ脂Ｒｎは、命令ＰＲＳ
Ｋ、ＥＮＴ、ＥＸＩＴの間、中間レジスタとして使用さ
れ、スタツク・フレーム内のＰＳＡワードを指し示す。 ベース・レジスタ７、ＢＲ７は、リンケージ部分を指し
示すために使用され、必要に応じて、ＥＮＴＥＲ命令の
間ハードウェアによってロードされる。 第１８図を参照すると、ＡＧＴ命令−汎用レジスタをＴ
レジスタに加えよ一力ミラ示されている。 この命令のＯＰコードは、ビット０から７を占め、一方
、汎用レジスタ番号ＧＲは、ビット８から１１を占め、
そしてコンブリメンタ・コードＣは、ビット１２から１
５を占める。ＡＣＴ命令は、スタツク・フレームの作業
領域を取扱うのに利用され、スタック領域を増加又は減
少するのを許す。スタツクプッシュダウン・スタツクは
、プロシージヤの一方と他方とを連結するための機構で
ある。 スタツクの一部、スタック・フレームは、各プロシージ
ャに動的に割り付けられる。異なったりングにおいて実
行するプロシージャ間の保護機構を履行するために、異
なったスタック・セグメントが各リングに対して使用さ
れ、１つのスタック・セグメントが１つのりングに対応
する。（第１８ａ図を見よ。）このようにして、或るプ
ロシージャがリングＲＮで実行されるとき、そのスタツ
ク・フレームは、ＲＮスタツク・セグメントに置かれる
。第１８ａ図を参照すると３つのスタック・セグメント
１８０１一１８０３が示されており、各スタツク・セグ
メントはそれぞれスタツク・フレームＳＩ一Ｓ３を有し
ている。リング３は、スタツク・セグメント１８０１に
割り当てられ、リング１は、スタツク・セグメント１８
０２に割り当てられ、そしてリング０は、スタツク・セ
グメント１８０３に割り当てられる。各スタツク・セグ
メント内にはセグメント１８０１のスタック・フレーム
ＳＩに関連するプロシージャＰ１、セグメント１８０２
のスタック・フレームＳ２に関連するブロシージヤＰ２
、そしてスタツク・セグメント１８０３のスタツク・フ
レームＳ３に関連するプロシージヤＰ３がある。それぞ
れリング０，１及び２のためのスタック・セグメントの
最初のバイトのセグメント化されたアドレス（即ち、セ
グメント番号及びセグメント相対アドレス、ＳＥＧ及び
ＳＲＡ）は、それぞれスタツク・ベース・ワードＳＢＷ
０，１及び２に置かれており、これらのスタック・ベー
ス・ワードは、プロセス制御ブロック１８０４１こ置か
れている。リング３のスタック・セグメントは、内方の
呼出し（即ち、リング３より高いリングから）によって
入り込まれないので、そのスタツクのスターテイング・
アドレスは必要とされない。各スタック・フレームＳＩ
，Ｓ２，Ｓ３は、第１６図に示すとおり作業鏡城、退避
領域、及び通信領域に分けられている。スタツク・フレ
ーム第１６図を参照して、スタック・フレームは、次の
領域のためにスペースを与える。 ａ プロシージャがそのローカル変数のために使用し得
る作業領域ｂ プロシージヤがもう１つのプロシージヤ
を呼出す前に情報を退避する退避領域ｃ プロシージヤ
がもう１つのプロシージヤによって使用される情報を準
備する通信領域プロシージヤを入れると、そのプロシー
ジヤのためのいずれの領域も存在しない。 退避領域及び通信領域は、プリベア・スタツク命令ＰＲ
ＳＫの間に、もう１つのプロシージャを呼出す前に作ら
れる。作業領域は、必要とされたプロシージャによって
作られ、使用される。作業領域の最初のバイトは、ベー
ス１レジスター、ＢＲＩによって指し示される。（第１
８ａ図参照）退避領域の最初のワードは、退避領域マス
クＳＡＭ、１ ６０３である。 それは第１ ５ｇ図に示されるフオーマットを有してお
り、レジスタ退避領域におけるレジスタの退避及び回復
を制御するために使用される。（先の検討を見よ。）退
避領域は、前にも印したように、プロシージャがもう１
つのプロシージャを呼出す前に情報を退避する領域であ
る。退避領域の末尾から２番目のワード１６０５は、次
のものを退避するために使用される：ａ このワードの
最初のバィ日こ退避されるステータス・レジス夕ＳＴＲ
ｂ プロシージャが実行していたＤＥＸＴ番号、これは
、ワード１６０５の最終バイトに退避される。 ｃ ワードの残りの部分は、ワード１６０５の無機熊ス
テータスＮＦＳフィールド（使用しないフィールド）で
ある。 退避領域の末尾のワードは、先のＴ・レジスタ値ＲＴＶ
であり、ＰＲＳＫ命令の初めにおいてこのＴレジスタ値
を含んでいる。 もう１つのフ。 ｑシージャから、与えられたプロシージャへの呼出し１
こ先だって、使用者は、退避することを望まれたこれら
のレジスタを退避し、更に、呼出されたプロシージャに
パスされるべきパラメータを、通信領域にロードする。
呼出しが行なわれたときに、ハードウェアは、呼出され
さプロシージヤからのＩＪターンもしくは復帰を容易に
するために命令カウン夕及び他の指定されたレジスタの
内容を退避する。各プロシージャ呼出しは、スタツク・
セグメント内に１つのスタツク・フレームを作り、その
後のプロシージャの呼出しは、追加のフレームを作る。
このようにフタックは作られ、それはプロシージヤに動
的に割り付けられるいくつかの隣接するスタック・フレ
ームからなる。これらのスタツクは、スタツク・セグメ
ントの内にある。一般に最初のスタック・フレームは、
セグメントの初めにロードされ、それに続くフレームは
、その後にロードされる。ロードされた最後のフレーム
は、スタックの頂部とみなされる。第１３ａ図のＴ・レ
ジス夕１３１０は、現在活動中のプロセスに対してスタ
ックの頭部を置く。ＲＩＮＧ３で実行している例えばプ
ロシージャＰＩは、ＲＩＮＧＩで実行する。ブロシージ
ャＰ２を呼出し、プロシージャＰ２は次にＲＩＮＧＯで
実行するプロシージャＰ３を呼出す。各プロシージヤが
呼出されるに従って、そのＲＩＮＧスタツク・セグメン
トの中にスタツク・フレームを作る。（即ち、プロシー
ジャ実行のための環境限定）そして、Ｔ・レジスタ１３
１０（第１３ａ図）がロードされて、現在活動中のプロ
セスのためのスタックの頂部のアドレスを与える。プロ
シージャＰ１（前に仮定したとおり）はプロシージャＰ
２を呼び出し、Ｐ２はプロシージヤＰ３を呼出し、これ
らの呼び出し‘ま、より高いリング番号から低いリング
番号に及ぶので、内方呼出しに伴うリング・クロシング
が要求され、以下に限定される方法で完了する。先に検
討されたように、各プロシージャの交換の間、必要なし
ジスタ及びパラメータは、呼出されたプロシージヤから
のりターンを容易にするために退避される。（より詳細
は、米国特許第４１７７５１び号参照）リング・チェツ
キング及びリング・クロシング異なったりングで実行す
るプロシージャ間のＲＩＮＧ保護計画を実施するために
、アクセス・チェッキング機構が利用される。（第２０
図〜第２２図参照）。一般に次のアクセス操作が、命令
ＥＮＴの発生ごとに行なわれる。ａ セグメント・ディ
スクリプタの２番目のワ−ドから、被呼出者すなわちコ
ーリーが実行するのを許される呼出しブラケツトを最初
に決定することによって、被呼出者すなわちコーリーを
呼出し者すなわちコーラ一の権利がチェックされる。 （呼出しブラケットは、書込みリング番号フィールドＷ
Ｒから最小リング番号を、そして最大リング番号フィー
ルドＭＡＸＲから最大リング番号をとることによって決
定される。）ｂ 次のプロセス・リング番号に関する決
定は以下のいずれかを決定することによって為される：
呼出し者すなわちコーラ‐がコーリーとしての呼出しブ
ラケット内のりングにある（何もしないことを意味する
）のか否かを決定することによってか；呼出し者が外方
呼出しを行うことを要求するりングに該呼出者があるの
か否かを（外方呼出しの場合には例外状態が発生し、こ
れはこ）では述べられない機構によって扱われる）決定
することによってか；または最後に、コーリーの呼出し
ブラケットへの内方呼出しを要求するりングにコーラ‐
がある（即ち、より大きいリング番号からより小さいリ
ング番号ヘリング・クロシングを必要とする呼出しブラ
ケツトへ行くこと、この場合にリング・クロシング・ユ
ニットは、有効なェントリ・ポイントになければならず
、そしてェントリ・ポイントは、有効にされなければな
らない。）のか否かを決定することによって；ｃ スタ
ッフ・フレームは、コーリーのために作られる。 （即ち、適切なセグメントの前述のフオーマツトにおけ
るスペースが割り付けられる。）そしてスタツク・フレ
ーム及びスタツク・フレーム・レジスターが更新される
。ｄ フ。 。シージヤ・ディスクリプタによって指し示されるプロ
シージヤのェントリ・ポイントへの分岐がなされる。第
２０図を参照して、アクセス・チヱッキングは、有効ア
ドレス・リング番号ＥＡＲ、プロシージャ・ディスクリ
プタのセグメント番号ＳＥＧＰＤ及びプロシージャ・デ
ィスクリプタのセグメント相対アドレスＳＲへｏを含む
アドレス・シラブルＡＳを得ることによってステップ２
００ １でスタートさせられる。 この情報を展開して、プロシージヤ・ディスクリプタ１
５１０はステップ２００３で、アクセス権を無視して、
ＳＥＣＰｏ，ＳＲＡＰｏからスクラツチ・パッド・メモ
リへ取り出される。プロシージヤ・デイスクリプ夕１５
１０は、ディスクリプタが直接すなわちダイレクトか、
拡張か、関接的か又は誤った（間違った）ディスクリプ
タかを決定するＴＡＧと、ェントリ・ポイントのリング
番号ＥＰＲＮと、ュントリ・ポイントを含むセグメント
番号ＳＥＧＥＰと、ヱントリ・ポイントのセグメント相
対アドレスＳＲ＆Ｐとをもたらす。ＴＡＧは、ディスク
リプ夕１５１ ０が直接すなわちダイレクトか、拡大か
、間接か、誤ったディスクリプタか否かを前述したコー
ドに従ってそのフィールドをチェックすることによって
決定するためにステップ２００４で検査される。直接的
又は拡張されたプロシージャ・ディスクリプタだけが正
当である。間接的又は誤ったディスクリプタは不当であ
り、アクセス時に、ここに記述されていない例外機構を
求める。 一度正当なプロシージヤ・ディスクリプタがアクセスさ
れたことが決定されると、実際の呼出し書込みチェッキ
ングが点Ａで始まる（ステップ２００５）。さて２１図
を参照すると、点Ａ ２００５から続いて、ＳＥＧＥＰ
に対応するセグメントための最大リング番号ＭＡＸＲと
、書込リング番号ＷＲと、実行許可ビットＥＰとがセグ
メント・ディスクリプタから取り出される。 書込みリング番号ＷＲはステップ２１ ０３で最大リン
グ番号ＭＡＸＲと比較され、書込みリング番号ＷＲが最
大リング番号ＭＡＸＲより大きければ、セグメントは実
行不可能で、実行違反例外２１１３が起きる（ステップ
２１１３）。もし、書込リング番号ＷＲが最大リング番
号ＭＡＸＲより小さいか又は等しければ、次に実行許可
ビットＥＰは論理１と比較され、もしＥＰが１に等しく
なければ、もう一度実行違反例外２１１３が起こる；し
かしながら、もしＥＰビットが１に等しければ、呼出し
プロシージャの有効アドレス・リング番号ＥＡＲがＥＰ
ＲＮとともに最大とされ、新しいＥＡＲ２…・・・〔Ｍ
ＡＸ（ＥＡＲ，，ＥＰＲＮ）〕を与える。ここで、ＥＡ
Ｒは、命令カウンタＩＣに見出されるＰＲＮと、もしあ
るならプロシージャ・ディスクリプタに導くパスの中に
見出されるベース・レジスタ及びデータ・ディスクリプ
タの中のすべてのりング番号との最大である。次に、有
効アドレス・リング番号ＥＡＲ２は、プロシージャが実
行し得る最大リング番号であるＳＥＣＥＰのセグメント
・ディスクリプタ内の最大リング番号ＭＡＸＲと比較さ
れる２１０６。もし、ＥＡＲ２がＭＡＸＲより大きけれ
ば、プロシージャ呼出しは、プロシージャが正当なェン
トリ・ポイントによって入れるように要求する内方呼出
しであり、アクセス・チェツキング動作は点Ｂ ２１０
７に分岐する。‘ａー ＳＥＣＥＰに対応するセグメン
トが正当なゲート・セグメントか、又はそうでないかを
決定するためにチェックされる。 次で、 ‘ｂ｝ 呼出しの最大リング番号ＣＭ旧Ｎが呼出し者の
有効アドレス・リング番号ＥＡＲより大きいか等しいか
、又そうでないかを決定するためにチェックされる。 もし、これらの条件が正しくなければ、次に不適当（不
法）なゲート・セグメント例外２２０３又は呼出し違反
例外２２１５が起きる。 さて、第２２図の分岐点Ｂ ２１０７を参照すると、行
なわれる最初のチェック２２０２は、プロシージャ・デ
ィスクリプタを含むセグメントがゲート・セグメントか
否かを決定することである。 これは、プロシージヤ・ディスクリプタのセグメントを
指し示すセグメント・ディスクリプタのゲーテイング／
セマフオア・フィールドＧＳを調べ、それが論理１０に
セットされているかどうかを決定することによって行わ
れる。もしプロシージヤ・ディスクリプタを含むセグメ
ントのセグメント・ディスクリプタのＧＳフイールドが
１０にセットされていれば、それはゲート・セグメント
であり、プロシージヤ・ディスクリプタを含むセグメン
トの最初のワードは、第１５ｃ図及び第１７図のゲート
されたプロシージヤ・ディスクリプタＯＰＤ１５２０で
ある。プロシージヤ・ディスクリプタを含むセグメント
の最初のワード１５２０は、次にアドレスＳＥＣＰｏか
らアクセス権を無視して、スクラッチ・パッド・メモリ
へ取り出される。第１７図のプロシージャ・ディスクリ
プタを含むセグメントＳＥＧＰ。１ ７００の最初のワ
ード１５２０のＴＡＧフィールドは、それが誤ったディ
スクリプ夕であることを示す論理１１でなければならな
い。 更に、Ｍ故フィールドは、０にセットされなければなら
ない。これらの条件は、ハードウエア／フアームウエア
（ＡＬＵ）によつてステツプ２２０５でチェックされる
。そしてもし、これらの条件が保持されていなければ不
適当（不法）なゲート・セグメント例外２２０３が生じ
る。しかし、もしこれらの条件が保持されていると、プ
ロシージヤ・ディスクリプタのセグメント相対アドレス
ＳＲへ。１５１０が８の倍数であることを決定するため
に、ステップ２２０６で更にチェックが行なわれる。 もしステップ２２０６の条件が保持されていなければ、
不適当なシステム目的アドレス例外２２１３が生じ、も
し保持されていれば次のステップ２２０７が行われる。
ステップ２２０７は、プロシージヤ・デイスクリプタの
セグメント相対アドレスＳＲん。がゲーテイド（鞍ｔｅ
ｄ）プロシージヤ・デイスクリプタ１５２０のアドレス
境界ＧＰＤＡＢ１５２４以内にあるか否かを決定するた
めチェックする。もしそのアドレス境界内になければ、
それは不適当なプロシージヤ・ディスクリプタであり、
不法なＧＰＤゲーテイド・プロシージヤ・ディスクリプ
タ・アクセス例外が生じる２２１４。しかし、ゲーティ
ド・プロシージャ・ディスクリプタのアドレス境界以内
にあれば（即ちＳＲＡＰＤはＧＰＤＡＢより小さければ
）、次でコーリー（被呼出者）を呼出すコーフ−（呼出
し者）の権利がチェックされる２２０８。これは、有効
アドレス・リング番号ＥＡＲ２を、プロシージヤ・ディ
スクリプタのセグメント１７００（第１７図）の最初の
ワード１５２０に見出される呼出し者の最大リング番号
ＣＭＲＮ１５２２（第１５ｃ図）と比較することによっ
て行われる。もしＥＡＲ２が呼出し者のＣＭＲＮより大
きければ、この特定の場合における呼出し者が合法的に
内方の呼出す権利をもたない（即ち、より高いリング番
号からより低いリング番号へ）ことを示す呼出し違反例
外２２１５が生じる。これに反して、もしＥＡＲ２がＣ
Ｍ眼Ｎもこ等しいか又は小さければ、内方呼出し‘ま正
当であり、呼出しがなされる直前に命令カウンタＩＣの
中にある現在のプロセス・リング番号であるプロセス・
リング番号ＰＲＮがセグメント・ディスクリプタ内の最
大リング番号ＭＡＸＲより小さいということを決定する
ために、ステップ２２０９でチェックが行なわれる。そ
してそのとおりであればアクセシング機構は、点Ｃに分
岐し２１０８、そうでなれば新しいプロセス・リング番
号ＮＰＲＮが計算されて、最大リング番号ＭＡＸＲにセ
ットされる２２ １ １。一般に有効アドレス・リング
番号ＥＡＲ２は、呼出し者のプロセス・リング番号ＰＲ
Ｎと同じである。しかし、時には呼出し者が与えられた
セグメントへのアクセスを拒否されないという最大の保
証を与えることが必要な場合には、ＥＡＲ２はＰＲＮよ
りも大きい。このような場合には、ＰＲＮは、呼出しが
出口上で最大リング番号に戻されたことを確めるために
ＥＡＲ２の値をとらされる。この時点までに、ＥＡＲ２
がＭＡＸＲより大きくそれ故プロシージャの呼出しブラ
ケツトの頂部より大きいので、また、有効なゲートを通
過する必要がある内方呼出しが必要とするので、このチ
ェツキング機構が熱望され、そしてこのチェッキング機
構がこれらのゲート・チェックを含んでいたということ
が注目されるであろう。Ｃに戻って分岐することによっ
て２１０８（第２１図）、プロセス・リング番号ＰＲＮ
が、このような状況においてはプロシージャの実行でき
る最小リング番号であるセグメント・ディスクリプタの
書込みリング番号ＷＲより大きいことを決定するために
、ステップ２１０９で更なるチェックが為される。もし
書込み番号ＷＲがプロセス・リング番号ＰＲＮより大き
ければ、外方呼出し例外２１１４が生じる。しかし、も
しＷＲがＰＲＮより小さいか等しければ、呼出しは合法
であり、ＮＰＲＭまＰＲＮにセットされる２１１００上
述のチェックがなされた後内外呼出しを行い得て、望ま
れたオペレーションの遂行後実行におけるプログラムの
始めの点へ戻りもしくは復帰が、以後更に詳しく説明さ
れるＥＸＩＴ命令によって為される。 ごて、特に第２３，２４及び２５図を参照すると、準備
されたスタッフ命令ＰＲＳＫのフローチャートが示され
ている。 第２３図のフローチャートはブロック２３０１に入れら
れ、次で命令フオーマットＰＲＳＫのビット８及び３２
から３５が、これらが０であるか否か決定するためにチ
ェックされる２３０２。前述したように、これらのビッ
トは０でなければならず、さもなければ、不法フオーマ
ット・フィールド例外が生じる２３０３。もしＰＲＳＫ
命令のこれらのビット位置のフィールド（第１５ａ図）
が０であるならば、Ｔレジスタの現在値が作業レジスタ
Ｙにロードされ２３０４、このレジスタは演算及び論理
装置ＡＬＵにある。さてＹはスタックの頂部のアドレス
を明確にし、従って、スタックにいずれかの位置を置く
ためには、ただ作業レジスタＹにバイト位置の適当数を
加えることだけが必要である。従って、レジスタＹ中の
一時アドレス・ワードがワード境界と整列させられるこ
とが必要であり２３０５、もしそうでなければレジスタ
Ｙ中のワードは、１、２又は３バイトを加えることによ
ってワード境界にフオースされる２３０６（なぜなら１
ワードは、４バイトの長さであるから）。もしＹワード
が整列させられるか、整列させられた後で整列させられ
ない場合は、Ｙレジスタの内容は、スクラツチパツド・
メモリ内の領域Ｚに転送される２３０７。次でＰＲＴＫ
命令の退避領域マスクＳＡＭ（第１５ｅ図）は、そのア
ドレスが作業レジスタＹに記憶されている場所に退避さ
れる２３１０。これはＰＲＳＫ命令の結果として作られ
べきスタツク・フレームの内の最初のワードであるので
あろう。スタツク・セグメントが有効なセグメントであ
るか杏かを決定するために、メモリ・アクセス・チェッ
クが行なわれ、もし無効な条件が存在するならば、メモ
リ・アクセス例外が結果として生ずる２３０８。また、
スタツク・オーバフロー・チェックが為され、もしスタ
ツク・セグメントの内の十分なメモリがない場合は、ス
タック・オーバフロー例外が生じる２３０９。この時点
までに、４バイトがメモ川こ書き込まれており、さらに
もう１つの４バイト・ワードがメモリに書き込まれるこ
とが望まれ、従ってＹィンジゲー夕が４でインデックス
され（即ち、４は、そのインジゲータにおける前のアド
レスに加えられる）２３１１、ベース・レジスタ０、Ｂ
ＲＯは、アドレスＹの主記憶装置の内にそれを書き込む
ことによって退避される２３１２。次にＹインジゲータ
は４によってインデックスされ２ ３ １ ４、ベース
・レジスター、ＢＲＩは、それをＹに書き込むことによ
って退避され２３１５、次にＹは、それに４を加えた新
しいアドレスを示すために増分される２３１６。 中間スタック・ポィンタＹがＴ・レジスタの内容にセッ
トされたことは、この点までのフローチャートを吟味す
ることによって容易に認めるられることができ、次でそ
れは、整列されたワードであり、次のワード境界を示す
ため増加したワードであった。次で、スタツクに対する
中間ポィンタとしてＹを使用することで、退避領域マス
クＳＡＭ並びにベース・レジスタ０、ＢＲＯ及びベース
・レジスタ１、ＢＲＩは退避された。１ワードが記憶さ
れるたびに、Ｙは新しい位置に更新された。 さらにスタック・フレームを作るために、ＳＡＭによっ
て指し示される他のレジスタもまた退避されるであろう
。しかしながら以下の説明で、ポィンタＹを増分するこ
とが理解され、そしてたいていの場合以下に続くフロー
チャートには示されない。第２４図に続いて、残りのベ
ース・レジス夕は、スタックのオーバフロー２４０３が
起こらない場合には、ＳＡＭにセットされたビットによ
って示されるように作られているスタック・セグメント
の退避領域に記憶される２４０２。次で、スタック・オ
ーバフローが起きない場合２４０５は、ＳＡＭによって
示される汎用レジスタＧＲが記憶される２４０４。続い
て、ＳＡＭによって示される科学レジスタＳＲは、スタ
ツクオーバフロー２４０８がないならば記憶され２４０
６、そして浮動点特徴は存在する２４０７（即ち、プ。
セス制御ブロックＰＣＢの内のプロセス主ワード０、Ｐ
ＭＷＯの能力バイトは、科学モード・ビット・セットを
もつ）。次に、ステータス・レジスタＳＴＲとＤＥＸＴ
バイトが記憶され２４０９、スタック・オーバフローの
決定が為される２４１０。オーバフローが起こらない場
合は、古いＴレジスタの値は前のＴレジスタ値ＰＴＶワ
ード（第１６図の１６０６）に記憶される。これは、ス
タック・フレームの退避領域に退避された最後のワード
を表わす。再び、スタツク・オーバフロー・チェック２
４１２が行われる。この時点までに、スタック・フレー
ムの退避領域部分が作られてしまっており、そしてＹポ
ィンタは、通信領域の最初のワード（第１６図参照）に
インデックスされている。 通信領域の最初のワードは、退避領域マスクへのポィン
夕ＰＳＡ１６０７である。従って、ＳＡＭに対するこの
ポィンタはＰＳＡに記憶され、ＰＳＡのアドレスが退避
される２４１３。再度、スタック・オーバフロー・チェ
ックが行われる２４１４。次で、Ｙポィンタは、命令カ
ウンタ・ワードＩＣＣをこえてインデックスされる２４
１５が、というのは、このワードがこの時点では利用さ
れないが、後述する後の時点で利用されるからである。
中間ポィンタＹは、現在はＮＢＰワード１６０９（第１
６図）を指し示している。（ＮＢＰは、パラメータスペ
ース内のバイトの番号である）。従って、ＰＲＳＫ命令
のＮＢＰワードは、スタック・フレームの通信領域のＮ
ＢＰワード内に記憶される２４１６。再度スタック・オ
ーバフロー・チェック２４１７が行なわれる。さて、第
２５図のＢ ２４１８に続いて、（Ｙ＋ＮＢＰ十４）の
値がセグメントの大きさより小さいかどうかを決定する
ために検査が行なわれる２５２０。この検査は、作られ
てしまっておりかつ第１６図のパラメータ・スペース１
６１０内で完成されるであろうスタツク・フレームが現
在のセグメント内にあることの保障を与える。スタック
・フレームを完成させてしまった後、Ｙ＋ＮＢＰ＋４の
値をＴ・レジスタに置くことによってＴ−レジスタを更
新することが望まれる２５２２。従って、これは、スタ
ートさせられる新しいスタック・フレームの開始アドレ
スとなる。また、ベース・レジスタｎ、ＢＲｎ・・・・
・・ＰＳＡワードへのポインタ・・・・・・を更新する
ことも必要である。ＰＳＡのアドレスが上のステップ２
４１３の間スクラツチパツド・メモリ内に退避されたこ
とが思い起こされよう。従って、ＰＳＡはＢＲｎにロー
ドされる２５２３。ステップ２５２３ ＰＳＡワードのアドレスは、上のステップ２４１３の間
、スクラツチパツド・メモリ内に退避されたことが思い
起こされよう。 この点において、ＰＳＡを指し示すこのアドレスは、ベ
ース・レジスタＢＲｎにロードされよう２５ ２ ３。
ＰＳＡアドレスのこのロードは、ＢＲｎが新しいスタッ
ク・フレームの通信領域を指し示す中間レジスタとして
使用されるのを可能とする。次で、ＥＮＴＥＲ命令はＢ
Ｒｎの内容をＢＲ川こ転送して、ＢＲＯが現在のスタッ
ク・フレームの通信領域を常に指し示すのを可能とする
。さて、第１９図及び第２６図を参照すると「ＥＮＴＥ
Ｒ命令のフローチャートが示されている。 第１９図は、ＥＮＴＥＲ命令の部分であり、特に１つの
スタックに関連したりング・クロシング及びリング検査
の要求に関係した部分である。第１９図を参照すると、
ＥＮＴＥＲ命令が呼出され１９０１、そして比較が行わ
れ１９０２、そこでベース・レジスタＢＲｎのアドレス
のセグメント化された部分がＴ・レジスタのアドレスの
セグメント化された部分と比較され、これらが等しくな
い場合は、不法スタック・ベース・レジスタが示される
１９０８。反対にこれらが等しい場合は、もう１つの比
較が行われ１９０３、ベース・レジス夕ｎ、ＢＲｎの３
０及び３１番目のビットが０と比較され、０に等しくな
い場合は、次いでもう一度不法スタツク・ベース・レジ
スタが示される１９０８。しかし、０に等しい場合は、
ＢＲｎの内容がワード境界について整列されたことを示
し、もう１つの比較１９０４がＢＲｎのＴＡＧ（即ち、
ビット０から始まる２ビット）が０に等しいことを決定
するために行われる。（０を有するＴＡＧは、ＥＮＴ命
令の要求の１つである直接もしくはダイレクト・ディス
クリプタによってアクセスされる情報を示している）。
ＴＡＧ（即ちＢＲｎのビット０及び１）が０に等しいな
らば、そこで第２０図から第２２図のフローチャートに
述べられた作用が行われる（第１９図のフローチャート
、フロツク１９０５参照）。これらが（第１９図から第
２２図を参照して前に検討された）必要な要件に合うな
らば、さらに進んだチェック１９０６が、ェントリ・ポ
イントのセグメント相対アドレス（ＳＲＡＥＰ）が偶数
か否かを決定するために為される。 これは、命令が半ワード境界でスタ−トするので必要で
ある。偶数でない場合は、そこで不法分岐アドレス例外
が生じ１９０９；ＳＲＡＥＰが偶数の場合は、そこでＥ
ＮＴ命令が実行される（第２６図）。さて、第２６図を
参照すると、前に決定された新しいプロセス・リング番
号ＮＰＲＮ（第２１図及び第２２図についての前の説明
参照）が現在のプロセス・リング番号ＰＲＮ（即ち、呼
出し直前のＩＣにあるフ。 。セス・リング番号又はＥＮＴＥＲ命令によって計算さ
れたプロセス・リング番号）と比較される。ＥＰＲＮが
ＰＲＭこ等しくない場合は、リング・クロシングが必要
であり、外方のりング呼出しがこの機械では許されない
ので、呼出しは内方呼出しでなければならない（即ち、
より高いリング番号からより低いリング番号へ）。従っ
て、新しいプロセス・リング番号のスタック・ベース・
ワードＳＢ「ＶＮＰＲＮがプロセス制御ブロックから取
り出される２６０３。スタック・ベース・ワードＳＢＷ
（第１０Ｌ図）は、ビット位置０及び１にＴＡＧフィー
ルドを含むが、そのフィールドは、スタッフ・ベース・
ワード‘こ対して常に０でなければならない。それはビ
ット位置２及び３にリングを有し、そのリングもまたス
タック・ベース・ワードに対して０でなければならない
。そしてそれはビット位置４から３１までにＳＥＧ及び
ＳＲＡを含んでいる。これらのフィールドは、次のよう
に検査される２６０５：ａ スタツク・ベース・ワード
のＴＡＧ及びＲ瓜○フィールドは、０でなければならず
、かつ、スタツク・ベース・ワードのアドレス・フイー
ルドは、整列されたワードでなければならない；ｂ そ
のアドレスは、米国特許第４１７７５１ぴ号に特定され
た態様ですべてのメモリ・アクセス例外（読取り又は書
込み例外は除く。 ）について検査される。いかなる逸脱（ｄｅｖｉａｔｉ
ｏｎｓ）も不法ＰＣＢ例外として報告される２６０４。
スタツク・ベース・ワードが検査をパスしたとすれば、
スタツク・ベース・ワードのＮＰＲＮがＴ・レジスタに
ロードされ２６０６、Ｔ・レジスタの新しい内容となる
。 こ）で、簡単に復習すると、ＮＰＲＮがＰＲＮＩこ等し
くない場合は、もう１つのりングのスタツク・セグメン
トにあるもう１つのスタックをアクセスすることを意味
するりング・クロシングが必要であることが決定されて
おり、これはプロセス制御ブロック内のスタック・ベー
ス・ワードを通してなされる。Ｔ・レジスタの新しい内
容は、次にベース・レジスタ番号１、ＢＲＩにロードさ
れる２ ６ ０ ７。こ）で、ベース・レジスタ１、Ｂ
ＲＩは、プリベア・スタツク命令ＰＲＳＫがすでにスタ
ックを作ってしまった後に残したアドレスを指し示して
いるか（リング・クロシングは、必要としない）、又は
、リング番号変更が必要になった場合には、アドレスが
プロセス制御ブロックＰＣＢのスタツク・ベース・ワー
ドから得られる新しいスタックを指し示しているかとい
うことが、ブロック２６０２から２６０７までの２つの
パスをチェックすることにより第２６図から解る。次に
ＰＲＮは、ベース・レジスタｎ、ＢＲｎのビット２及び
３のリング・フィールドの中にロ−ドされる２６０８。 ベース・レジス夕ｎ、ＢＲｎの内容は、次でベース・レ
ジスタ０、ＢＲＯにロードされる２６０９。さて、ＢＲ
Ｏはスタツク・フレームの通信領域を指し示すレジスタ
であるので、また、ＢＲｎは、ＰＲＳＫ命令の結果とし
て、俺Ａワ‐ドへのポィンタをもって、以前にロードさ
れていたので、次にＢＲｎの内容をＢＲＯ‘こロードす
ることにより、ＢＲｎが指し示している。ＰＳＡワード
を指し示すことが行われる。このようにして、ＢＲＯが
常に現在のスタック・フレームの通信領域の最初を指し
示すことが決った場合には（ＥＮＴＥＲは、新しい現在
のスタツク・フレームを作るので）、ＢＲ川ま更新され
なければらならい。この時点までに、命令カウンタは現
在実行されている命令、即ちＥＮＴＥＲ命令を指し示し
ている。しかし、今、通信領域のＩＣＣワード１６０８
（第１６図）において、ＥＮＴＥＲ命令に続く次の命令
アドレスを退避することが望まれる。これをする前に、
セグメントの境界の逸脱を招くことなく命令カウンタＩ
Ｃが次の命令に対し糟分され得るか否かを決めるために
チェックが行われる２６１０。セグメントの境界逸脱が
指示される場合には、セグメントの境界逸脱例外２６１
１が生じよう。逸脱が指示されない場合は、（次の命令
を指し示すために増分された）命令内容は、ＩＣＣワー
ド１６０８（第１６図）内に退避される。ＩＣＣワード
内のアドレスは、ＢＲｎ＋４である。……即ち、ＩＣＣ
は、ＢＲｎポィンタから４バイト移動される（ブロック
２６１３参照）。次に、古いプロセス・リング番号が、
ステータス・レジスタＳＴＲ内の“古いリング番号”の
ために保存されたフィールドにロードされる２６１４：
このフィールドは、ステータス・レジス夕ＳＴＲのビッ
ト２及び３であり、古いリング番号即ち先のりング番号
は、ＡＣＵのアドレス制御装置から得られる。次に、プ
ロシージヤ・ディスクリプタのＴＡＧフィールドが、拡
張プロシージャ・ディスクリブタであるか（即ち、ＴＡ
Ｇフィールドが、０１か）否か決めるためにチェックさ
れる２６１５：拡張ブロシージャ・ディスクリプタの場
合は、プロシージヤ・ディスクリプタの２番目のワード
が、ベース・レジスタ７、ＢＲ７にロードされる２６１
６リンケージ部分のセグメント化アドレスである。最後
に、新しいプロセス・リング番号の値ＮＰＲＮが命令カ
ウンタのビット２及び３にロードされ、プロシージヤ・
ディスクリプタのエントリ・ポイントの有効もまた命令
カウン外こビット４から３１にロードされる（ブロック
２６１７を見よ）。これらのステップを遂行すると、Ｅ
ＮＴＥＲ命令は完成される。 第２７図〜第３１図を参照すると、ＥＸＩＴプロシージ
ャ命令のフローチャートが示されている。 ＥＸＩＴ命令のスタートは、第２７図のブロック２７０
１に示され、遂行される最初の動作は、ＥＸＩＴプロシ
ージャ命令のビット８から１１で構成されるフィールド
が０かどうかをチェックすることである。これらのビッ
トが０の場合は、次の動作２７０４及び２７０５が、前
に示したようにＰＳＡワードを指し示すベース・レジス
タ０、ＢＲＯで遂行される。最初にＰＳＡワードを指し
示すＢＲＯの内容がワード境界上に整列されていること
が決定されなければならず２７０４、これは、ビット３
０及び３１が０であるか否かを調べるためにそれらをチ
ェックすることにより決められる。第２の、そのＴＡＧ
フィールド即ちビット０から１が０であることを決定さ
れなければならない２７０５。これらのチェックのどち
らかが０でないフィールドを検出すると、ＢＲＯ‘ま妥
当なべース・レジスタ０でなく、不法スタック・ベース
・レジスタ例外２７０６が生じる。しかし、これらの動
作の双方がＢＲＯが妥当なべース・レジス夕０、ＢＲＯ
であることを示した場合にはＢＲＯワードから４ビット
の退避領域に記憶されたＩＣＣの命令カウンタの内容が
取り出される２７０７。あるメモリ・アクセス検査がブ
ロック２７１１一２７１５でＩＯＣの内容について遂行
されるべきであるので、ＩＣＣの内容はスクラツチパッ
ド・メモリ内の一時記憶領域に置かれ、実効アドレスＹ
はＳＥＧｒに等しく展開される。これは、ＢＲＯ‘こよ
って指し示されるＰＳＡワードの次のＩＣＣワード‘こ
ある復帰点の実効アドレスである。次でアクセス・チェ
ック２７１１一２７１５は、実行サブルーチンがＩＣＣ
ワードを変えなかったということを決定するために遂行
される。従って、ＩＣＣワードのＴＡＧは、それがダイ
レクトであること、即ち、ＴＡＧフィールドが０に等し
いことを決めるためにチェックされる。０でない場合は
、不法なスタツク・データ例外２７１２が生じる；しか
し、ダイレクトＴＡＧの場合は、ＩＣＣレジスタにある
ＩＪング・フィールドは、新しいプロセス・リング番号
ＮＰＲＮに等しくなされ２７１３、これは、復帰のプロ
セス・リング番号として利用されるべきである。 ＢＲＯのビット２及び３は古いプ。セス・リング番号を
含み、そのプロセスへの他のプロセスによるどんな復帰
も同じリング番号をもたなければならないことが思い起
こされよう。従って、新しいプロセス・リング番号ＮＰ
ＲＮは、ベース・レジス夕０、ＢＲＯのビット２及び３
と比較されて２７１４、これらが同じか否かを決める。
これらが同じでない場合には、不法なスタック・データ
例外２７１２が生じる。しかし、同じ場合には、現在の
実行プロセスの出口がより高いリング番号またはより低
いリング番号をもつプロセスになろうとしているか否か
を決めるために、チェックがなされる２７１５。 より高いリング番号からより低いリング番号に入ること
は許されないので、ＮＰＲＮがＰＲＮより小さい場合に
は、内方復帰例外２７１６が生じる：しかし、ＮＰＲＮ
がＰＲＮより大きいか又は等しい場合は、呼出しプロシ
ージャの復帰点に進むのは合法である。従って、ＩＣＣ
に記憶された復帰点のセグメントのセグメント・ディス
クリプ夕が取り出される２７１７。ＭＡＸＲ、ＷＲ及び
ＥＰがセグメント・ディスクリプタＳＥＣｒ内にある実
行アクセス・フィールド権である場合は、ＮＰＲＮはＭ
ＡＸＲより小さいか等しく２７２０、ＷＲはＮＰＲＮよ
り４・さし、か等しくなければならない２７２１。また
、そうでない場合には、実行違反例外２７１９が起こる
。更に、ＥＰは１に等しくなければならす２７２２、そ
うでない場合は、もう１つの実行違反例外２７１９が起
きる。ベース・レジスタＢＲ…こよって指し示されるＰ
ＳＡワードが次に取出される２８０４。ＰＳＡワードの
ビット０から３は、これらが０に等しいか否かを決める
ためにチェックされる２８０６。これらが０り等しくな
い場合は、不法スタツク・データ例外２８０７が起きる
、しかし、ＰＳＡワードのビット０から３が０に等しい
場合は、これらが整列されたワードであるか杏かを決め
るためにＰＳＡの内容がテストされ、これはビット３０
及び３１が０に等しいことを決めるようチェックするこ
とによって行われる２８０８：これらが０に等しくない
場合は、不法スタック・データ例外２８０７が生ずる。
しかし、もし０に等しいと、次に中間スタック・ポイン
タＹが的Ａワードの内容に等しくセットされる２８０９
。Ｙは、ＳＡＭワードを指し示す。スタツク・フレーム
の退避領域内のＳＡＭに直ぐ続くワードは“記憶されて
いるベース・レジスタ０、ＢＲＯ”である；これは、機
械の実際のベース・レジスタ０、ＢＲＯに回復されるで
あろう値である。退避領域内の“記憶されているＢＲＯ
”に続くワード‘ま“記憶されているベース・レジスタ
１、ＢＲＩ”である。従って、中間スタツク・ポインタ
Ｙによって指し示されるＳＡＭワードが取出され２８１
０；また、ベース・レジスタの０及び記憶されているベ
ース・レジスターもまた取出される２８１０。これらの
値は、その特定のスタック・フレームの退避領域内に以
前に退避されていた。次に、“記憶されているベース・
レジスタ０、ＢＲＯ”は、これらが０であるかどうかを
決定するためにチェックされ２８１２、０でない場合は
、不法スタック・データ例外が生ずる２８１４。しかし
、ＢＲＯが整列されたワードである場合は、“記憶され
ているベース・レジスタ０、ＢＲＯ”のＴＡＧフィール
ド・ビット０及び１は、それが０か否かを決めるために
チェックされ２８１３、０でない場合は、不法スタック
・データ例外２８１４が生じる。しかし、記憶されてい
るＢＲＯのＴＡＧフィールドが０に等しければ、ＳＡＭ
ワードの最初の４ビットが、これらが０であるか否かを
決めるためチェックされ２８１５、これらが０に等しく
ない場合は、再び不法なスタック・データ例外２８１４
が起きる。他方、ＳＡＭワードのビットＤから３が０に
等しい場合は、機械は、第２９図のフローチャートの点
２９０１によって指示される次の動作へ進む。 第２９図を参照して、ステップ２９０２〜２９１ ２は
、ＥＮＴＥＲ命令によってスタツク・フレームの退避領
域に前もって退避された機械の実際のベース・レジスタ
の再ロード‘こ関する。 従って、“記憶されているベース・レジスタ１、ＢＲＩ
”の内容は、実際のベース・レジスター、ＢＲＩに回復
される２９０２。記憶されているＢＲＯ及びＢＲＩは、
退避領域マスクＳＡＭ内のビット４及び５の状態に関係
なく常に自動的に回復される；もしそうでなければ、退
避領域マスクＳＡＭは、ＳＡＭにセットされているビッ
トに従って、ベース・レジスタＢＲｓ、汎用レジスタＧ
Ｒｓ又は科学レジスタＳＲｓのいずれが退避又は回復さ
れるべきかを指示する。 （第１５図参照）次で、スタック・フレームの退避領域
に退避されれたすべてのベース・レジスタＢＲｓは、Ｓ
ＡＭ内でこれらを表わすビットがセットされているか否
かによって、実際のベース・レジスタＢＲｓに回復され
る２９０３。同機に、退避された汎用レジスタＧＲｓ及
び退避された科学レジスタＳＲｓがそれぞれ２９０５及
び２９０７で回復される。次で、ステータスレジスタが
取出され２９１０、実際のステータス・レジスタ内に回
復される２９１２。これらのステップの遂行に当って、
種々のタイプの例外２９０４，２９０６，２９０８，２
９０９又は２９１１が第２９図に示されるように生じ得
る。そこで、退避領域に以前に退避されていた機械のす
べてのレジス夕は、これらが最初に機械から取られたも
のと機械のレジスタに、Ｔレジスタ及びＩＣレジスタを
除いて、復帰されかつ回復される。しかし、Ｔ及びＩＣ
レジスタが回復される前には、ＥＸＩＴが今行われてい
るプロシージャを最初に呼出した呼出しプロシージャが
ェミューレーション・モードであったは否かを決めるこ
とが必要である。ヱミューレーション・モー日こおける
呼出しプロシージャがネィティブ・モードもしくは本来
モード‘こおける呼出されるプロシージヤを呼出すこと
はあり得ることであり、それ故ＥＸＩＴ及び復帰は、ェ
ミューレーション・モードにされなければならず、ネー
ティブ・モード‘こされてはならない。それ故、この万
一の場合のためにステップ３００２から３０１０（第３
０図）に記述されている予備策が必要である。これが遂
行された後、残りのレジスタがステップ３０１２−３０
１８で回復される。さて、第３０図を参照して、デコー
ルもしくは装飾拡張命令ＤＥＸＴは、スタック・フレー
ムのビット位置２４から３１における退避領域から取出
される３００２。 ＤＥＸＴフィールドは、それが０（即ちネーティブ・モ
ード）であるから否かを決めるためにチェックされ、０
でない場合は、ステップ３００４から３０１０が実行さ
れなければならない。最初にＤＥＸＴフィールドは、Ｄ
ＥＸＴがＤＥＴＳＺより大きいか又は小さいかどうかを
決めるのためにＤＥＴＳＺフィールド３００４と比較さ
れる；ＤＥＸＴフィールドがＤＥＴＳＺフィールドより
大きいか又は等しい場合は、次に不法デコール拡張番号
例外３００７が起こる。（ＤＥＴＳＺフィールドは、プ
ロセス制御ブロックＰＣＢのプロセス主ワード番号３か
ら得られる）。しかし、ＤＥＸＴフィールドがＤＥＴＳ
Ｚフィールドより４・さし、場合は、ＤＥＴフィールド
のＤＥＳＴｔｈビットが１に等しいか否かを決めるため
にチェックされ３００６、１に等しくない場合は、不法
デコール拡張番号例外３００７が起きる。しかし、ＤＥ
ＳＴ山ビットが１に等しい場合は、それは、デコール拡
張ＤＥＸＴがこの機械のハードウェア／ファームウェア
の中に存在するか杏かを見るためにチェックされる。デ
コール拡張ＤＥＸＴ（即ち、ェミューレーション・モー
ド）がこの機械のハードウェアノフアームウェアに存在
する３００８場合は、プロセス制御ブロックＰＣＢのプ
ロセス主ワード０、ＰＭＷＯがＤＥＸＴ番号でロードさ
れる３００９。デコール拡張番号ＤＥＸＴが新しい番号
なら、次に、新しいェミューレーション・モードで実行
するために特別のハードウェアをセット・アップするた
めに必要な特定の動作が遂行されて３０１０、次で一時
的のポィンタ・レジスタＹがスタツク・フレームの次の
ワードを指し示すように４だけ増分される。（ＳＡＭと
共に始まって一時的ポインタＹはいくつかの動作が、記
憶された異なった量で遂行されるべき度ごとに４だけ増
分される。前述のように、一時的ポインタＹの増分は、
スタック・フレームの異なった場所にアクセスするため
に必要であった。）さて、一時的ポインタＹは、ＰＴＶ
ワードを指し示し３０ １ ２、ＰＴＶワードが取り出
される３０１３。ＰＴＶの内容のビット０から３は、こ
れらが０‘こ等しいか杏かを決めるためにチェックされ
３０１４、これらが０に等しくない場合は、不法スタッ
ク・データ例外３０１５が起こる。しかし、ＰＴＶワー
ドのビット０から３が０に等しい場合は、次にＰＴＶワ
ードの内容は機械のＴレジスタにロートごれる３０１６
。“記憶されているＢＲＯ”は、今や他のスタック・フ
レーム通信退避領域のＰＳＡワードを指し示すように、
機械のベース・レジスタ０、ＢＲ川こロードされる３０
１７。新しいプロセス・ＩＪング番号ＮＰＲＮは、次で
命令カウンタ・レジスタのビット２及び３に記憶されて
、セグメント番号ＳＥＣｒ及びセグメント相対アドレス
ＳＲＡｒもまた、命令カウンタのビット４から３１に記
憶される３０１８。これでＥＸＩＴ命令は終了する。第
３１図を参照して、非同期トラップ・ビットＡＢ及び非
同期リング番号ＡＲＮは、走行プロセス・ワードＲＰＷ
から取出されて３１０２、スクラツチパツド・メモ川こ
置かれる。 非同期トラツプ・ビットＡＢは、最初に、それが０に等
しいか否かを決めるために検査される３１０３。そして
０に等しい場合は、以前に取出されたデコール拡張番号
ＤＥＸＴが、０に等しいか杏かを決めるために検査され
３１０６、０でない場合は、次でデコール拡張モード（
即ち、ェミューレーション・モード）が入れられる３１
０９。一方、ＤＥＸＴ番号が０に等しい場合は、その命
令は終る３１０３。さて、もう一度ブロック３１０３に
戻って、もし非同期トラップ・ビットＡＢが０に等しく
ない場合は、非同期リング番号が命令カウン夕のビット
２及び３と比較され３１０４、どちらが大きいかを決め
る。命令カウンタのビット２及び３がＡＲＮより小さい
場合は、ブロシージヤは、ブロック３１０６に分岐し、
ブロック３１０６，３１０８及び３１０９に関して前述
したプロシージャが続けられる。しかし、命令カウンタ
のビット位置２及び３の内容がＡＲＮより大きいか等し
い場合は、走行プロセス・ワードＲＰＷ内の非同期トラ
ツプ・ビットＡＢが０にセットされ３１０５、次で非同
期トラップ例外３１０７が起こる。さて、第３２図を参
照して、ＡＧＴ命令（汎用レジスタをＴ・レジスタに加
えよ）が示されている。ＡＧＴ命令は、単にスタツク・
フレームの作業領域を扱うためにある（即ち、作業領域
は、Ｔ・レジス外こ正数又は負数を加えることによって
増加又は減少させられる）。最初にＴ・レジスタの内容
が読み出されて、そのＴ・レジスタの値はスクラツチパ
ツド・メモリに退避される３２０２。次で、Ｔセグメン
トがアソシェータ内にあるか否かが決められて３２０３
、もしアソシェータ内にない場合は、Ｔセグメントのセ
グメント・ディスクリプタが取出されて３２１４、アソ
シェータの内に置かれる。しかし、Ｔ・レジスタ含まれ
るセグメント番号がアソシェータにある場合は、汎用レ
ジスタＧＲ１５０２の内容は（第１５Ｇ図）、一時アド
レスを作る３２０４ために、Ｔ●レジスタのセグメント
相対アドレスＳＲＡに加えられる。Ｘは、それが０より
４・さし、か否かを決めるために検査されて３２０５、
もし０より小さければスタツク・オーバフロー例外が起
きる３２０６。しかし、０より小さくない場合には、一
時アドレスＸがセグメントの大きさより４・さし、かど
うかを決めるために検査され３２０８、４・さくない場
合は、もう一度スタツク・オーバフロー例外が起きる３
２０９。しかし、一時アドレスＸがセグメントの大きさ
より小さい場合は、一時アドレス×は、Ｔ・レジスタの
ＳＲＡとなる３２１０。次でＴ・レジスタが機械に書き
戻され３２１１、汎用レジスタ０、ＧＲ川ま、Ｔ・レジ
スタが以前に持っていた内容でロードされる３２１２（
これは、上のブロック３２０２で退避された番号である
）。最後に機械は次の命令に行く３２１３。以上、この
発明の一実施例を示しかつ説明してきたが、この発明を
為すための多くの変化と変更がこの発明の精神と範囲内
で可能であることを理解されたい。
第１図は本発明を用いる多重プログラミングシステムの
ブロック・ダイアグラム。 第２図は、本発明によって用いられるいろいろなハード
ウェア構成を略示する図。第３図は、第２図に示したレ
ジスタの予約格納領域で用いられる術語の凡例を示す図
。第４図は、プロセス制御ブロックの略図。第５図は、
プロセス制御ブロックをアドレッシングするためのシス
テムの略図。第６図は、本発明のシステム・ベースの略
図。第７Ａ図およよび第７Ｂ図は、それぞれスタック・
セグメントおよびスタック・フレームを示す略図。第８
図は、Ｇ・セグメント特にＧＯセグメント内のプロセス
待ち行列をアドレツシングするためのシステムの略図。
第９図は、プロセス待ち行列（キュー）およびプロセス
のリンキング（連結）を図解するＧＯセグメントの展開
図。第１０ａ図ないし第１０１図は、ＰＣＢにおける構
成を示すブロック・ダイアグラム。第１１ａ図ないし第
１１ｒ図は、システム・ベースにおける構成を示すブロ
ック・ダイアグラム。第１２図は、システム・ベースお
よびＰＣＢ構造を用いてユーザのスキーマおよびシステ
ム・セグメントにアドレッシンングする方式を示す略図
。第１３ａ図ないし第１３ｃ図は共に、制御装置の構成
を示す簡略ダイアグラム。第１４ａ図ないし第１４ｉ図
は、ファームウェアのディスパッチャ・ユニットのフロ
ーダイアグラム。第１５Ａ図はＥＮＴＥＲ・ＰＲＯＣＥ
ＤＵＲＥ命令のフオーマットを示す図。第１５Ｂ図は、
プロシージャ・ディスクリプタのフオーマットを示す図
。第１５Ｃ図は、ゲ−ト、プロシージヤ・ディスクリプ
タを格納しているセグメントの第１番目のワードのフオ
ーマットを示す図。第１５Ｄ図は、ＥＸＩＴＰＲＯＣＥ
ＤＵＲＥ命令を示す図。第１５８図は、ＰＲＥＰＡＲＥ
ＳＴＡＣＫ命令のフオーマツトを示す図。第１５Ｆ図は
、ＡＣＴ命令 艮０ちＴレジスタに対する汎用レジスタ
の付加命令のフオーマットを示す図。第１５Ｇ図は、退
避領域マスク（ＳＡＭ）のフオーマツトを示す図。第１
６図は、スタック・フレームのフオーマットを示す図。
第１７図は、セグメント・ディスクリプタおよびプロシ
ージャ・ディスクリプタ・セグメントの一部分を略示す
る図。第１８Ａ図は、リング保護機構と関連して用いら
れるスタックを略示する図。第１８Ｂ図は、ＥＮＴＥＲ
命令がリング・クロシングを要求する時のスタックの使
用を示す図。第１８Ｃ図は、ＮＰＲＮがＰＲＮに等しく
ない場合のスタックの使用を示す図。第１９図は、リン
グ・クロシングおよびリング・チェックに属するＥＮＴ
ＥＲＰＲＯＣＥＤＵＲＥ命令の一部分を示すフローダイ
アグラム。第２０図ないし第２２図は、ＥＮＴＥＲＰＲ
ＯＣＥＤＵＲＥ命令が実行される時に行われる種々な演
算を示すフローダイアグラム。第２３図ないし第２５図
は、ＰＲＥＰＡＲＥＳＴＡＣＫ命令のフローダイアグラ
ム。第２ ６図は、ＥＮＴＥＲＰＲＯＣＥＤＵＲＥ命令
の別のフローダイアグラム。第２ ７図ないし第３ １
図は、ＥＸＩＴＰＲＯＣＥＤＵＲＥ命令のフローダイ
アグラム。第３２図は、ＡＦＴ命令のフローダイアグラ
ムである。なお図中主な構成要素と参照番号との関係は
以下の通りである。１０１はプロセスサブシステム、１
０２は蓄積サブシステム、１０３は周辺サブシステム、
１０４はセントラルプロセスユニット、１０５は入力／
出力制御ユニット、１０６は周辺制御ユニット、１０７
は装置アダプタ、１０９は主要メモリ同期装置、１１０
は緩衝蓄積、１１１は計算ユニット、１１２はエミユレ
ーター。 ＦＩＧ．ｌ ＦＩＧ．２ ＦＩＧ．３ 寸 ○ Ｕ ■ ○ Ｕ ＦＩＧ．５ ＦＩＧ．７Ａ ＦＩＧ．７８ の ○ 山 の ○ 山 ９０ ○ Ｕ ○ ○ ○ 山 ○ ○ ○ Ｕ 〇 ○ ○ 山 ■ ○ ○ 山 ○ ○ 山 〇 ○ ○ 山 上 ○ ○ Ｕ ○ ○ い ○ ○ 山 〆 ○ ○ 山 ｑ ○ ○ 山 〇 ○ い Ｑ ○ 山 ○ ○ Ｕ 口 ○ 山 ■ ○ Ｕ ○ い ○ ○ い 上 ○ 山 ○ 山 ○ Ｕ ヱ ○ い ｑ ○ 山 ＦＩＧｌｊｍ ＦＩＧ．ｌｌｎ ＦＩＧ．ｌｉｏ ＦＩＧ．ｌｉｐ ＦＩＧ．ｌｌｑ ＦＩＧ．ｌｌｒ ＦＩＧ．ｌ２ ＦＩＧ．ｌ３ｏ ＦＩＧ．ｌ３ｂ ＦＩＧ．ｌ３ｃ ＦＩＧｌ４ｏ ＦＩＧ．ｌ４ｂ 寸 ○ Ｕ ○ 寸 ○ 山 ■ 寸 ○ ］ 寸 ○ Ｕ 〇 寸 ○ 山 ＦＩＧ．ｌ４ｈ ＦＩＧ．ｌ４も ＦＩＧ．ｌ５Ａ ＦＩＧ．ｌ５Ｂ ＦＩＧ．ｌ５Ｃ ＦＩＧ．ｌ５０ ＦＩＧ．ｌ５Ｅ ＦＩＧ．ｌ５Ｆ ＦＩＧ．ｌ５Ｇ ＦＩＧ．ｌ６ ＦＩＧ．ｌ７ ＦＩＧ．ｌ８Ａ ＦＩＧ．ｌ８８ ＦＩＧ．ｌ８Ｃ ＦＩＧ．ｌ９ ＦＩＧ．２０ ＦＩＧ．２ｌ ＦＩＧ．２２ 蟹 ○ Ｕ Ｎ寸 ○ Ｕ 特 ○ 山 鱒 ○ 山 の ○ 山 句 ○ 止 のＮ ○ Ｕ 舞 ○ Ｕ ○ の ○ 山 ＦＩＧ，．３２
ブロック・ダイアグラム。 第２図は、本発明によって用いられるいろいろなハード
ウェア構成を略示する図。第３図は、第２図に示したレ
ジスタの予約格納領域で用いられる術語の凡例を示す図
。第４図は、プロセス制御ブロックの略図。第５図は、
プロセス制御ブロックをアドレッシングするためのシス
テムの略図。第６図は、本発明のシステム・ベースの略
図。第７Ａ図およよび第７Ｂ図は、それぞれスタック・
セグメントおよびスタック・フレームを示す略図。第８
図は、Ｇ・セグメント特にＧＯセグメント内のプロセス
待ち行列をアドレツシングするためのシステムの略図。
第９図は、プロセス待ち行列（キュー）およびプロセス
のリンキング（連結）を図解するＧＯセグメントの展開
図。第１０ａ図ないし第１０１図は、ＰＣＢにおける構
成を示すブロック・ダイアグラム。第１１ａ図ないし第
１１ｒ図は、システム・ベースにおける構成を示すブロ
ック・ダイアグラム。第１２図は、システム・ベースお
よびＰＣＢ構造を用いてユーザのスキーマおよびシステ
ム・セグメントにアドレッシンングする方式を示す略図
。第１３ａ図ないし第１３ｃ図は共に、制御装置の構成
を示す簡略ダイアグラム。第１４ａ図ないし第１４ｉ図
は、ファームウェアのディスパッチャ・ユニットのフロ
ーダイアグラム。第１５Ａ図はＥＮＴＥＲ・ＰＲＯＣＥ
ＤＵＲＥ命令のフオーマットを示す図。第１５Ｂ図は、
プロシージャ・ディスクリプタのフオーマットを示す図
。第１５Ｃ図は、ゲ−ト、プロシージヤ・ディスクリプ
タを格納しているセグメントの第１番目のワードのフオ
ーマットを示す図。第１５Ｄ図は、ＥＸＩＴＰＲＯＣＥ
ＤＵＲＥ命令を示す図。第１５８図は、ＰＲＥＰＡＲＥ
ＳＴＡＣＫ命令のフオーマツトを示す図。第１５Ｆ図は
、ＡＣＴ命令 艮０ちＴレジスタに対する汎用レジスタ
の付加命令のフオーマットを示す図。第１５Ｇ図は、退
避領域マスク（ＳＡＭ）のフオーマツトを示す図。第１
６図は、スタック・フレームのフオーマットを示す図。
第１７図は、セグメント・ディスクリプタおよびプロシ
ージャ・ディスクリプタ・セグメントの一部分を略示す
る図。第１８Ａ図は、リング保護機構と関連して用いら
れるスタックを略示する図。第１８Ｂ図は、ＥＮＴＥＲ
命令がリング・クロシングを要求する時のスタックの使
用を示す図。第１８Ｃ図は、ＮＰＲＮがＰＲＮに等しく
ない場合のスタックの使用を示す図。第１９図は、リン
グ・クロシングおよびリング・チェックに属するＥＮＴ
ＥＲＰＲＯＣＥＤＵＲＥ命令の一部分を示すフローダイ
アグラム。第２０図ないし第２２図は、ＥＮＴＥＲＰＲ
ＯＣＥＤＵＲＥ命令が実行される時に行われる種々な演
算を示すフローダイアグラム。第２３図ないし第２５図
は、ＰＲＥＰＡＲＥＳＴＡＣＫ命令のフローダイアグラ
ム。第２ ６図は、ＥＮＴＥＲＰＲＯＣＥＤＵＲＥ命令
の別のフローダイアグラム。第２ ７図ないし第３ １
図は、ＥＸＩＴＰＲＯＣＥＤＵＲＥ命令のフローダイ
アグラム。第３２図は、ＡＦＴ命令のフローダイアグラ
ムである。なお図中主な構成要素と参照番号との関係は
以下の通りである。１０１はプロセスサブシステム、１
０２は蓄積サブシステム、１０３は周辺サブシステム、
１０４はセントラルプロセスユニット、１０５は入力／
出力制御ユニット、１０６は周辺制御ユニット、１０７
は装置アダプタ、１０９は主要メモリ同期装置、１１０
は緩衝蓄積、１１１は計算ユニット、１１２はエミユレ
ーター。 ＦＩＧ．ｌ ＦＩＧ．２ ＦＩＧ．３ 寸 ○ Ｕ ■ ○ Ｕ ＦＩＧ．５ ＦＩＧ．７Ａ ＦＩＧ．７８ の ○ 山 の ○ 山 ９０ ○ Ｕ ○ ○ ○ 山 ○ ○ ○ Ｕ 〇 ○ ○ 山 ■ ○ ○ 山 ○ ○ 山 〇 ○ ○ 山 上 ○ ○ Ｕ ○ ○ い ○ ○ 山 〆 ○ ○ 山 ｑ ○ ○ 山 〇 ○ い Ｑ ○ 山 ○ ○ Ｕ 口 ○ 山 ■ ○ Ｕ ○ い ○ ○ い 上 ○ 山 ○ 山 ○ Ｕ ヱ ○ い ｑ ○ 山 ＦＩＧｌｊｍ ＦＩＧ．ｌｌｎ ＦＩＧ．ｌｉｏ ＦＩＧ．ｌｉｐ ＦＩＧ．ｌｌｑ ＦＩＧ．ｌｌｒ ＦＩＧ．ｌ２ ＦＩＧ．ｌ３ｏ ＦＩＧ．ｌ３ｂ ＦＩＧ．ｌ３ｃ ＦＩＧｌ４ｏ ＦＩＧ．ｌ４ｂ 寸 ○ Ｕ ○ 寸 ○ 山 ■ 寸 ○ ］ 寸 ○ Ｕ 〇 寸 ○ 山 ＦＩＧ．ｌ４ｈ ＦＩＧ．ｌ４も ＦＩＧ．ｌ５Ａ ＦＩＧ．ｌ５Ｂ ＦＩＧ．ｌ５Ｃ ＦＩＧ．ｌ５０ ＦＩＧ．ｌ５Ｅ ＦＩＧ．ｌ５Ｆ ＦＩＧ．ｌ５Ｇ ＦＩＧ．ｌ６ ＦＩＧ．ｌ７ ＦＩＧ．ｌ８Ａ ＦＩＧ．ｌ８８ ＦＩＧ．ｌ８Ｃ ＦＩＧ．ｌ９ ＦＩＧ．２０ ＦＩＧ．２ｌ ＦＩＧ．２２ 蟹 ○ Ｕ Ｎ寸 ○ Ｕ 特 ○ 山 鱒 ○ 山 の ○ 山 句 ○ 止 のＮ ○ Ｕ 舞 ○ Ｕ ○ の ○ 山 ＦＩＧ，．３２
Claims (1)
- 【特許請求の範囲】 １ 記憶装置および管理手段とから成る仮想メモリと、
この仮想メモリと通信する中央処理装置ＣＰＵとを備え
、前記仮想メモリは、スタツク（スタツク・セグメント
７００）中の複数の異つた型の情報グループを記憶する
ためのプツシユーダウン・ストアを有し、これにおいて
、記憶した最後の情報グループがスタツクの頂部であり
、前記情報グループは後入先出方式ＬＩＦＯでアクセス
され、前記スタツクの各々は調整可能の境界を有するセ
グメントによつて境界付けられたアドレス・スペースと
関連しており、このセグメントの各々は、このセグメン
トへのアクセスに必要な所定の特権レベル（すなわちリ
ング番号）を有し、前記ＣＰＵは、各々が最大のリング
番号（すなわち最小の特権レベル）と関連した複数のプ
ロシージヤのうちの選択された１つのプロシージヤの制
御のもとに情報を処理し、前記ＣＰＵはまた現在このＣ
ＰＵの制御にある前記プロシージヤのうちの選択された
１つのプロシージヤの状態を示すためのレジスタを有し
ている、自動データ処理装置において、（ａ）複数の第
１のデータ構造（スタツク・フレーム７０１）を作成す
る第１の手段（ＰＲＳＫ１５４０、第１５ｅ図により制
御される）であつて、第１のデータ構造の各々が所定の
フオーマツト（第１６図）を有すると共に前記複数のプ
ロシージヤのうちの選択された１つと関連しているもの
と、（ｂ）前記第１の手段と通信して、前記データ構造
のうちの選択されたいくつかを、前記プツシユーダウン
・ストア内の前記情報グループのうちの予め定められた
いくつかにスタツクするための第２の手段ＩＣであつて
、それによつてデータ構造の複数のスタツクは前記仮想
メモリ中に記憶され、データ構造の前記スタツクの各々
は前記セグメントのうちの予め定められたいくつかによ
つて境界付けられ、前記セグメントのうちの前記予め定
められたいくつかの各々は予め定められたリング番号と
関連しているものと、（ｃ）前記第１および第２の手段
と通信して、前記仮想メモリ中の前記スタツクのうちの
選択された１つの頂部（スタツクの頂部）を見つけるた
めの第３の手段（Ｔ、２０３或いは１３１０）と、（ｄ
）前記第１、第２および第３の手段と通信して、前記Ｃ
ＰＵの制御を、選択された第１のプロシージヤ（すなわ
ちコーラ）から、選択された第２のプロシージヤ（すな
わちコーリー）に転移する第４の手段（ＥＮＴ或はＥＮ
ＴＳＲ、１５００、第１５ａ図により制御される）であ
つて、前記第１のプロシージヤは、前記コーラと関連し
た最小の特権レベルを表わす第１のリング番号ＰＲＮを
有した前記セグメントのうちの第１のものの中にあり、
前記第２のプロシージヤは前記コーリーと関連した第２
のリング番号の値ＷＲ，ＭＡＸＲを有した前記セグメン
トのうちの第２のものの中にあるようなものとを備えた
ことを特徴とする前記自動データ処理装置のためのプロ
シージヤ呼出し装置。 ２ 前記プツシユーダウン・ストア、前記第２の手段お
よび前記第４の手段と通信して、前記コーラの前記第１
のリング番号の値を決定する第５の手段ＢＲＯと、前記
プツシユーダウン・ストア、前記第２、第４および第５
の手段と通信して、前記コーリーの前記第２のリング番
号の値を決定する第６の手段（ＰＤ１５１０、第１５Ｂ
図）と、前記第５および第６の手段と通信して、コーラ
のリング番号がコーリーのリング番号の値より小さいか
、大きいかもしくは同じであるかを決定する第７の手段
と、前記第７の手段と通信して、コーラのリング番号が
コーリーの最小リング番号の値ＷＲよりも小さいときに
、コーラからコーリーへの前記ＣＰＵの制御の転移を禁
止する第８の手段と、前記第７の手段と通信して、コー
ラのリング番号がコーリーの最大リング番号の値ＭＡＸ
Ｒよりも大きいときに、コーラからコーリーへの前記Ｃ
ＰＵの制御の転移を監視する第９の手段とを含んだこと
を特徴とする特許請求の範囲第１項記載のプロシージヤ
呼出し装置。 ３ 前記第１のデータ構造は、第１（作業領域）、第２
（退避領域）および第３（通信領域）のサブデータ構造
を含んでおり、前記第１のサブデータ構造は、前記デー
タ構造の関連したプロシージヤの局所変数に関係した情
報を記憶するためのものであり、前記第２のサブデータ
構造は、前記データ構造の関連したプロシージヤによる
前記ＣＰＵの制御に関係した情報を退避するためのもの
であり、そして前記第３のサブデータ構造は、前記第１
、第２および第３のサブデータ構造の間で通信するため
の情報、また異つたスタツク内にあるデータ構造および
サブデータ構造の間で通信するための情報を記憶するた
めのものであることを特徴とする特許請求の範囲第１項
記載のプロシージヤ呼出し装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7342705A FR2253425A5 (ja) | 1973-11-30 | 1973-11-30 | |
| FR7342705 | 1973-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS50117335A JPS50117335A (ja) | 1975-09-13 |
| JPS6030974B2 true JPS6030974B2 (ja) | 1985-07-19 |
Family
ID=9128513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49137673A Expired JPS6030974B2 (ja) | 1973-11-30 | 1974-11-30 | プロシージヤ呼出し装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4297743A (ja) |
| JP (1) | JPS6030974B2 (ja) |
| FR (1) | FR2253425A5 (ja) |
| GB (1) | GB1495514A (ja) |
| IT (1) | IT1026661B (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4257096A (en) * | 1978-10-23 | 1981-03-17 | International Business Machines Corporation | Synchronous and conditional inter-program control apparatus for a computer system |
| FR2471631B1 (fr) * | 1979-12-11 | 1986-02-21 | Cii Honeywell Bull | Dispositif de synchronisation et d'affectation de processus entre plusieurs processeurs dans un systeme de traitement de l'information |
| US4500952A (en) * | 1980-05-23 | 1985-02-19 | International Business Machines Corporation | Mechanism for control of address translation by a program using a plurality of translation tables |
| US4410940A (en) * | 1980-12-05 | 1983-10-18 | International Business Machines Corporation | Transfer of control method and means among hierarchical cooperating sequential processes |
| US4633406A (en) * | 1981-01-05 | 1986-12-30 | Data General Corporation | Digital data processing system method for making a general call |
| US4493023A (en) * | 1981-05-22 | 1985-01-08 | Data General Corporation | Digital data processing system having unique addressing means and means for identifying and accessing operands |
| US4503492A (en) * | 1981-09-11 | 1985-03-05 | Data General Corp. | Apparatus and methods for deriving addresses of data using painters whose values remain unchanged during an execution of a procedure |
| US4445173A (en) * | 1981-09-11 | 1984-04-24 | Data General Corporation | Improved system for saving and restoring state in call and return operations |
| US4454579A (en) * | 1981-09-11 | 1984-06-12 | Data General Corporation | System for performing call and return operations |
| US4450522A (en) * | 1981-09-11 | 1984-05-22 | Data General Corporation | Apparatus for deriving addresses of data using displacements from base addresses which change only on call and return |
| JPS58225432A (ja) * | 1982-06-24 | 1983-12-27 | Toshiba Corp | 要求バツフア装置 |
| US4926316A (en) * | 1982-09-29 | 1990-05-15 | Apple Computer, Inc. | Memory management unit with overlapping control for accessing main memory of a digital computer |
| US4488227A (en) * | 1982-12-03 | 1984-12-11 | Honeywell Information Systems Inc. | Program counter stacking method and apparatus for nested subroutines and interrupts |
| US4575817A (en) * | 1983-06-27 | 1986-03-11 | International Business Machines Corporation | Switching of programming routine supporting storage stacks |
| US4803619A (en) * | 1984-03-15 | 1989-02-07 | Bernstein David H | Digital data processing system incorporating apparatus for resolving names |
| US4882674A (en) * | 1985-03-05 | 1989-11-21 | Wang Laboratories, Inc. | Apparatus and method for control of one computer system by another computer system |
| US4866599A (en) * | 1985-06-27 | 1989-09-12 | Bull Hn Information Systems Inc. | Call instruction, return instruction and trap procedure for ring crossing architecture |
| US4703417A (en) * | 1985-06-27 | 1987-10-27 | Honeywell Information Systems Inc. | Call instruction for ring crossing architecture |
| JPS6250931A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | パラメ−タ・テ−ブルの利用方式 |
| JP2545789B2 (ja) * | 1986-04-14 | 1996-10-23 | 株式会社日立製作所 | 情報処理装置 |
| DE3750171T2 (de) * | 1986-08-28 | 1995-02-02 | Nec Corp | Multiaufgabenverarbeitungsgerät. |
| US4922417A (en) * | 1986-10-24 | 1990-05-01 | American Telephone And Telegraph Company | Method and apparatus for data hashing using selection from a table of random numbers in combination with folding and bit manipulation of the selected random numbers |
| US4819155A (en) * | 1987-06-01 | 1989-04-04 | Wulf William A | Apparatus for reading to and writing from memory streams of data while concurrently executing a plurality of data processing operations |
| DE3726192A1 (de) * | 1987-08-06 | 1989-02-16 | Otto Mueller | Stacksteuerung |
| US4915863A (en) * | 1987-08-14 | 1990-04-10 | Kao Corporation | Bleaching composition |
| US5023773A (en) * | 1988-02-10 | 1991-06-11 | International Business Machines Corporation | Authorization for selective program access to data in multiple address spaces |
| US4945480A (en) * | 1988-02-10 | 1990-07-31 | International Business Machines Corporation | Data domain switching on program address space switching and return |
| US4979098A (en) * | 1988-02-10 | 1990-12-18 | International Business Machines Corporation | Multiple address space token designation, protection controls, designation translation and lookaside |
| US5220669A (en) * | 1988-02-10 | 1993-06-15 | International Business Machines Corporation | Linkage mechanism for program isolation |
| US5210874A (en) * | 1988-03-22 | 1993-05-11 | Digital Equipment Corporation | Cross-domain call system in a capability based digital data processing system |
| JPH01255035A (ja) * | 1988-04-05 | 1989-10-11 | Matsushita Electric Ind Co Ltd | プロセサ |
| US5321823A (en) * | 1988-07-20 | 1994-06-14 | Digital Equipment Corporation | Digital processor with bit mask for counting registers for fast register saves |
| US5117387A (en) * | 1988-08-18 | 1992-05-26 | Delco Electronics Corporation | Microprogrammed timer processor |
| US4928222A (en) * | 1988-10-31 | 1990-05-22 | International Business Machines Corporation | Enhanced semaphore architecture |
| US5117491A (en) * | 1989-03-31 | 1992-05-26 | Bull Hn Information Systems Inc. | Ring reduction logic using parallel determination of ring numbers in a plurality of functional units and forced ring numbers by instruction decoding |
| US5257358A (en) * | 1989-04-18 | 1993-10-26 | Nec Electronics, Inc. | Method for counting the number of program instruction completed by a microprocessor |
| US5291595A (en) * | 1989-05-22 | 1994-03-01 | Martins Augusto B | Batch/application program processing |
| FR2652926B1 (fr) * | 1989-10-06 | 1994-07-08 | Bull Sa | Procede d'exploitation de la memoire dans un systeme informatique du type a adressage virtuel et dispositif pour la mise en óoeuvre dudit procede. |
| DE69024753T2 (de) * | 1989-10-31 | 1996-05-30 | Hewlett Packard Co | Tragbarer, Ressourcen teilender Datei-Server, der gemeinsame Routines benutzt |
| US5522072A (en) * | 1990-09-04 | 1996-05-28 | At&T Corp. | Arrangement for efficiently transferring program execution between subprograms |
| TW313282U (en) * | 1991-03-07 | 1997-08-11 | Digital Equipment Corp | Apparatus for automatically interfacing call conventions between two dissimilar program units |
| US5652869A (en) * | 1991-03-07 | 1997-07-29 | Digital Equipment Corporation | System for executing and debugging multiple codes in a multi-architecture environment using jacketing means for jacketing the cross-domain calls |
| AU651453B2 (en) * | 1991-03-07 | 1994-07-21 | Digital Equipment Corporation | Improved software debugging system and method especially adapted for code debugging within a multi-architecture environment |
| US5680584A (en) * | 1991-03-07 | 1997-10-21 | Digital Equipment Corporation | Simulator system for code execution and debugging within a multi-architecture environment |
| US5161226A (en) * | 1991-05-10 | 1992-11-03 | Jmi Software Consultants Inc. | Microprocessor inverse processor state usage |
| US5414821A (en) * | 1991-12-17 | 1995-05-09 | Unisys Corporation | Method of and apparatus for rapidly loading addressing environment by checking and loading multiple registers using a specialized instruction |
| US5487158A (en) * | 1993-04-06 | 1996-01-23 | International Business Machines Corporation | Method and procedure call mechanism for calling 16-bit functions from 32-bit functions |
| CA2093451C (en) * | 1993-04-06 | 2000-03-14 | David M. Mooney | Method and mechanism for calling 32-bit functions from 16-bit functions |
| US5931941A (en) * | 1995-04-28 | 1999-08-03 | Lsi Logic Corporation | Interface for a modularized computational unit to a CPU |
| WO1997015001A2 (en) * | 1995-10-06 | 1997-04-24 | Patriot Scientific Corporation | Risc microprocessor architecture |
| US5761740A (en) * | 1995-11-30 | 1998-06-02 | Unisys Corporation | Method of and apparatus for rapidly loading addressing registers |
| US6119206A (en) * | 1996-02-12 | 2000-09-12 | Sun Microsystems, Inc. | Design of tags for lookup of non-volatile registers |
| US6012129A (en) * | 1997-03-31 | 2000-01-04 | International Business Machines Corporation | Apparatus and method allocating virtual memory upon demand |
| US6192418B1 (en) * | 1997-06-25 | 2001-02-20 | Unisys Corp. | System and method for performing external procedure calls from a client program to a server program while both are operating in a heterogenous computer |
| US6289391B1 (en) * | 1997-06-25 | 2001-09-11 | Unisys Corp. | System and method for performing external procedure calls from a server program to a client program while both are running in a heterogeneous computer |
| US6141697A (en) * | 1997-06-25 | 2000-10-31 | Unisys Corp. | System and method for performing external procedure calls in heterogeneous computer systems utilizing program stacks |
| US6151638A (en) * | 1997-06-25 | 2000-11-21 | Unisys Corp. | System and method for performing external procedure calls from a client program to a server program to a server program and back to the client program while both are running in a heterogenous computer |
| DE102004007614A1 (de) * | 2004-02-17 | 2005-09-01 | Giesecke & Devrient Gmbh | Datenträger mit Ablaufdiagnosespeicher |
| US8269792B2 (en) * | 2006-11-21 | 2012-09-18 | Qualcomm Incorporated | Efficient scissoring for graphics application |
| US8190861B2 (en) * | 2006-12-04 | 2012-05-29 | Texas Instruments Incorporated | Micro-sequence based security model |
| EP2150889A1 (en) * | 2007-04-10 | 2010-02-10 | Cambridge Consultants Limited | Data processing apparatus |
| US7921274B2 (en) * | 2007-04-19 | 2011-04-05 | Qualcomm Incorporated | Computer memory addressing mode employing memory segmenting and masking |
| WO2010004240A1 (en) * | 2008-07-10 | 2010-01-14 | Cambridge Consultants Limited | Data processing apparatus, for example using modes |
| US9530000B2 (en) * | 2013-06-14 | 2016-12-27 | Microsoft Technology Licensing, Llc | Secure privilege level execution and access protection |
| CN113891072B (zh) * | 2021-12-08 | 2022-02-11 | 北京拙河科技有限公司 | 基于亿级像素数据的视频监测与异常分析系统与方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3153225A (en) * | 1961-04-10 | 1964-10-13 | Burroughs Corp | Data processor with improved subroutine control |
| US3286236A (en) * | 1962-10-22 | 1966-11-15 | Burroughs Corp | Electronic digital computer with automatic interrupt control |
| US3548384A (en) * | 1967-10-02 | 1970-12-15 | Burroughs Corp | Procedure entry for a data processor employing a stack |
| US3665487A (en) * | 1969-06-05 | 1972-05-23 | Honeywell Inf Systems | Storage structure for management control subsystem in multiprogrammed data processing system |
| BE758813A (fr) * | 1969-11-28 | 1971-04-16 | Burroughs Corp | Structures de programme pour la mise en oeuvre de systemes de traitement d'information, communes a des langages de programme de niveau plus eleve |
| US3675209A (en) * | 1970-02-06 | 1972-07-04 | Burroughs Corp | Autonomous multiple-path input/output control system |
| US3614740A (en) * | 1970-03-23 | 1971-10-19 | Digital Equipment Corp | Data processing system with circuits for transferring between operating routines, interruption routines and subroutines |
| US3727192A (en) * | 1971-04-30 | 1973-04-10 | North Electric Co | A central processing system having preloader and data handling units external to the processor control unit |
| US3693165A (en) * | 1971-06-29 | 1972-09-19 | Ibm | Parallel addressing of a storage hierarchy in a data processing system using virtual addressing |
| US3878513A (en) * | 1972-02-08 | 1975-04-15 | Burroughs Corp | Data processing method and apparatus using occupancy indications to reserve storage space for a stack |
| US3781810A (en) * | 1972-04-26 | 1973-12-25 | Bell Telephone Labor Inc | Scheme for saving and restoring register contents in a data processor |
-
1973
- 1973-11-30 FR FR7342705A patent/FR2253425A5/fr not_active Expired
-
1974
- 1974-11-28 GB GB51654/74A patent/GB1495514A/en not_active Expired
- 1974-11-29 IT IT30012/74A patent/IT1026661B/it active
- 1974-11-30 JP JP49137673A patent/JPS6030974B2/ja not_active Expired
-
1976
- 1976-11-24 US US05/744,814 patent/US4297743A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2253425A5 (ja) | 1975-06-27 |
| GB1495514A (en) | 1977-12-21 |
| IT1026661B (it) | 1978-10-20 |
| US4297743A (en) | 1981-10-27 |
| JPS50117335A (ja) | 1975-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6030974B2 (ja) | プロシージヤ呼出し装置 | |
| US4369494A (en) | Apparatus and method for providing synchronization between processes and events occurring at different times in a data processing system | |
| US4395757A (en) | Process synchronization utilizing semaphores | |
| US4374409A (en) | Method of and system using P and V instructions on semaphores for transferring data among processes in a multiprocessing system | |
| US4084224A (en) | System of controlling procedure execution using process control blocks | |
| US4394725A (en) | Apparatus and method for transferring information units between processes in a multiprocessing system | |
| US4077058A (en) | Method and apparatus for executing an extended decor instruction | |
| US4084228A (en) | Process management structures and hardware/firmware control | |
| US4432051A (en) | Process execution time accounting system | |
| JPS602691B2 (ja) | 内部プログラムデータ処理装置 | |
| US4318182A (en) | Deadlock detection and prevention mechanism for a computer system | |
| US4320451A (en) | Extended semaphore architecture | |
| US4025901A (en) | Database instruction find owner | |
| US5197138A (en) | Reporting delayed coprocessor exceptions to code threads having caused the exceptions by saving and restoring exception state during code thread switching | |
| US6732276B1 (en) | Guarded computer instruction execution | |
| JP2810896B2 (ja) | データ処理装置 | |
| JPS58137200A (ja) | デ−タ処理装置 | |
| US4024508A (en) | Database instruction find serial | |
| US4305124A (en) | Pipelined computer | |
| JPS646488B2 (ja) | ||
| JPH08278917A (ja) | デジタル計算機システム及びポインター決定方法 | |
| JPH07501163A (ja) | マルチプルスレッド用同期コプロセッサ付データ処理システム | |
| JPS59132044A (ja) | デ−タ処理システムにおいて複合デイスクリプタを発生する方法および装置 | |
| US4042912A (en) | Database set condition test instruction | |
| US4351024A (en) | Switch system base mechanism |