JPS58137200A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 現代の大規模コンピュータ装置において利用者が短い時
間プロジェクトの一部の処理を交代で受は取るこＥは典
型的なことである０例えば、多くのビデオ端末にサービ
スする単一のコンピュータは要求ベースで端末から端末
へ飛ぶ、従って現利用者以外のすべての利用者について
のコードおよびデータをコン−エータ装置から取り去る
ことは効率的でない、また、いく人かの利用者があるコ
ードもしくはデータを共有することも少なからずある。

ビデオ端末の例の場合、利用者は単一の教育プログラム
を使って形式設定を行ないあるいは対話を行なうだろう
、あるいはコンピュータ施設におけるすべてのプログラ
マは利用可能な１つもしくはそれ以上のコンパイル・プ
ログラムを折々使用するだろう、９”−タ・ベースが作
成されていると、すべての利用者はこのデータ・ベース
の少なくとも一部にアクセスするだろうから、骸データ
・ベースはシステムから決して取り去られないだろう、
非常に大きなデータ・ベースおよびプログラムでさえ仮
想アドレス指定の使用によりコンピュータのメモリ内に
絶えずｔ麺される。

仮想アｒレス指定の使用により、文字通り施設のすべて
の大規模配憶が要求ベースで各利用者に利用可能にされ
る。大規模コンピュータ施設の利用者の要求は典型的に
は実質的に施設のすべての利用可能性以下である。従っ
て、各利用者の個有コードおよびデータが絶えずシステ
ム中に入っており、理論的には他の利用者のもめが利用
可能である。

大抵の場合、これは望ましい状態ではない。利用者がサ
ービス提供の分野において互いに直接の競争者であるか
も知れない、ある利用者は他の利用者の情報に不正にア
クセスしたいと思うかも知れない。個々の利用者は他の
利用者の情報を故意ではないが破壊するテストされてい
ないコードを持っているかも知れない、ある利用者は必
要な分類レベルなくしては利用者に利用可能ではない分
類された情報をシステム中に持っているかも知れない。

従って、多勢の利用者にサービスを提供することかでき
、同時に各利用者を他のすべての利用者から保護する計
算施設を提供するための本質的な目的が存在する。

もう１つの複雑な状況は複数の利用者が同一のコードを
共有する場合である。すなわち、装置の処理業務におい
て、違う時間に違う利用者が多分異なるデータを使って
同一のコードを実行することがある。コンパイラが１例
であり、各利用者の入カヂータは異なったソース・コー
ドを持っており、各利用者のオブジェクト・コードは出
力を形成する。

これらの問題に対する少なくとも部分的解決策としてデ
ィジタル的キーおよびロックが使用されている。ディジ
タル・キーは特定の利用者あるいはプロダラムに割り轟
てられた個有の一連のビットにすぎない、ロックは計算
システムのリソースに割り幽てられた同様の一連のビッ
トである。このリソースは周辺装置、データ・テーデル
シゾロダラム・コードあるいは中央プロセッサ内のメモ
リ領域かも知れない、特定のリソースへのアクセスが許
可される前Ｋｌｌ求している利用者に割り当てられた中
−が、リソースに割り当てられたロックと比較され、等
しくなければ要求している利用者は要求したリソースの
使用が禁示される。中央プロセッサは、例えばキーもし
くはロックを変えるととｋよりあるいはテスト・プロセ
スを動作させないととｋより利用者がキー・ロックのテ
スト・プロセスを破壊しないようにするハードウェアお
よび／あるいはソフトウェアを含んでいる。

米国特許第３，９３８．１００号にはロックおよびキー
の実行に関する基本事項が開示されている。

この特許はいくつかのキーおよびメモリ中の各活動イー
ジについてのロック値を含んでいるぜ−ジ・テーブル（
本説明のセグメント・チーデルに大体対応する）を含ん
でいるレジスタの使用法を開示する。キー・コードの１
つがアクセスされるぜ−ジに関連するロック・コードと
一致する場合にのみメモリへのアクセスが許可される。

このようＫして、ロックおよびキーの値にアクセスする
監視ルーチンにより、ロックが４つのキーの値の中の１
つに対応する利用者以外利用者がすべての補−ジ内でメ
モリ・アクセスを行なったり実行したりすることは禁止
される。ロックアウト・ビットによって、ロックが各ロ
ックアウト・ビット・コレタシーンと関連するキーと一
致するようなベージに対して許可されるメモリ操作形式
が選ばれる。

本発明の詳細な説明 １９８０年４月２日に出願され、発明者および晴受入が
この出願と共通している米国特許出願第１３６．７３１
号は、２ステツプのアドレス変換手順を使用する仮想ア
ドレス指定方法の実行について開示している。出願番号
第１３６，７３１号が参考のためにこの出願に織り込ま
れる。第１ステツプにおいて、プロセス・仮想アドレス
（ＰＶＡ　）がシステム仮想アドレス（ＯＶＡ　）に変
換される。

違う利用者（各々個々のプロセスを持っている）カ同一
のコードあるいは一一タを使用しようとするならばシス
テム仮想アドレスは違うプロセス仮想アドレスに対して
同一であってもよい、このような状況において、本発明
による會−およびロックの操作により各利用者に対して
違ったキーが提供され、利用者がシステム内で□操作を
開始することが許可された時に割り当てられる。利用者
のキーは、プロセス仮想アドレスがシステム仮想アドレ
スに変換される時に１アクセスが要求されている各セグ
メントのロックとの一致性がテストされる。不一致であ
れば要求しているプロセスへのアクセスがハードウェア
により拒否される。ある利用者が種々の可能な方法で他
の利用者のセグメントをプロセスする場合、許可された
利用者によるアクセスが許可され、許可を受けていない
利用者が他の利用者の情報にアクセスできないようにキ
ーの値とロックの値がアクセス形式に従ってテストされ
変更される。これｋより、マスターキーで操作する権限
の与えられた利用者によって呼出された時、キーおよび
ロックの保１１によって管理されている利用者が意図さ
れた保護な破壊することのないようＫする。（マスター
キーを使って利用者のアクセスは中−・ロックのテスト
を受けないととＫなっている。）ソフトウェアの規定に
より、注意深く管理された状況においてのみ利用者はマ
スターキーで操作することを許可される。

この実行において、一連の命令が操作されるキーは、Ｐ
すなわち命令カウンタ・レジスタの一部とされる。セグ
メントで構成されたメモリの場合、各セグメントにはそ
のセグメント内のすべてのアドレスについて適用可能な
個有のロックが設けられている。事実、ただ１つの数値
のロック値が個債のセグメン）ｋついて好ましいけれど
も、各命令シーケンスに対して割り当てられた２つのキ
ーすなわち全体および局部を有することが便利である。

この値は、全体あるいは局部もしくは両方がセグメント
のディスクリブタに関連するセレクタ・ビットに依存す
るものでよい。命令を供給するセグメントが変更される
度に％Ｐレジスタ中のキーは、キーおよびロック値およ
びセグメントの変化が発生する方法に依存するアルー／
ｙズムおよび条件に従って変更されてもよい。実際、こ
れらのキーが如何に選択されるかは本発明の重要な特徴
のある１！票である。実行されている命令に依存してＰ
レジスタ中の全体もしくは局部中−が変更される。

従って、本発明の１つの目的は、コンピュータ・システ
ムの多数の利用者を互いに保護することである。

第２の目的は種々の制御・転送命令の実行の間多数の利
用者を互いに保護することである。

他の目的は施設の管理者によって行なわれる割り当てに
依存して利用書間に種々の保護レベルを提供することで
ある。

本発明の更に他の目的は保護された利用者がシステム内
の同一のコード・シーケンスおよびｒ−タ・ペースを使
用できるようにすることである。

他の目的は以下の詳細な説明によって明らかＫなるだろ
う。

好適実施例の説明 概要 以下の説明を理解するためには本発明が適用される大規
模コンピュータ・システムに含まれるいくつかの一般的
原理および約束を把握することが最初のステップである
０種々の機能を提供するためにマイクロ−ゾログラムさ
れた（すなわち、マイクロコードで制御された）マイク
ロプロセッサ回路を使用するととＫよってこのようなコ
ンビュ−一部の機能の大部分が提供されるのが普通であ
る。また、これらの機能の一部をマイクロブ四グラム化
できないバーＦウェア回路で実現すること４まれではな
い０本発明の好ましい実施例の重要な部分についてはこ
の両方の手法が使用される。

このため好ましい実施例を理解可能な論理的手法で正確
に示すという問題が生じる０本発明のマイタロゾログラ
ふ化された部分は機能概略図の形式で表わすととにする
。実際の実施例において本発明の奥行のマイクロゾログ
ラ２ング部分は、コンピュータの他の部分および本発明
間の簡単なインターフェースおよび信号転送に使用され
るものであるから％幽業者には本発明を違うコンピュー
タ・システムに適用する際に実験する必要がないように
思われ、マイクロゾログラ２ングの更に詳細な説明の必
要はないであろう。本発明の大規模で更に複雑な部分は
実際ハードウェアで奥行され、このハードウェアは論理
要素レベルで開示され説明される。

メモリ構成 まず、第１図を参照すると、そこに示されるメイン・メ
モリ１０の図は、本発明の目的を達成するために、２つ
の異なる部分、ＡＲＩＤ　（活動セグメント・アイデン
ティファイア）およびキー／ロック情報を含んでいる。

この構成を理解するためＫは、本発明を使うようなコン
ピュータ・システムで用いられるアドレス指定構造が詳
細に説明されている前述の米国籍杵出願第１３６．７３
１号に言及することが有効である。先に述ぺたＢＶＡ　
（システム仮想アドレス）は、いわゆるＡＲＩＤとバイ
ト番号から成る。前記特許出願第１３６．７３１号の開
−示内容によると、８ＶＡは機械の命令の＠集”仮想ア
ドレスである。各利用者のプロセスにはそれぞれのＰＶ
Ａ　（７１１ロセス仮想アドレス）のセットが割り当て
られ、各ＰＶＡはセグメント番号およびバイト番号から
成る。第１図に示されるメモリ１０において、セグメン
ト番号は、すべての場合ＫＯからｈまでの値であって、
この場合、ｎは予め選択されたある蟻大値である。プロ
セスのセグメント・テーブルへのインデックスとしてＰ
ＶＡのセグメント番号を使用することｋより、　Ａ３Ｉ
Ｄ、　Ｋ／Ｌおよび他の情報を抽出することができる。

第１図において、１つのセグメント・チーデル１１は仮
想プロセス１に割り当てられるテーブルである。各セグ
メント・チーデル１１は一連のセグメント・デスクリッ
ク・エントリ１２から成り、各エントリが１つのセグメ
ントに割り当てられ、その１例が拡大された形式で第１
図に示されている。　ＡｌｌＩＤフィールド１３に加え
て、セグメント・ディスクリシタ・エントリ（８［）１
２は更に続出しテスト・エネイブル・コート（ＴｉＣ）
１４、書込みテスト・エネイブル・コード２２、この両
者は好ましい実施例においては２ビツトで、″また８ビ
ツトのに／Ｌすなわちキー／ロック・フィールドを含ん
でいる。！／Ｌフィールド１５は１ビツトのＧＩＰジグ
ネータ・フィールド１６．１ビツトのＬ９”ジグネーー
・フィールド１７および６ビツトの値フィールド１８に
分割される。読出しおよび書込みＴＲ：Ｏｉ　４および
２２の各々はここでは関連する唯一の意味を有する。各
々の場合、０１（２道）のコードはセグメントへの各ア
クセスに対してキー・ロックのテストが生じることを指
定し、他のどのビット・パターンもキー・ロックのテス
トが行なえないようにする。

Ｋ　／　Ｌフィールド１５は、各セグメント・デスクリ
ック・エントリ１２内や符号化される２つのロックを形
成する実際のビット・パターンを指定する。これら２つ
のロックの値の詳細および実現法については後述するが
、セグメント・テーブルの構成を説明すゐためＫは、全
体ロックおよび局部ロックが各セグメントに関連してい
ることを１解することが必要である。値フィールド１８
が０であるかあるいはＧデシグネータ・フィールド１６
が０であれば全体ロックの値は０であり、さもなければ
値フィールドに等しい、同様Ｋ、局部ロックの値は、偵
フィールド１８に含まれているビット・パターンかある
いはＬデゾグネータ・フィールド１７が０であれば値フ
ィールド１８の内容に関係なく０である。

各セグメント・チーデル１１（図示されているように互
いに連続している必要はない）において、一連のセグメ
ンＦ−デスクリプタ・エントリ１２は逐次的に配列され
、それらが割り当てられるセグメントの番号でインデッ
クスされる。セグメント・チーデルの数は第１図でＮと
示される予め定められる最大値をとりうる。

メイン・メモり１０の第２の部分は、実プロセツサがタ
ス□りを実行する際に使用するデータおよび命令の実記
憶域である。すべての仮想メモリの場合と同様に、メモ
リのこの部分はセグメント２３に配置される。セグメン
ト２３は０から予め定められるある値８まで逐次番号が
付される。値８は仮想メモリの規模と個々のセグメント
″の大きさに依存する。この仮想メイン・メモリのメ屹
り・ボート１ｓは実メモリの実際の物理的ボー）に対応
する。メモリ１０の内容はデータ路２０および２１を介
して通常の方法で書吟まれたり、読出されたりする０機
能およびアドレスを指定する読出しおよび書込み信号も
また経路２０を介してメモ９１０に送られる。メモリ１
０およびメモリ・−一）１９は、特定の計算システムの
構成に依存して明らかとなり、別佃のボード、シャーシ
ーあるいは中ヤビネットに配置されてはっきり示され、
あるいは命令デコーディング、算述および論理演算、お
よび入出力操作用のコンピュータ・ハードウェアとしつ
かり組み合わせられる。

キー・ロックの説明 残りの図面な参照しながら本発明の詳細な説明する前に
ここでこのキー・ロック機構の動作を説明しておくこと
が好ましい。本発明の好ましい羨形を使用するコンピュ
ータ内の所定の時間において、先の操作によって選択さ
れ、コンピュータによって実行されたすべての命令１１
ｃＩＩ係する単一の全体キーおよび単一の局部キーが存
在する。好ましいハードウェア実施例のＰレジスタ１３
０は次の逐次命令のアドレスを含むばかりでなく、これ
らの會−に加えて他の制御および保■情報を含んへ でいるけれども、これらのキーはＰレジスタ１３０（第
４Ｃ図）の一部を形成する。一般的原則は、特定の命令
によって指定されるオーｅ−）ンドを含んでいるセグメ
ントに対する８Ｄ１１が、現Ｐレゾスタの全体キーおよ
び局部キーと同一である全体キーおよび局部キーを含ん
でいなければ、アクセス違反が発生し、その命令の処理
およびその命令を含んでいるゾロ七スは実行されないと
いうことである。

しかしながら、全体および局部の両方の１マスター１今
一、Ｐレジスタおよびセグメントに対する不作動ロック
条件について規定がある。マスター・キーはキーの値が
００時に指示される。不作動すなわち１ノー”ロック条
件は関連のロック・タイプに対して０を表わすビット・
パターンによって第１図のＫ　／　Ｌフィールド１５に
指示される。

ＢＤＲエントリ１２の０フイールド１６が０で、Ｌフィ
ールド１Ｔが１で、値フィールド１Ｂが６であれば、全
体ロックの値は０で、局部ロックの値は３である。Ｇ（
全体）およびＬ（Ｍｉｊ部）フィールド１６および１７
の両方が１で、値フィールド１８が０であれば、全体お
よび局部の両方のロックは０であり、セグメントはロッ
クされないだろう。全体あるいは局部マスター・Φ−の
値は、キー・ロック制限機構により０でない全体あるい
は局部ロックを有するセグメントへのアクセスが止めら
れないことを意味する。同様に１所定の時間に使用され
ているキーが０でなく、すなわちマスター・キーでなく
、シかしアクセスされる８Ｄ麓の対応するｘ　／　Ｌフ
ィールドが０であり、すなわち不作動ロックを有すると
、該セグメントへのアクセスが依然として可能である。

特定のセグメントが対応する０でないｄＰ　−ｓｃ轡し
くない０でないロック・フィールドに関係していると、
アクセス違反が生じ、意図されたメモリへのアクセスは
拒否される。全体および局部キーの両方はアクセス権を
確立するためＫは一敏テストを通過しなけれはならない
、−万のキーあるいはロックが０であって本、他方の（
全体あるいは局部）０でないキー・ロック・セットがこ
の好ましい実施例においてテストされるととに注意され
たい。他のシステムでは違う規定が採用されるだろう。

好ましい計算システム内のキーおよびロック機構の動作
を分析する場合、プロセッサによって実行される命令の
種類を２つの異なったグルーｆｋ分けることが有効であ
る。まず第一に、仮想メモ１７　ｋ直接アクセスし、そ
れから−一部および命令を織り出し、メ畳り１０Ｖｃ９
”−夕を転送する読出しおよび書込み類の命令がある。

これらの命令は各参照セダメン）Ｋ対するＢＤＴｔ内の
全体および局部濃ツクに対して全体的および局部的キー
を単にテストするととｋよって本発明の目的のために実
行される。

第２および更に複雑な種類の命令により、Ｐレジスタ１
３０の一部を形成する全体および／もしくは局部キーに
実際の変化が発生される。完全なるキー・ロック一致テ
ストが実行中の特定の命令に依存して実行されて４よい
しされなくてもよい。

変更命令の場合、Ｐしマスタの値は全て新Ｐレジスタの
値で置換され、従って古い全体および局部キーは新しい
全体および局部キーで置換される。

利用者のプログラムによる変更命令の実行はオぜレーテ
ィング・マスタｈｌ（よって十分管理されるから、利用
者が娯って関連したキーの変更を行なうことはない。

また、他の絡２の形式の命令はＰレジスタ中のキーの一
方もしくは両方を変更する。該変更は常ＶＣ骸命令によ
って影響されるキーを以前よりも強力でないものにする
（すなわち、マスターを非マスターに変更する）。これ
らのキーがこれらの命令によって変更される値のソース
は、セグメント・デスクリプタ・エントリ１２中のＫ　
／　ＬフィールＰ１８、すなわち１キー／ロツク”用語
である。

これらのオペレーションは一部テストをロックするある
キーと共に発生し、従ってオフ・すζット・セグメント
へのアクセスのためのキーを誤って得ようとする試みは
アクセス違反信号を発生させる。

これらの命令の第１のものは呼出しく　Ｃａ１ｌ　）お
よびその相補機能である復帰（Ｒ＠ｔｕｒｎ　）である
。呼出し命令は、実行プログラムが制御を別の関係のな
いプロゲラｈｌｃ移し、後にそれから制御を取り戻す場
合に使用される。呼出し命令には、呼び出されたルーチ
ンの処理が完了した時呼び出されたルーチンが制御を戻
すアドレスを含んでいるプログラム内のアドレスを転送
するための機構が含まれている。復帰命令は単に制御を
呼出し命令が実行されたルーチンに送り返す。インター
・セグメント・ブランチ（Ｉ８Ｂ　）命令は、キーおよ
びロックを含む操作およびテス）Ｋ関して呼出し命令に
極めて類似している。復帰アドレスがないのでこの点を
含む動作においては異なる。

デリック図 以上の説明によって、残りの図面に示される装置はより
害鳥に理解できよう。第５図は、ここで関連する中央プ
ロセッサのマイクロプロセラ′す部分によって実行され
る標準のオペレーション・デコーディング機能をブロッ
ク図の形式で表わした−のである。デコーディングの結
果はデコーディングが実行される方法によって変わらな
い。違いは、マイクロプロセッサがこのようなタスクの
ために使用される場合、一時に１つのタスクを実行する
全く同一の論理要素が、違う時間に異なる！イクロコー
ドの制御の下で動作すると、違うタスクを実行するとい
うことである。

命令デコーディングの実行において、命令レジスタ６０
（マイクロプロセッサの一部でよい）は、オペレーショ
ン（ｏｐ　）　：＝−ド・フィールトロ１およびアドレ
ス・コード６２とから成る。この場合アドレス・フィー
ルドについては他に何も必要とされない。８ビツトのＯ
Ｐ；−ド・フィールド６１はデータ路６３を介して命令
デコー／６４として表わされるマイクロプロセッサ２９
（第２ａ図および第２ｂ図）に転送される。ｒコーＪ”
６４の出力は操作コード・フラグ信号のセットであり、
この信号の中の１つだけが一時に論理値１であってもよ
い。呼出し命令の実行の場合、論理値１のフラグ信号が
経路６５に生ずる。交換命令は、経路６６に論理値１の
フラグ信号を発生する。復帰およびインターセグメント
分岐命令は、同様な論理値１のフラグ信号を経路６Ｔお
よび６８にそれぞれ発する。第３図において各英字ラベ
ルの下の１６道表示のコードはＯＰコード・フィールド
６１に入れられ関連した出力信号を経路６５−６８に発
生させるコードである。それらを含んでいるデータは第
２セグメントと呼ばれる。

メ篭り１１が続出される命令は沢山ある。これらの命令
の中のどれも論理値１の読出し類のフラグ信号を経路６
１１に発生させ、その信号経路の表示の下の１読出し類
”という題目がこれを示している。同様に１書込み類の
オペレーションが命令レジスタ６０にある場合、経路７
（ｌ論理値１の信号が生ずることを示すためｋ”書込み
類”という題目が経路ＴＯの附近につけられている。

□ 第２＆図詔よび第２ｂ図において、本発明の好ましい実
施例のブロック図の表示法は発明それ自体を理解するた
めに理解しなければならないある約束を使用する。これ
らの約束の使用は、マイクロプロセッサ制御機能および
本発明によって必要とされ、マイクロプロセッサ制御の
下に実行されるメモリ１０への絶え間ないアクセス動作
を表わすことの難しさから必要である。六角形のがツク
ス３０，３３等は、それぞれデータ路２０および２１を
介してメモリ・ポート１９へのあるいはメモリ・ボート
からのデータ転送を表わす。特定の実行に対して転送さ
れるデータの内容あるいは意味が六角形のボックスの中
に記載されている。デロセツ・す２９を表わす長方形内
において点線で接続されるこれらｌ）六角形のボックス
は多少関連がある。これらの関係は以下に説明にされる
。

六角形のがツクス３０は、初期テスト・エネーブル・コ
ードおよ・びＫ　／　Ｌ　選択データをセグメントチー
デル１１に転送することを示す。この情報は結局計算シ
ステム施設の管理者によって供給される。これは、利用
者を利用者自前および互いに保護するための原則を破る
ことのできない何ら゛かの最大の権限が存在するという
概念に基づいているから必要である。これが事実でなく
、ある信頼の詔ける個人に頼る秩序および権限がなけれ
ばここに説明されるいかなる利点も生ずることを期待で
きない。六角形のがツクス３０で表わされるデータはデ
ロセツナ２９によりメモリ１０内のセグメント・チーデ
ル１１に送り返され、そこでオペレーティング・システ
ムによって適当なセグメント・ディスクリプタ・工／ト
リ１２内に挿入される。適当な値がセグメント・テーブ
ル１１内に挿入されると正規の処理が開始する。

六角形のボックス３３は交換命令の間に′転送されるデ
ータ記述を含んでいる。これは第Ｓ図で経路６６上の論
理値１によって示されることを思い出していただきたい
。交換命令の実行くよって、交換命令で指定されるＰレ
ジスタの値がメモリから続出され、経路１２０および１
２１を介してＰレジスタ１３０の新ＰＬ／？）スタ・ラ
ンク１２３に直接転送される。

交換命令の間のキー有効性テストは必要でない。

本発明が使用されるのが奸才しい計算システムは２つの
違う機械モード、すなわちモニタおよびジョブ・モーＶ
を有する。ジョブ・モーＰは利用者の操作に対して正規
の状態である。モニタ・モーＰはオペレーティング・シ
ステムに対して正規の状態である。交換命令の実行によ
り、ジョブからモニタへあるいはモニタからジョデヘモ
ードが変えられる。モードがモニタからジョブに変わる
と、オペランドがＰレジスタ１３０の新しいＰレジスタ
・ランク１２３（４１１４０図）に転送される。次いで
実行はセグメント内でまた交換命令オペランドで指定さ
れるセグメント内の命令で続く。これに対して、交換命
令がジョブ・モーｒの間に実行されると、モードはモニ
タ・モードに変わり、新Ｐレジスタはジョブ・モードで
操作するプロセスに対してアクセス不可能なロケーショ
ンからロードされ、施設の管理者によって、制御をオペ
レーティング・システムに転送するアＰレスが確実に口
−ドされるだろう。従って、利用者が交換命令を使用し
て中−割当てを変更しようとする試みは制御をオペレー
ティング・システムに変えることになる。オペレーティ
ング・システムが制御を利用者に転送するために交換命
令を使用すると、この装置がキーを変更するために使用
されることは適当である。何故なら、オペレーティング
・システムは本質的に特定の利用者にキーを割当てる機
能における施設管理者の変更自我であるからである。

利用者プログラムに詔ける典型的な一連の命令の実行は
続出しあるいは書込み類の個々の命令の一連の実行に帰
着する。このような命令の各実行は六角形のボックス３
４で表わされるように特定の命令がメモリから経路２１
１に介してプロセッサ２９Ｋｉ５！出されるメモリ・ア
クセスで開始する。

このような命令−取出しのメモリ・アクセスは一般にキ
ー・ロック有効性テストを受ける必要がない。続出しお
よび書込み類の合金０１つの特徴は、それらの実行が、
実行されるべき命令が取出されるセグメントを変更でき
ないことである。それ故。

命令の実行を開始するためにセグメントを最初に入れる
時だけキー・ロック有効性テストを実行する必要がある
。

一般的な場合、正規の命令実行の間にプロセッサ２９に
転送される各続出しあるいは書込み類の命令には１つも
しくはそれ以上のオペランド・アドレスが含まれている
。これらのアドレスは、利用者が変更したりあるいは利
用者に禁じられたセグメントからデータを抽出したりす
ることのないようにキー・ロックの有効性テストを受け
なければならない。命令により指定されるオペランドを
含んでいるセグメントを第２セグメントとして参照し、
それらと、実行可能なコードと考えられる第１セグメン
トとを区別することが便利である。

（モチろん、１つのセグメントが実行可能なコードおよ
びオペランドの両方を含むようにもできるが、難しいデ
バッグの問題を発生させるプログラム・エラーの可能性
があるのでこの方法は使われない。）しかしながら第２
セグメントへの読出しあるいは書込みアクセスはキー・
ロックの有効性チェックを受ける。呼出し、インター・
セグメント分岐および復帰命令の場合は当てはまらない
。

実際これらの命令は第２セグメントを第１セグメントの
状態に変更する。説明の便宜上これらの命令を論する場
合１新しい第１セグメント１ど第２セグメント１とを交
換可能な用語として使用する。

各オペランドにより指定されるセグメントにより、六角
形の？ツクス４９の内容によって示されるようにセグメ
ント番号が経路２３に発生される。

先に説明したように、各セグメントのに／Ｌフィールド
１５は特定のセグメントに対するインデックス番ロケー
ションのプロセス・セグメント・チーデルに貯えられる
やセグメントが第２セグメントで、命令実行の間に使用
されるオペランドとして与えられる場合、Ｋ／Ｌフィー
ルドはロックの値として機能する。

一連の命令の実行に含まれる各ロックおよびゾロセス仮
想アドレス（ＰＶム）に対してメイン・メモリ１０をア
クセスすることはもちろん可能である。

しかしながら、メイン・メモリへの多数回のアクセスに
よってはなはだしく命令の実行が遅くなる。

従って、関連のアクセス用として、最後にアクセスされ
た第２セグメントについてのセグメント・デスクリプタ
・エントリ１２を含んでいるセグメント・マツプ・バッ
ファ４１を使用することが有効である。セグメント・マ
ツプ・バッファ４１は命令の実行に大した遅れを生じさ
せない超高速レジスタである。それ故この実施例では、
読出しあるいは書込み類の命令の実行により、信号路４
０にセグメント・マツプ・サーチ・エネイブル信号が発
生され適当なセグメント・ディスクリブタ・エントリ１
２についてセグメント・マツプ・バッファ４１がサーチ
される。セグメント・ディスクリブタ・エントリ１２が
セグメント・マツプ・バッファ４１内にないと、１ノー
・ヒット１信号が経路４４に発生される。経路４４上の
ノー・ヒツト信号は’／’　−ト４５を駆動する。デー
ト４５は六角形の・ドックス３６に示されるように経路
２３上のセグメント番号を読出し要求としてメモリ１０
に転送する。これにより、六角形の〆ツクス３５で示さ
れるように経路２１にセグメント・ディスクリシタ・エ
ントリ１２の転送が行なわれる。Ｋ／ｈフィールド１５
およびテスト・エネイブル・コード１４および２２を含
んでいるセグメント・ディスクリプタ・エントリ１２全
体が経路５１を介してセグメント・マツプ・バッファ４
１に転送されてそこに貯えられる。経路５１は、六角形
のボックス５５内にセグメント・ディスクリ！り・エン
トリとして正確に表わされているが、実際にはに／Ｌ　
諺よびＴＩＡＯフィール伊だけが本発明の説明に関係す
る。

命令オペランドによってアクセスされる第２セグメント
に対応するセグメント・ディスクリプタエントリ１２が
一度セグメント・マツ！・バッファ４１に入力されると
、六角形のボックス゛４９により表わされ経路２３を介
してセグメント・マツ！・Ａ７フア４１に転送されるセ
グメント番４はこのセグメント・ディスクリツタ・エン
トリ１２をアクセスする。バッファ４１は経路２３上の
セグメント番号によって駆動され、経路４３および１０
２−１０５をそれぞれ介してに／Ｌフィールド１５およ
びＴｉＣ０フイールド１４および２２の内容をテスト・
キー・ロック有効性論理回路４６　ａ、ｂに転送する。

更に、旧Ｐレジスタ１２８からの全体および局部キーは
それぞれ経路１３１および１３２を介してテスト論理回
路４６＆、１）に供給される。この論理回路は先の説明
を実現するための適当なテストを実行し、キーがテスト
を通過しない場合アクセス違反信号が経路４７に発生さ
れ、　　゛キーがテストを通過すると、エネイブル信号
が経路４８に発生され、該信号により最初の受信が六角
形のボックス３４で表わされるオペランド・アドレスが
六角形のボックス３７で表わされるようにメモリに供給
される。信号路４８の点線の延長は、ゾロ上ツナ２９０
マイクロ・コードで解釈されて経路４８の信号によりオ
ペランド・アドレスが経路２０に送られることを意味す
る。

先に説明したように、第１セグメントすなわち実行され
ている命令を含んでいるセグメントとして機能するセグ
メント内に変化を発生させる交換命令に加わる６つの命
令は、呼出し、インター・セグメント分岐（工８Ｂ）お
よび復帰命令である。

第２ｂ図はこれらの命令を実行する計算システム部分の
ゾロツク図から成る。これらの実行に関連するハードウ
ェアの本質的な部分は、読出しおよび書込み類の命令を
実行するために使用されるバーｙウェアと同一であるか
ら第２ｂ図では記号で表わされている。六角形のボック
ス５２で表わされるように、命令の取出しでこれらの命
令の中の１つがメモリ１ｏから経路２１に取出されると
、該命令はゾロセッｔ２９内でデコーダ６４（第３図）
でデコードされ、六角形のボックス５３で表ト）Ｋ対す
るセグメント番号が経路２３を介してセグメント・マツ
プ・バッファ４１に供給される。

同じような一連の操作が発生し、新しい第１セグメント
に対するセグメント・ディスクリシタ・エントリ１２が
才だバッファ４１になければ、指定された新しい第１セ
グメントに対するセグメント・ディスクリプタ・エント
リ１２からのに／Ｌフィールド１５およびテスト・エネ
イブル・コード１４および２２が再びバッファ４１に供
給される。

Ｋ／Ｌフィールド１５およびテスト・エネイブル・コー
ド１４および２２が一度パツファ４１で利用可能であれ
ば、それらはそれぞれ経路４３および１０２−１０５を
介してテスト・キー・ロック有効性バー「ウェア４６亀
に供給される。経路５８はキー・セレクト・論理回路４
６ｂから得られ、キー・ロックの有効性をテストするの
に使用できる途中のある論理結果を表わす、これらの結
果を利用するとテストおよびキー選択に必要な論理回路
の総量が減じられる。これら３つの命令は読出しおよび
舊込み類の命令と非常によく似た方法でテストされる。

アクセス違反は経路４７の信号によって示され、オペラ
二Ｉドの取出しは経路４８上の信号によつ−て可能にさ
れる。

しかしながら、この＠２類の命令についてはＰレジスタ
１３０のための新しいキーの値を選択するという追加の
ステップがある。新しい争−に対するソースはキー選択
信号としで働く命令フラグ６５．６１および６８、−Ｐ
レジスタ１２８から経路１３１詔よび１３２を介して供
給されるキー、および活動プロセスのセグメント・チー
デルから利用可能であり、先に説明したように経路４３
に供給されるセグメント・ディスクリブタ・エントリ１
２からのに／’ＩＪフィールド１５に依存する。

キー選択論理回路４６１）は、鋏回路４６への入力に依
存する制御ワードを経路５６に発生する。経路５６の制
御ワードはキー選択マルチプレクサ５７を制御する。こ
れらのマルチプレクサ５Ｔはいくつかのソース、すなわ
ち旧ｐレジスタ１２８、経路１１１．１１２で利用可能
な復帰および交換命令オペランドを含んでいるメモリ１
０における特別のテーブルおよび経路４３で利用可能な
セグメント・マツプ・バッファ４１からのセグメント・
ディスクリシタ・エントリのキー／ロック・フィールＶ
の中のどれか１つからキーを選択することができる。指
定されたプロセス仮想アドレスあるいは実行されつつあ
る命令の一部は経路２０を介してオペランド・アドレス
としてメモリに供給され、メモリは経路１１１，１１２
を介してマルチプレクサ５７の入力に供給されるキーの
値な含んでいる実際のオペランドを帰す。経路５６によ
って供給される制御ワードに依存して、マルチプレクサ
５７は、入力に供給される全体キーの中の１つもしくは
０、およびその入力に供給される局部キーの１つもしく
は０をそれぞれ経路１２０および１２１を介して新Ｐレ
ジスタ１２３の全体および局部キー・フィールド１２４
および１２５に転送する。

皇 第４＆図、第４ｂ図および第４Ｃ図の詳細な論理図を参
照してキー有効性のテストおよび選択の動作を説明する
前に、これら３つの命令の各々の実行により発生される
動作およびテストの説明を行なうことが望ましい。イン
ター・セグメント分岐および呼出し命令は互いによく似
ているから一緒に説明するのが望ましい。各々の場合、
旧Ｐレジスタ１２８の全体キー１２９（第４Ｃ図）は、
アクセス違反を決定するために、Ｇフィールド１６を解
釈し、マスターの全体キーの存在あるいは存在しない（
それぞれ０あるいは０でない）を考慮しながら新しい第
１セグメント（第２セグメント）に関連するセグメント
・ディスクリ！り・エントリ１２の全体ロックの値１５
と比較される。更に、新しい第１セグメントに対するセ
グメント・ディスクリブタ・エントリ１２のに／　Ｌフ
ィールド１５は解釈され、新Ｐレジスタ１２３の局部キ
ー・フィールド１２５に転送される新しい局部キーを発
生する。結局、セグメント・ディスクリシタ・エントリ
１２からの解釈された全体ロック値および旧Ｐレジスタ
１２Ｂからの全体キーの値は両方共に検査され、両方が
０でなければ０でない値が新Ｐレジスタ１２３の全体キ
ー・フィールド１２４に転送される。旧Ｐレジスタ１２
８のフィールド１２９の全体キーの値およびセグメント
・ディスクリシタ・エントリ１２からの解釈されたＶＬ
フィールド１５の値の両方が０でない値であれば、命令
の実行を停止するアクセス違反を避けるために両者の値
は互いに等しくなければならないことを思い出されたい
。これらの約束により、どの利用者もインター・セグメ
ント分岐あるいは呼出し命令を実行するという手法によ
って利用者に課せられたキー・ロック保−の制限を破ら
ないようにされる。

復帰命令は本質的には呼出し命令と相補的である。すべ
ての復帰命令のオペランドはメモリ１０中の個々の復帰
命令ブツシュ・ダウン・スタックもしくはテーブルに貯
えられ、各々は現復帰命令が相補関係にある呼出し命令
が実行された時に存在したＰレジスタ１３０の内容から
の全体キーおよび局部キーを含んでいる。この先夜＆）
？レジスタの内容からの全体および局部キーは新Ｐレジ
スタ１２３の全体および局部キー・フィールド１２４お
よび１２５にそれぞれ入力される。復帰命令テーブルか
らの局部ロックだけが新しい第１セグメント（第２セグ
メント）のセグメント・ディスクリシタのロックと比較
され、等しくなければアクセス違反が発生する。要する
にキーに関する限り、これらのステッノによつ【、この
復帰と対になる呼出し前のキーの最初の状態に戻る。

キーおよびロックの論理 第４ａ図および第４ｂ図に示される詳−な論理図を理解
する場合、これらの回内の信号路上のある略語および論
理要素を区別するためのある約束の意味について時々第
４ａ図の一部を形成する説明を参照することが好ましい
。更に、その中に数字が示される小さな円は所定♂ット
数のデータの並列転送を意味する。他の全ての経路は論
理信号な伝達する０文字な含んでいる円はコネクタで信
号路において文字から同じ文字への連続性を示す。

それらに付けられた矢印は信・号の流れの方向を示す、
多くの信号路の近くの短い見出しにより該信号路に論理
値１が存在する場合の意味が明らかになる。これらの図
は論理レベルであり、全ての論理信号は全ての場合論理
値０４しくは１から成る２進の信号である。

論理要素それ自体には論理積については１＆１の記号が
、また一致については１ミ１の記号が村されている。論
理値１の出力は１真０出力を表わす。入力もしくは出力
の小さな円は信号の反転を意味する。

まず、第４ａ図を参照すると、そこに示される論理によ
り第２１ｓの命令すなわち呼出し、インター・セグメン
ト分岐ｔよび交換命令に対して指定されるキー選択が実
行される。５つの一致テスト要素７５−７９はそれらの
入力の各々に供給される１対の６♂ツトの値の一致をテ
ストする。等しければ出力は右手の出力側の信号反転記
号により論理値０となる。２つの入力値が等しくなけれ
ば出力は論理値１である。

部数テスト回路Ｔ５は一方の入力端子に６♂ツトの００
値を受は取り、経路１３１上にフィールド１２９（第４
Ｃ図）から旧Ｐレジスタの全体中−を受は取り、この全
体キーが０（すなわち、入力対が等しい）であれば論理
出力０が発生され、０でなければ論理出力１が発生され
る。一致テスト回路７６は旧Ｐレジスタ１２８から同じ
全体中−および経路４３上の一部にセグメント・マツプ
・バッファ４１からのセグメント・ディスクリブタ・エ
ントリの６ビツトのに／Ｔ、＋の値１８を受は取る。こ
れら２つの値が等しければ出力は論理値０で、等しくな
ければ出力は論理値１である。一致テスト回路ＴＴは６
♂ツトの０の値および経路４３の一部からセグメント・
ディスクリシタ・エントリの６ビツトに／Ｌ値１８を受
は取り、これらの２つの値が等しければ論理値０の出力
を発生し、さもなければ論理値１の出力を発生する。同
様にして、一致テスト回路１８はセグメント・ディスク
リ！り・エントリのＫｌＬ値１８と経路１３２の旧Ｐレ
ゾスタの局部フィールド１３３のキーと７７’）　一致
をテストし、一致テスト回路７９は経路１３２上の旧Ｐ
局部キーと０との一致をテストす′る。

アンドデート８０および８１の各々は一方の入力に一致
テスト回路７７の出力を受は取る。該出力は先に説明し
たようにセグメント・ディスクリシタ・キーロックの値
が０であれば論理値０であり、そうでなければ論理値１
である。菫だ、第２すなわち目的の（ｉｆｒＬ、い第１
の）セグメントについてのセグメント・ディスクリブタ
・エントリ１２のフィールド１６および１Ｔからのセグ
メント・ディスクリツタ・エントリの全体（Ｇ）および
局部（Ｌ）ビットがデータ路４３上に利用可能であり、
それぞれアンド・デート８０および８１の他方の入力に
供給される。従って、関連するセグメント・ディスクリ
シタ・エントリからの全体および局部キー／ロックが、
それぞれの出力に示されるように、それらの全体および
局部ビット・フィールド１６および１７を含めて解釈さ
れて、０でなければ、アンド・？　−ト８０および８１
の出力はそれぞれ論理値１である。

セグメント・ディスクリシタ・エントリのに／Ｌの解釈
値あるいは経路１３２上の旧Ｐレジスタの全体キーが０
に尋しくなければ、アンド・デート８０８よび部数テス
ト回路Ｔ５の出力を受は職るオア・ｒ−ト８４はアンド
・ｒ　−トｓ　ｓに論理値１の信号を供給する。また、
アンド・ｒ−）　８５はオア・デート８２の出力から入
力を受は増る。

入力に供給される命令フラグ６５および６８がそれぞれ
実行中の現命令が呼出しもしくは復帰命令のいずれかで
あることを示すと、オア・ｒ−ト８２は論理値１の出力
を発生する。アンド・ｒ−）８５の出力は２♂ツトのマ
ルチプレクサ５７ｍのための制御ワードの高位ビット（
ビット１）を形成する。

マルチプレクサ５７＆の低位の制御ワード・ビット（ビ
ット０）は次の方法で供給される。オア・デート８３は
経路６７および６６にそれぞれ復帰および交換命令のフ
ラグを受は取り、これらの命令のいずれかが実行されて
いると論理値１を発生する。この出力はオア・ｒ−）８
６の一方の入力に供給され、復帰もしくは交換命令が実
行されているとマルチプレクサの低位制御ビット１．は
０となる。（ｒ−４８６の出力信号の反転に注意された
い。）また、この低位ビットはアンド・デート８７への
両方の入力を満足させることによって０にセットするこ
とができる。アンド・ｒ　−）　８０およびオア・デー
ト８２の出力はアン：？・デート８７に供給される。ア
ンド・デート８７はアンド条件が満たされるとオア・ゲ
ート８６の他方の入力に供給される＃ＩＩ理値１の出力
を発生する。該アンド条件が満たされるのは呼出しある
いはインターセグメント分岐命令が実行されてあり、か
つセグメント・ディスクリブタ・エントリの０フイール
１６の出刃、セグメント・ディスクリブタ・エントリ１
２かもの全てが解釈されて全体キー／ロックが０でない
場合である。これらの条件が全て存在すると、オア・ｒ
−ト８６はマルチプレクサ５７ａの低位ビットに論理値
０の出方を供給する。？−）　８　Ｂへの入力条件のこ
れらの組合せのいずれも満たされないと、オア・デート
８６の出力は論理値１である。

マルチプレクサ５７ａの制御ワーｐ　（７）　２ビツト
はマルチプレクサ５１＆の出方とじて経路１２０に４つ
の異なるソースを指足する。７　ｙ　ト・ｒ　−ト８５
およびオア・ｒ−ト８６の出力が両方論理値０であれば
、マルチデレク？１ｔ）８，２−によって指定されるオ
ペランドが経路１２０ｈの出力となる。アンド・デート
８５の出力がｏであり、オア・ｒ−４８６の出力が１で
あれば０が経路１２０に伝達される。アンド・デート８
５の出力が論理値１であり、オア・デート８６がその出
力端に論理値０を発生すると、新しい第１セグメンにつ
いてのフィールド１８におけるセグメント・ディスクリ
シタ・エントリのに／Ｌ値が経路１２０に伝達される。

最後に、アンド・ゲート８５およびオア・ｒ−）８６の
両者がそれらの出力に論理値１を発生すると、経路１３
１（コネクタＬ、第４Ｃ図辻で利用可能な旧Ｐレジスタ
１２８中の全体キー・フィールド１２９が出力経路１２
０に伝達される。要するに、Ｐレジスタ１３０のＧキー
を変化させないで旧Ｐレジスタ中の全体キーが新Ｐレジ
スタ１２３の全体キー・フィールド１２４に伝達される
。

同様の分析を新Ｐレジスタ１２３０局部キーの選択Ｋｇ
連して行なうことができる。アット・デート８１が論理
値１の出力（フィールド１７の関連するＬビットにより
解釈されるように、新しい第１セグメントについてのセ
グメント・ディスクリブタ・エントリ１２からの局部キ
ー／ロックが０に等しくないことを示す）を発生し、実
行中の命令が呼出しもしくはインターセグメント分岐命
令のいずれかであれば（オア・ｒ−ト８２）、アンド・
ｒ−）８８は論理１直１４Ｉ：発生する。他の如何なる
場合においてもアンＰ−デート８８は論理値０を発生す
る。アンド・ｒ−ト８８の出力はマルチプレクサ５１ヤ
に対する制御ワードの高位ビットを形成する。

マルチプレクサ５Ｔｂへの制御ワーＰの低位ビットはオ
ア・デート８９によって供給される。アン？−デート８
８の出力が論理値１であるか、命令が復帰もしくは交換
命令のいずれかであれば（オア・デート８３により決定
され、その出力に供給される）、オア・デート８９は論
理値０を発生する。他の全ての場合、オア・デート８９
は論理値１を発生する。デート８８１３よび８９の出力
は同時に論理に１にはなりえないことに注意されたい。

従って、マルチプレクサ５７ｂの入力Ｉ−ト３には何ら
の入力も必要とされない。

マルチゾレク？５７ａの場合と同じように、マルチプレ
クサ５７ｂへのデータ入力の中のどれかが経路１２１に
伝線されるかは制御ワードのビット・パターンに依存す
る。アンド・Ｐ−）８８およびオア・デート８９の両方
が論理値０を発生すると、マルチプレクサ１０８，２９
の出力がデータ路１２１に伝達される。アンド・デート
８８の出力が０でオア・デート８９の出力が１であれば
、０がデータ路１２１に伝達される。アンド・デート８
８の出力およびオア・デート８９の出力がそれぞれ１お
よび０であると、セグメント・ディスクリシタ・エント
リのに／Ｌの値フィールド１８が経路１２１上の出力と
なる。

２人カマルチゾレクサ１０８．２９は、経路６６上の交
換命令フラグの制御の下に１つの全体キー・パターンお
よび１つの局部キー・パターンをそれぞれマルチプレク
サ５７＆および５７ｂの入力に供給する。該マルチプレ
クサの参照番号の括弧内の２９は、単に、ここに示され
る好ましい実施例においてその機能がプロセッサ２９に
よってマイクロコードで実行されることを示す。経路６
６上の交換命令フラグはマルチプレクサ１０８．２９の
制御端子に供給される。経路６５−６８上の命令フラグ
の中の１°つだけが一時に論理値１になりうろことな考
えると、交換命令が実行されている時にマルチプレクサ
１０８．２９の制御ピットに論理値１０入力が供給され
、さもなければ論理値０が供給される。該制御ピットが
００場合のマルチプレクサ１０８，２９の出力のソース
はメモリ１０により経路１１２上に供給され、現復滞命
令と相補的な呼出し命令と関連する全体および局部キー
である。マルチプレクサ１０８，２９の出力は、マルチ
プレクサ５７＆の入力ポート０のための経路１１０上の
全体今一およびマルチプレクサ５７１）の入力／−ト０
のための経路１０９上の局一部キーに分けられる。経路
６６上の交換命令フラグが論理値１であると、交換命令
に対して貯えられた全体および局部□キーがメモリ１０
から経路１１１に供給されそれぞれ４路１１０および１
０９を介してマルチプレクサ５Ｔａおよび５７１）に伝
達される。

次に第４ｂ図を参照すると、この論理図はアクセス違反
を決定するために必要な有効性テストを実行する。キー
およびＫｌＬ値についての追加のテストが部数テスト回
路９０−９２の動作により発生する。経路４３上のセグ
メント・ディスクリシタ・エントリのに／Ｉ、値１８が
部数テスト回路９０および９１０入力端子の中の各１つ
に供給される。

第４ａ図の装置から経路１２０に供給される新Ｐレジス
タ１２３の全体キーが、経路４３上の解釈されないセグ
メント・ディスクリシタ・エントリのに／Ｌの値（セグ
メント・ディスクリシタ・エン）　！ｊ　１２）に等し
いと部数テスト回路９ｏは論理値０を発生する。経路１
２１上に利用可能な新Ｐレジスタの局部キーが経路４３
からのセグメント・ディスクリシタ・エントリのキー／
ロックの値に等しければ部数テスト回路９１は論理値０
を発生する。また、経路１２１上の新Ｐレゾスタの局部
キーが０であれば部数テスト回路９２はその出方に論理
値０を発生する。当然、上記指定した条件のいずれも発
生しなければ、関連する部数テスト回路の対厄する出力
は論理値１である。

新Ｐレジスタ１２８の局部キー（第４ａ図、経路１２１
）が新薬１セグメントに対するセグメント・ディスクリ
シタ・エントリのに／ｋｌフィールド１８の内容と等し
くなく、また復帰命令が実行されており、解釈されたセ
グメント・ディスクリシタ局部ロック値あるいは新Ｐレ
ジスタの局部キー（フィールド１２５、経路１２１）の
いずれか一方が０に等しくなければ（オア・デート１０
６）、アンド・デート１０００条件が満たされ、オア・
ｒ−）１０１はアクセス違反を示す論理値１の出力を発
生する。コネクタ■は第４ａ図のアンド・デート８１の
出力とオア・デート１０６の入力とを記号で接続するた
めに使用されている。

一致テスト回路９０の出力が論理値１で、関連するＧ１
ット１６によって解釈されるセグメント・ディスクリブ
タ・エントリの全体キーが０に轡しくなく、経路６１上
の論理値１で示されるように（第３図）復帰命令が実行
されてＪＪすると、アンド・ｒ−）９９が論理値１の出
力を発生し、オア・デート１０１は経路４１上に再びア
クセス違反の信号を発生する。

また、キーロックの有効性テストが実行されない状況が
ある。これは続出しおよび書込み類の命令に関連して発
生する。先に説明したように、実行中の命令のオペラン
ドについて、セグメント・ディスクリシタ・エントリ１
２のフィールＰ１４の続出しテスト・エネイブル・コー
ド（ＴＪＣＣ）ビットもしくはフィールド２２の書込み
テスト・エネイブル・コード（ＴＩＣＯ）ビットが２進
の（０１）であれば、キー・テストがそれぞれ読出しお
よび書込み類の命令に対し【可能になる。続出し類のキ
ー・ロック・テストがこのビット・パターンにより可能
にされると、論理値０が経路１０２に供給され、また−
理値１が経路１０３に供給されアンド・ｒ−ト９４０入
力を形成する。同様に、キー・ロック・テストが書込み
類の命令に対して指定されると、経路１０４および１０
５はそれぞれ図示の如（論理値０および１をアンド・デ
ート９３に伝達するものと仮定される。また、アンド・
ｒ−１−９４および９３は第６人力にそれぞれ第３図の
装置によって発生される経路６９上の続出し類の命令フ
ラグおよび経路７０上の書込み類の命令フラグを受は取
る。アンド・ｒ−）９４からの論理値１の出力はキー・
ロックのテストが読出し類の命令に関連して行なわれる
ことを意味する。アンド・−−ト９３の出力における論
理値１はキー・ロック・テストが各々の書込み癲の命令
の実行に対して行なわれることを意味する。

オア・デート９５はアンド・ｒ−）　９４および９３の
出力を受は堆り、その出力をオア・デート９６およびア
ンド・デート９８の各入力に供給する。オア・デート９
５の出力は、近くの説明で示されるように、読み出しあ
るいは書込みのキー・ロック・テストが発生する場合に
論理値１である。

更に、解釈されたセグメント・ディスクリブタ・エント
リの局部キー／ロック値が０に等しくなく（第４ａ図、
アンド・デート８１の出力）、旧Ｐレジスタの局部キー
（経路１３２、フィールド１３３）が０（Ｔ＆テスト回
路７９の出力）に等しくなく、かつまた経路４３上に利
用可能なセグメント・ディスクリシタ・エントリのキー
／ロック・バリュー・フィールＰ１８（すなわち、それ
に関連する局部あるいは全体Ｃット・フィールドによっ
て解釈されることなく）に等しくなければ、アンド・ｒ
−１９８１７）４つの入力すべてが論理値１にセットさ
れ、アンド・ｒ　−）　９８により論理値１がオア・ｒ
−ト１０１に供給される。これにより経路４７上に論理
値１を発生するアクセス違反を示すもう１つの条件が形
成される。

アクセス違反を形成する最後の条件には全体のキー・ロ
ック・テストが含まれている。命令が呼出しもしくはイ
ンターセグメント分岐命令であるかあるいはオア・デー
ト９５の出力が論理値１であればセグメント・ディスク
リ！り・キー／ロック値フィールド１８に対重る全体キ
ーのテストが、オア・？−）　９１ｉからの論理値１の
出力により示されるように指定される。更に、解釈され
た全体のキー／ロック値がＯＫ等しくなく（論理値１に
等しいアンド・デート８０の出力）、経路１３２上の旧
Ｐレジスタの全体キーが０に等しく（論理値１に等しい
部数テスト回路７５の出力）、かつ旧アレジスタの全体
キーがセグメント・ディスクリシタ・エントリの全体キ
ー・フィールド１６（一致テスト回路７６の出力）によ
り解釈されるようにセグメント・ディスクリブタ・キー
／ロック値に等しくなければ、全体キー・ロック・テス
トの失敗の条件が整い、アンＹ−１”−）９７の出力は
論理値１にセットされる。オア・デート１０１は再びア
クセス違反を示す論理値１の出力を経路゛４１に発生す
る。

第４Ｃ図において、新Ｐレジスタ１２３の内容の旧Ｐレ
ジスタ１２８への伝達は、ゾロセッサ２９のマイクロコ
ード制御の下に行なわれ、そのためにオア・デート１２
６に参照符号２９が付されている。Ｐレジスタのデート
１３４はＰレジスタ１３０として好ましい二重ランク構
成となっており、旧および新Ｐレジスタ１２３および１
２８が２つのランクを構成する。論理値１が経５１３５
を介してｒ−）１３４の制御端子に供給されると、新Ｐ
レジスタ・う／り１２３の内容が旧Ｐレジスタ・ランク
１２８に転送される。プロセッサ２９は経路６９および
７０上にそれぞれ続出しおよび書込み類の命令フラグを
受は取り、経路４Ｔ上にアクセス違反の信号を受は取っ
て、オア・デート１２６．２９の機能を実行する。これ
らの条件のいずれかが存在すると、先に述べた転送は行
なわれない。

（読出しおよび書込み類の命令はキーに影響を与えない
のモ、新から旧Ｐレジスタへの転送は必要でない。）更
に、経路１２７に記号で示されるように、新Ｐレジスタ
１２３から旧Ｐレゾスタ１２８への転送を禁止する他の
多くの条件が存在する。

一度この転送についての全ての条件が満たされると、ク
ロック・パルスがデート１３４に供給され、現命令の実
行の終りにｆｒＰレゾスタ中のデータが旧Ｐレジスタ１
２８に移される。これによって順番に次の命令あるいは
実行の順序を中断させる形式の命令である場合には現に
実行している命令によって指示される命令の実行のため
に機械の準備−ノ・全体キー・フィールげ１２９および
局部キー・フィールド１３３は、マルチプレクサ５１＆
および５７ｍ）がそれぞれ経路１２０および１２１に発
生し、それぞれ新Ｐレゾスタ１２３の全体および局部キ
ー・フィールド１２４および１２５に供給された出力を
受は敗る。

このような方法でキーのテストが発生し、キーが、本発
明を使用する計算システム内におけるデータおよび命令
の保護を行うための有効な手段を提供するために選択さ
れる。

以上、本発明が好ましい実施例で実行される方法が詳細
に説明された。

【図面の簡単な説明】

第１図はメイン・メモリの構成を示す図である。 ｌＥ２＆図および第２ｂ図は本発明を実行する装置の概
略図である。 第３図は本発明の説明に関連する命令デコー１１１１； 回路の概略図である。 第４亀図および１ＸＡｂ図は本発明の主要部分を実行す
る装置の詳細な論理図である。 第４Ｃ図は本発明の好ましい実施例の一部を構成するＰ
レジスタの概略図である。 １０・・・メイン・メモリ、１１・・・セグメント・チ
ーデル、１２・・・セグメント・ディスクリシタ・エン
トリ、１３・・・活動セグメント・アイデンティファイ
ア、１４・・・続出しテスト・エネイブル・コード、１
５・・・Ｋ／’Ｌフィールド、１６・・・Ｇデジグネー
タ・フィールド、１７・・・Ｌデジグネータ・フィール
ド、１Ｂ・−直フイールド、１９・・・メモリ・ボート
、２０・・・入力路、２１・・・出力路、２２・・・書
込みテスト・エネイブル・コード、２３・・・セグメン
ト、４１・・・セグメント・マツプ・バッファ、４ｓａ
、４ｓｂ・・・テスト・キーロック有効性論理回路、６
・・・・命令レジスタ、６４・・・命令デコーダ、１２
３・・・新Ｐレジスタ、１２８・・・旧Ｐレジスタ。 代理人　桟材　晧 外４名 手続補正書（方式） 昭和５８年３月２４日 特許庁長官殿 １、事件の表示 昭和５７　年特許願第　１９４７８７　　　号２、発明
の名称 ３、補正をする者 事件との関係　特４；′１出願人 住　　所 ４、代理人 ５、補正命令の日付 昭和５８　　年２　月　２２日 ６、補正により増加する発明の数 ７、補１１゛の対象

Claims (1)

1. 【特許請求の範囲】 （１）ａ）　　複数のアドレス可能なセルおよびデータ
   ・ｆ−トを含むメモリを含んでおり、前記セルが複数個
   のセグメントに分割されており、各セグメントはセグメ
   ント中のセルのアドレスの一部を形成する個々の誉号を
   持っており、前記メモリは、外部から供給されるアドレ
   ス信号によってアクセスされ、各アドレス信号はアクセ
   スされるべきセルのアドレスをエンコードし、メモリ機
   能を指定し、前記メモリは書込みアドレス信号および続
   出しアドレス信号にそれぞれ応答してデータ・ボー）ｋ
   貯えるためのデータを受は取り、またデータ・ボートに
   貯えられた一一夕を供給し、前記メモリは更に使用時Ｋ
   Ｊ１１七グメントに貯えられた少なくと４１つの命令シ
   ーケンスを持っており、少なくとも１つの第２セグメン
   トへのメモリ・アクセスを含んでおり、 ｂ）　　命令シーケンスのアドレスをエン−一ドする読
   出しア「レス信号をメモリに供給しそれに応答してメモ
   リからアドレスされた命令なデータ・ポートに受は取り
   、それらの命令の実行を行ない、いくつかの命令の実行
   に応答して少なくとも１つの第２セグメント中のセル・
   アドレスをエンコードするアドレス信号を発生する命令
   プロセッサを含んでおり、該命令プロセッサが少なくと
   も各アクセスされた第２セグメントについて、第２セグ
   メｙ）ｋ関連する所定ロケーシロンを有するセルに貯え
   られた数値のキー／ロック値を選択しメモリに貯えるた
   めの装置を含んでいる形式のデータ処理装置であって、 前記命令プロセッサが更に１ １）第１セグメン）Ｋ関連する少なくとも１つの数値か
   ら成るΦ−億を抽出し前記各キー値を貯えるための装置
   と、 ｂ）少なくとも１つの第２セグメントにセルのアドレス
   をエンコードするアドレス信号を受は取り、それに応答
   して、指定されたｊＩ２セグメンドについての数値のキ
   ー／ロック値を含んでいるセルのアドレスをエンコード
   する読出しアドレス信号をメ峰りに供給し、メモリから
   データ・ポート上にそのキー／ロック値を受は取り、キ
   ー選択および貯蔵装置によって貯えられたキー値を受は
   取り、上記キー値と該キー値とを比較し、有効でなけれ
   ばアクセス違反信号を発生し、有効であればアドレス信
   号をメモリに転送するキー検索および比較装置を包含す
   るデータ処理装置。 （２）　　４１１許請求の範囲第１項に記載のデータ処
   理装置であって、前記命令プロセッサが更に１メモリか
   ら受は礒られたキー／ロック値とキー選択および貯蔵装
   置によって貯えられたキーの値を比較し、いずれ塾一方
   が予め選択されたマスター値に等しければアクセス違反
   信号の発生を停止する装置を包含したデータ処！ｌ装置
   。 （３１％許情求の範囲第２項に記載のデータ処理装置で
   あって、ｄＰ−およびキー／ロック値と予め選択された
   マスター値とを比較するための装置がキーおよびキー／
   ロック値と予め選択された０なるマスター・キー値と比
   較するための装置を包含した一一タ処理装置。 （４）　　特許請求の範囲第２項に記載のデータ処理装
   置であって、キー値の選択および貯蔵装置が、災に、キ
   ー選択信号に応答して第２セグメントについての現キー
   値およびキー／ロック値の各々と予め選択されたマスタ
   ー値とを比較し、前記キー／ロックおよび現キーの値の
   一方だけが予め定められたマスター値に等しい場合には
   何時でも予め定められたマスター・キー値に等しくない
   中−／ロックおよび現キーの値の一方を新しいキーの値
   として貯えるための装置を包含し、史に命令プロセッサ
   が予め選択、された命令を検出し、それに応答して中−
   選択信号をキー貯Ｉ！装置に発生する装置を包含したデ
   ータ処理装置。 （５）４ＩＦＦ請求の範囲第４項に記載のデータ処理装
   置であって、キーの値選択装置が更に１キーおよびキー
   １０ツク値と予め選択された０なるマスター・キー値と
   比較するための装置を包含したデータ処理装置。 １６１　４１１ＦＦ請求の範囲第２項に記載のデータ処
   理装置であって、キー／ロック貯蔵装置が、各キー／醐
   ツク値、全体ヂジグネータ・フラグおよび局部デゾダネ
   ータ・フラグを貯蔵するための装置を包含し、キー選択
   および貯蔵装置が全体および局部キーの値を選択および
   貯薫するための装置を包含し、キー検索および比較装置
   が、全体および局部キーの値の少なくと屯一方と、第２
   −にグメントについてのキー／ロック値とを比較し、前
   記キー／ロック値がキー値の少なくとも１つに等しくな
   く、勢しくない各キー値に対応するデジグネータ・ブラ
   ダがＯｋ等しくなければアクセス違反信号を発生する装
   置を包含したデータ処理装置。 １７）　　特許請求の範囲第６項に記載のデータ・処Ｉ
   ｌ装置であって、今一検索および比較装置が更に、第２
   セグメントについてのキー／ロック値と命−選択および
   貯蔵装置により貯えられた全体および局部キーの値とを
   比較し、第２セグメントについての會−／−ツク値が予
   め選択されたマスター値および予め選択されたマスター
   値に等しくない全体および局部キーの値の少なくとも一
   方に等しくなく、キー／ロック値と共に貯えられた対応
   するヂジグネータ・フラグがＯＫ等しくなければアクセ
   ス違反信号を発生するための装置を包含したデータ処理
   装置。 （８）特許請求の範囲第２項に記載のデータ処理装置で
   あって、キー選択および貯蔵装置が更に１呼出しフラグ
   信号に応答して、メモリからのデータ・ポートにおける
   キー／ロック値と予め選択されたマスター値とを比較し
   、前記中−／ロック値が予め選択されたマスター値に等
   しくない場合にキー値を前記キー／ロック値に設定する
   ためのセダメント呼出し装置を包含し、前記プロセッサ
   が更にいくつかの命令の実行に応じて呼出しフラグ信号
   を供給するための装置を包含したデータ処理装置。