JPH01228039A - コンピユータ・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、データ処理システムで実行中のプログラムが
多重仮想アドレス空間への並行アクセスを有するように
そのプログラムに許可 （ａｕｔｈｏｒｉｚａｔｉｏｎ）を提供する多重仮想シ
ステム（ＭＶＳ）の許可機構に関する。特に、本発明は
、その許可が非階層的である、すなわち被呼出しプログ
ラムが呼出しプログラムに比べて同等かもしくはより高
い許可権を有しなくても良いような許可機構に関する。

Ｂ、従来技術 多重仮想アドレス空間での仮想アドレス指定を利用する
データ処理システムはよく知られている。

このようなシステムの例として、ＭＶＳ制御プログラミ
ングを用いた１８Ｍシステム／３７０がある。１８Ｍシ
ステム／３７０の構成については”ＩＢＭ　Ｓｙｓｔｅ
ｍ／３７０−ＸＡ　Ｐｒ１ｎｃｉｐｌｅｓ　ｏｆ　０ｐ
ｅｒａｔｉｏｎ”（資料番号５Ａ２２−７０８５−１）
に詳しい。

これに記載されているＭＶＳシステムは、命令実行、割
込み処理、タイミング機能、初期プログラム・ローディ
ングその他の機械関連機能のための順序づけ及び処理機
構を備えた中央処理装置（ＣＰＵ）と、直接アドレス指
定可能でＣＰＵによる高速データ処理を可能にする主記
憶装置とを含んでいる。主記憶装置はＣＰＵと一体的に
、または独立ユニットとして構成される。

機械中のレジスタにプログラム状況ワード（ＰＳＷ）が
位置している。このワードは、命令の順序づけを制御し
たりＣＰＵの状態を決めたりするために用いられる命令
アドレスその他の情報を含む。命令は、１６個の汎用レ
ジスタのうちの１側辺−Ｈにおける情報を指し示すこと
ができる。これらのレジスタは、アドレス演算における
基底アドレス・レジスタ及び指標レジスタとして用いら
れたり、汎用演算論理動作におけるアキュムレータとし
て用いられたりすることもある。それらの汎用レジスタ
は、番号Ｏないし１５によって識別され、命令における
４ビツト・レジスタ・フィールドによって指し示される
。いくつかの命令は、数個のレジスタ・フィールドを有
するこきにより複数の汎用レジスタをアドレス指定する
ことを規定する。

ＣＰＵは、各々が３２のビット位置を有する１６個の制
御レジスタを備えている。制御レジスタにおけるビット
位置は、プログラム事象記録（ＰＥＲ）のようなシステ
ムにおける特定機能に割り当てられたり、動作を条件付
けるすなわち抑制するためまたはその機能に要求される
特別な情報を供給するために用いられたりする。

米国特許筒ＲＥ２７２５１号明細３は、メモリの物理的
ブロックに関連する４ビツト・コード化記憶保護キーを
開示している。その保護キーは、データへのアクセスを
制御するために、プログラムに関連するＰＳＷキーと比
較される。

米国特許第４０９６５７３号明細書及び同第４１３８３
８５号明細書もＭＶＳシステムを開示している。それに
よれば、主記憶装置は複数のユーザにより使用されるア
ドレス空間として割り振られ、各アドレス空間はすべて
のユーザに共通の部分を含む。各ユーザは、プログラム
やデータを自身に割り当てられたアドレス空間の私用部
分に置いておくと、それらを他のユーザから分離するこ
とができ、共通部分におくと、他のユーザによるアクセ
スが可能となる。このようなシステムでは、２つのアド
レス空間の間でデータを移動することができる。その場
合、第１のアドレス空間にあるプログラムがデータをそ
の私用域から共通域へ移し、ついで第２のアドレス空間
にあるプログラムにデータを移動するよう知らせる。共
通域を複数のアドレス空間の間の連絡域として使用する
と、共通域の容量が増え、その公私用域の容量が減る。

あるプログラムから別の制御プログラムへの通知はサブ
システムあるいは制御プログラムだけがなし得る。デー
タは記憶保護キーにより保護されるが、その数は１６し
かなく、共通にアドレス指定され得る情報を他のサブシ
ステムまたは許可されたプログラムによる不注意の河込
みがら保護するのは不十分である。

米国特許筒４３５５３５５り明細書は、汎用しジスタ（
ＧＰＲ）に関連するアクセス・レジスタ（ＡＲ）を開示
している。ＡＲにはアドレス空間識別子、たとえば一意
的なセグメント・テーブル記述子（ＳＴＤ）がロードさ
れる。ＳＴＤは、主記憶装置におけるセグメント・テー
ブル・アドレスとセグメント・テーブル長フィールドを
含む。

ＡＲは所定数だけ設けられ、それぞれＧＰＲと関連づけ
られて、ＡＲの数までのデータ・アドレス空間のサブセ
ットを定義する（各ＧＰＲについてのアドレス空間の数
が２以上になることｉｔない）。

プロセッサにおいては、１６個のＡＲをそれぞれ１６個
のＧＰＲに関連づけることができる。ＡＲ中のアドレス
空間識別子たとえばＳＴＤは、関連するＧＰＲが記憶域
オペランド・ベース・レジスタとして選択される時、た
とえばＧＰＲがＩＢＭシステム／３７０命令のＢフィー
ルドによって選択される時に、アドレス変換のために選
択される。

各ＡＲは、関連するＡＲ中のＳＴＤを用いてそのデータ
・アドレス空間を定義する代わりに、プログラム・アド
レス空間ＡＲ中のＳＴＤを用いるように指定することも
できる。しかし、関連するＧＰＲが記憶域オペランド・
ベース・レジスタ以外の目的、たとえばインデックス・
レジスタまたはデータの転送元あるいは転送先レジスタ
として選択されると、ＡＲのアドレス空間識別子の内容
たとえばＳＴＤはアドレス変換のためには選択されない
。実行プログラム・アドレス空間（データを含んでいて
もよい）を定義し制御するのに１６番目のＡＲを設ける
ことができる。

この米国特許に開示された発明は、また、実行中のプロ
グラムによって関連するアドレス空間へのアクセスが許
されるようなタイプのアクセスを制御するために、ＡＲ
制御ベクトル（ＡＲＣＶ）レジスタを各ＡＲにも関連さ
せることにより、各プログラムの各アドレス空間へのア
クセスについての許可権を含んでいる。ＡＲまたはその
関連するＡＲＣＶにおける特別なフィールドによって、
そのＡＲの内容が使用可能かどうかを指示することが可
能であり、そのためにそのフィールドは使用可能なアド
レス空間識別子を含む。あるいは、そのフィールドは、
そのアドレス空間識別子がどこかよそで得られなければ
ならないように使用禁止にされる。各ＡＲと共にこの特
別なフィールドによって、使用禁止ＡＲのＧＰＲがもう
１つのＡＲによって定められたアドレス空間に関連する
基数値を特定することができる。すなわち、使用禁止Ａ
ＲのＧＰＲが、ＡＲＯによって定められたプログラム・
アドレス空間におけるデータについての基底アドレスを
特定することができる。

米国特許第４４３０７０５号明細書は従来のＭｖＳシス
テムの改良を開示している。二重アドレス空間（Ｄ’Ａ
　Ｓ　）システムが米国特許第４３６６５３７号明細書
及び同第４５００９５２号明細書に開示されている。そ
のシステムでは、異なるアドレス空間に関連する許可権
テーブルによって許可されるなら、問題プログラムがそ
の異なるアドレス空間へのアドレス可能度を得ることが
できる。

従来のＭＶＳシステムに比べて、開示されたＤＡＳシス
テムは、制御レジスタ、汎用レジスタ及びＰＳＷを使用
する。ＰＳＷにおける１つのビットが、ＤＡＳ動作モー
ドを指示するために割り当てられる。

ＤＡＳは、準特権プログラムによって使用可能な一次ア
ドレス空間及び二次アドレス空間の２つのアドレス空間
を作る。情報を移動させるために３つの命令が付加され
る。ＭＶＣＰ命令は、データを二次アドレス空間から一
次アドレス空間へ移動させ、ＭＶＣ８命令は、データを
一次アドレス空間から二次アドレス空間へ移動させ、モ
してＭＶＣＫ命令は、データを同じアドレス空間におけ
る異なる記憶保護載量で移動させる。ＣＰＵを一次モー
ドにすることができる。このモードでは、命令及び論理
的であるように定義されたそのオペランド・アドレスが
一次アドレス空間を参照する。

あるいは、ＣＰＵを二次モードにすることができる。こ
のモードでは、論理的であるように定義されたそのオペ
ランド・アドレスが二次アドレス空間を参照する。しか
しながら、二次モードでは、命令が一次アドレス空間か
ら取り出されるかまたは二次アドレス空間から取り出さ
れるかは予想できない。したがって、二次モードで実行
されるプログラムは、アドレス空間の共通部分に置かれ
る。

この部分は、−次アドレス空間と一二次アドレス空間と
の間で共用される。

１）　Ａ　Ｓによって、許可権の種々のレベルで動作す
るプログラムが監視プログラムを呼び込むことなく直接
にリンクされ得る。プログラム呼出しくＰＣ）及びプロ
グラム移動（ＰＴ）の命令によって、制御の種々のレベ
ルまたは同じレベルで動作するプログラムの間で制御を
移動するための保護機構が提供される。あるアドレス空
間におけるプログラムから別のアドレス空間におけるプ
ログラムへのＰＣ命令は、空間切替えを伴うプログラム
呼出しくＰＣ−ｓｓ）動作と呼ばれる。空間切替えを伴
わない同じアドレス空間におけるプログラムへのＰＣ命
令は、現−次に対するプログラム呼出しくＰＣ−ｃｐ）
動作と叶ばれる。そのＰＣ−ｃｐ及びＰＣ−ｓｓの両動
伯は、特権及びツ１可権のより高いレベルへの変更を考
慮している。戻り機能がＰＴ命令によって実行される。

この命令は、現−・次に対してであったり、または空間
切替え動作（ＰＴ−ｓｓ）を伴ったりすることがある。

制御の移動を達成するために、ＤＡＳは数個のテーブル
を確）γする。連係テーブルがプログラム呼出し動作に
よって使用のために確立される。連係テーブルの各エン
トリは、エントリ・テーブル・アドレスを含む。そのエ
ントリ・テーブル・アドレスにおいてエントリ・テーブ
ルが確立される。

そのテーブルの各エントリは、呼び出されることになっ
ているプログラムについてのエントリ情報を含む。各プ
ログラム呼出し動作については、Ｉ）ＡＳが、連係指標
（ＬＸ）及びエン）　ＩＪ指標（ＥＸ）から成るＰＣ番
−３を作成する。ＬＸによって連係テーブルへの指定が
なされ、エントリ・テーブル・アドレスを得る。またＥ
Ｘによってそのアドレスにおけるエントリ・テーブルへ
の指定がなされ、被呼出しプログラムについてのエント
リ情報を得る。エントリ・テーブル・エントリ・データ
はアドレス空間番−；（ＡＳＮ）を含む。この番−３は
、各プログラムのアドレス空間を識別するために用いら
れる。

ＤＡＳは、また、ＡＳＮ第１テーブル及びＡＳＮ第２テ
ーブルを確立する。これらのテーブルは、エントリ・テ
ーブルのエントリにおいて見出されたＡＳＮ値を翻訳す
なわち変換するために用いられる。アドレス空間に割り
当てられるＡＳＮは、ＡＳＮ第１テーブル指標（ＡＦＸ
）及びＡＳＮ第２テーブル指標（ＡＳＸ）から成る。Ａ
ＦＸによってＡＳＮ第１テーブルへの指定がなされ、Ａ
ＳＮ第１テーブルのエントリが指し示される。このエン
トリは、ＡＳＮ第２テーブルの指定を含む。ＡＳＮ第１
テーブルのエントリが有効なら、ＡＳＮ値によってＡＳ
Ｎ第２テーブルへの指定がなされる。このようにして見
出されたＡＳＮ第２テーブルのエントリ（ＡＳＴＥ）は
、セグメント・テーブルの起点（ＳＴＯ）を含む。この
起点は、［１標アドレス空間の実アドレスを決める動的
アドレス変換機構（ＤＡＴ）によって用いられる。

制御レジスタ３におけるＰＳＷキー・マスク（ＰＫＭ）
のビットを、問題プログラム状態で用いて、どのキー及
びエントリ・ポイントがプログラムに対して、ｉ’＋ｉ
ｉＪされるのかを制御する。Ｐ　Ｋ　Ｍは、プログラム
呼出しくＰＣ）及びプログラム移動（ＰＴ）の命令によ
って変更され、アドレス空間パラメータをロードする（
ＬＡＳＰ）命令によってロードされる。ＰＫＭを問題プ
ログラム状態で用いて、ＰＳＷキー値を制御する。二次
アクセス・キーを特定するＭＶＣＰ、ＭＶＣ８及びＭＶ
ＣＫ命令に対して有効なＰＳＷキー値を制御するために
、そしてＰＣ命令によって呼び出すことができるエント
リ・ポイントを制御するために、準特権命令によってＰ
ＳＷにＰＳＷキー値を設定することができる。

プログラム呼出しくＰＣ）命令では、ＰＳＷキー・マス
クがエントリ・テーブルのエントリにおける許可キー・
マスク（ＡＫＭ）とＡＮＤ演算される。その結果が非ゼ
ロなら、プログラムはＰＣ命令を発行するのを許可され
る。エントリ・テーブルのエントリは、エントリ・キー
・マスク（ＥＫ　Ｍ　）を含む。このマスクは、追加キ
ーを含む。

これらの追加キーに対して被呼出しプログラムは許可さ
れる。ＰＣルーチンが制御を受は取ったときには、ＥＫ
Ｍは制御レジスタ３のＰＫＭへＯＲ演算される。このよ
うにして、ＰＫＭによって提供される許可権を増大させ
ることができる。

プログラム移動（ＰＴ）命令では、制御レジスタ３中の
ＰＫＭがＰＳＷキー・マスクとＡＮＤ演算される。この
ＰＳＷキー・マスクはオペランドとして特定される。そ
の演算結果が制御レジスタ３中のＰＫＭに取って代わる
。このようにして、ＰＫＭによって提供される許可権を
低減させることができる。

ＭＶＣＰ、ＭＶＣ８及びＭＶＣＫ（７）命令では、−次
アドレス空間へのアクセスがＰＣ動作におけるＰＳＷキ
ーによって許可される。ＭＶＣＰ及びＭＶＣ８命令の場
合には、二次空間をアクセスするのに用いられるべきア
クセス・キーをオペランドが特定する。問題プログラム
状態では、オペランドの二次空間アクセス・キーに対応
する制御レジスタ３中のＰＫＭビットが１である場合に
のみ、ＭＶＣＰまたはＭＶＣ８動作が実行される。ＭＶ
ＣＫ命令の場合には、原始データ領域をアクセスするの
に用いられるべきアクセス・キーをオペランドが特定す
る。問題プログラム状態では、オペランドの原始データ
領域アクセス・キーに対応する制御レジスタ３中のＰＫ
Ｍビットが１である場合にのみ、ＭＶＣＫ動作が実行さ
れる。

ＡＳＮ許可は、許可指標（ＡＸ）を用いて特定のアドレ
ス空間を確立するために、現許可指標に関連したプログ
ラムが許されるかどうかをテストするプロセスである。

そのＡＳＮ許可は、ＰＴ−ＳＳ動作の１部分としてまた
は空間切替えを伴う二次ＡＳＮ設定（ＳＳＡＲ−ｓｓ）
動作として行なわれる。その５ＳＡＲ−ｓｓ動作は、二
次アドレス空間を所望アドレス空間に設定する。各アド
レス空間はその許可権テーブル（ＡＴ）と関連している
。この許可権テーブルは用いられるあらゆるＡＸに対し
て１個のエントリを含む。ＡＴにおけるＡＸのエントリ
は、アドレス空間に対スるＰＴ及び５ＳＡＲ命令を発行
するためにそのＡＸのもとで走っているプログラムの許
可権を指し示す。

ＡＳＮ許可には監視プログラム状態プログラムと問題プ
ログラムとの両方が必要である。そのＡＴに対してチエ
ツクされるべきＡＸは制御レジスタ４中に位置する。そ
して、そのアドレス空間についての許可権テーブルの起
点（ＡＴＯ）は、目標アドレス空間のＡＳＴＥ中に位置
する。許可権テーブルの各エントリは、ＰビットとＳビ
ットの２個のビットから成る。ＡＴ中のそのＡＸエント
リに対応するＡＸを有するプログラムは、その対応する
Ｐビットが１ならそのアドレス空間をその一次アドレス
空間として確立するために許されるし、またその対応す
るＳビットが１ならそのアドレス空間をその二次アドレ
ス空間として確立するために許される。

ＤＡＳ機能の使用にはいくつかの制限がある。

ＭＶＣＰ及びＭＶＣ８の命令は、データを一次アドレス
空間と二次アドレス空間との間で移動させることができ
るだけである。ＤＡＳは、−次アドレス空間または二次
アドレス空間でない２つのいずれかのアドレス空間の間
でデータを移動させることはできない。アドレス空間で
実行されているすべてのプログラムは、そのアドレス空
間に関連する許可指標を用いる。プログラムによる二次
モードの使用は、そのプログラムが共通領域に存在する
ことを必要とする。−次アドレス空間及び二次アドレス
空間の両方におけるデータをアクセスするために、−次
モードと二次モードとの間で頻繁に切替えを行なうこと
は、性能を著しく低下させる。ＰＣ命令は階層型の連係
のみを実行する。監視プログラム状態のプログラムから
問題プログラム状態のプログラムへ制御を与えるために
ＰＣ命令を用いるのは実用的でない。なぜなら、戻すた
めにＰＴ命令を用いることはできないからである。

ＰＣ命令は、その許可権を増大させることによりＰＳＷ
キー・マスクを替えることができるだけである。空間切
替えＰＣ命令は、常に呼出しプログラムのアドレス空間
に対する被呼出しプログラムのアクセスを与える。最後
に、ＰＣ命令は、ＰＳＷキーを替えない。それで、取出
し防止されたコードを呼び出すことはできない。

米国特許第４０３７２１４　Ｓ、＞明細（’Ｆは、アク
セス・キー・レジスタ（Ａ　Ｋ　Ｒ）にある複数のアク
セス・キーが命令アドレス、シンク・オペランド・アド
レス及びソース・オペランド・アドレスに基づいて記憶
域アクセスのアドレス空間を切り替える水平アドレス指
定システムを開示している。

米国特許第４５２１８４６号明細書は、データを非特権
状態でアクセスできるクロスメモリ構成において複数の
仮想アドレス空間へのアクセスを制御するための別の機
構を開示している。

米国特許第３７８７８１３号明細、１１は、ケイパビリ
ティ・レジスタを用いたデータ処理装置を開示している
。このデータ処理装置は中央処理装置及び記憶装置を有
し、記憶装置中の情報はセグメント化され、中央処理装
置に設けられる複数のケイパビリティ・レジスタはそれ
ぞれ情報セグメントのベース・アドレス及び限界アドレ
スを示す記述子情報を記憶する。ケイパビリティ・レジ
スタの１つは、中央処理装置で現在天′４Ｊ中のプログ
ラムに関連するセグメント・ポインタ・テーブルを含む
情報セグメントのベース・アドレス及び限界アドレスを
定義する情報を保持し、別の１つは、記憶装置中の各情
報セグメントに対するエントリを４１する主ケイパビリ
ティ・テーブルを含む情報セグメントのベース・アドレ
ス及び限界アドレスを定義する情報を保持する。セグメ
ント・ポインタ・テーブルは、主セグメント・テーブル
の異なったエントリを定義するためのポインタとして使
用されるデータ・ワードのリストを含む。

米国特許第４３６６５３６１；“明知１；杯は、別々に
記憶されていてアセンブリ・レベルのコマンドからなる
複数のデータ処理丁−順を選択して連係し、さらに複数
の１Ｊ変データ域のうちの１つを選択するディジタルｉ
ｊｌ算機ノステムを開示し°Ｃいる。この／ステムは、
データ処理手順、可変データ域及び連係アドレスを記憶
するメモリと、データ処理手順を記憶しているメモリを
アクセスするためのプログラム・カウンタと、データ及
び連係アドレスを記憶しているメモリをアクセスするた
めのレジスタと、選択されたデータ処理手順に含まれる
アセンブリ・レベルのコマンドを実行中のデータ処理手
順に含まれるアセンブリ・レベルのコマンド及び前に選
択されたアドレスに従って実行するハードウェア装置と
を含む。

米国特許第４２６８９０３号明細書は、スタック域を制
御するためのスタック制御レジスタ・グループを開示し
ている。スタック機構中に形成されユーザ・プログラム
によって直接制御されるデータ・スタック域の開始アド
レスは、デーや・スタック・ポインタ・レジスタに保持
される。

米国特許第４４５４５８０号明細書は、ある論理アドレ
ス空間にあるプログラムから新しい論理アドレス空間に
ある別のプログラムへ実行を移す方法を開示している。

呼出しプログラムは被呼出しプログラムに対する選択的
なセグメント割振りを制御し、被呼出しプログラムは割
り振られるセグメントの長さを制御する。したがって、
同じプログラムが繰り返し呼び出されても、他のプログ
ラム又は前の呼出しにおける同じプログラムの機能また
はデータは影響を受けない。また、データ・セグメント
の割振りを実行まで延ばすことができ、それにより、他
のプログラムの詳細を知らずに書かれたプログラムの実
行に融通す！１を持たせることができる。

米国特許第４２９７７４３　’：明細書は、それぞれが
異なった特権レベルを表わす複数のリングの階層構成を
開ンバしている。特権レベルの低いリングへの分岐が鵠
され、特権レベルは読取専用状況については異なってい
てもよいが、読取書込状況についてはそれは請されない
。該特許は３つの記憶域、すなわち変数を記憶するため
の作業域、レジスタの内容を保管するための保管域、及
び手順間でパラメータを移動するための連絡域を有する
スタック・フレームを教示する。ユーザは手順呼出しの
前に、保管すべきレジスタを指定しなければならす、ま
た被呼出し丁・順へ渡すべきパラメータを連絡域へロー
ドしなければならない。システムは一連のスタック・フ
レームにおいて呼出しを記録しており、それにより戻り
が可能になる。

米国特許第４０４４３３４号明細書は、アドレス可能空
間の？３１数のセグメントのうちの１つでデータベース
・レコードを見出すためのデータベース・ポインタを検
索するシステムを開示している。

１９８２年１月刊のＩＢＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉ
ｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ第２４巻、第８号の
４４０１〜４４０３頁に掲載されているＭｅｔｈｏｄ　
ｏｆ　Ｒｅｖｏｋｉｎｇ　ａＣａｐａｂｉｌｉｔｙ　Ｃ
ｏｎｔａｉｎｉｎｇ　ａ　Ｐｏ１ｎｔｅｒ−ＴｙｐｅＩ
ｄｅｎｔｉｆｉｅｒ　ｗｉｔｈｏｕｔ　Ａｃｃｅｓｓｉ
ｎｇ　ｔｈｅ　Ｃａｐａｂｉｌｉｔｙ”と題する論文は
、アドレス空間番号（ＡＳＮ）をアドレス空間ケイパビ
リティのためのポインタ・タイプ識別子として使用する
技術を開示している。

これは二重アドレス空間機構に関するものであり、アク
セスが有効かどうかはアドレス変換に関連するＡＳＮ第
２テーブル・エントリ（ＡＳＴＥ）を用いて決定するこ
とができるので、アクセスの有効性を調べるためにアド
レス空間を設定してはならない。一般に、ケイパビリテ
ィによるオブジェクトへのアクセスは、ケイパビリティ
中の固有フードとオブジェクトが等しい場合にのみ許さ
れる。

ケイパビリティは、それを見つげてアクセスする必要な
しに、単にオブジェクト中の固有コードを変えるだけで
無効にすることが、できる。

Ｃ９発明が解決しようとする課題 本発明の目的は、プログラムに対してアドレス空間から
命令を取り出したり１つ以上の他のいずれかのアドレス
空間にオペランドを取り出す、すなわち記憶したりする
ことを許可するアーキテクチャを提供することである。

本発明の目的には、許可が所望すれば階層的にも非階層
的にもなり得るような許可機構を提供することが含まれ
る。

また、本発明の目的には、アドレス空間をアクセスする
能力が、プログラム呼出し順にすべてのプログラムに対
して与えられたり、許可の特定レベルのみを有するプロ
グラムに限定されたり、またはいくつかの異なる許可レ
ベルに対して許されたりするような非階層的許可機構を
提供することが含まれる。

さらに、本発明の目的には、ＡＬＥＴが呼出しプログラ
ムの一次アドレス空間、ＤＵＡＬまたはＰＳＡＬを参照
するかどうかを決めるために、そしてそのような参照が
所与のＦＡＸに対して許可されるかどうかを決めるため
に、アドレス空間の許可レベルをテストすることができ
るテスト動作を提供することが含まれる。

０１課題を解決するための手段 本発明の多重アドレス空間（ＭＡＳ）ファシリティは、
１６個の３２ビツト・アクセス・レジスタ０ないし１５
を提供する。ＤＡＴがオンでＰＳＷビット１６及び１７
が２進の０１であるときに結果として生じるアクセス・
レジスタ・モードでは、記憶域オペランドの論理アドレ
スを特定するのに用いられる命令のＢまたはＲフィール
ドが、汎用レジスタばかりでなくアクセス・レジスタを
も指し示す。その指し示された汎用レジスタが、記憶域
オペランドの論理アドレスを形成するために通常の方法
で用いられる。ＤＡＴにより用いられるセグメント・テ
ーブル指定を特定してアドレス空間についての論理アド
レスを翻訳すなわち変換することにより、論理アドレス
が関係するアドレス空間を特定するために、その指し示
されたアクセス・レジスタが用いられる。アクセス令レ
ジスタ自身は、そのセグメント・テーブル指定を含まな
い。

アクセス・レジスタは、制御レジスタ１または７にそれ
ぞれ記憶されている一次または二次のセグメント・テー
ブル指定を特定することができるし、またはＡＳＴＥに
含まれるセグメント・テーブル指定（ＳＴＤ）を特定す
ることができる。後者の場合には、アクセス・レジスタ
は、アクセス・リストと呼ばれるテーブル中のエントリ
をアクセス・リスト・エントリ・トークン（ＡＬＥＴ）
によって指し示す。そして、指し示されたアクセス・リ
ストのエントリがそのＡＳＴＥを指し示す。

アクセス・リストが、指名可能ユニット・アクセス・リ
スト（ＤＵＡＬ）または−夕空間アクセス・リスト（Ｐ
ＳＡＬ）であることもある。アクセス・リストは指名可
能なユニットまたは一次アドレス空間のいずれかに関連
しているが、そのすスト中の有効なエントリは、ｌＨ８
可能なユニットの作業を行なうためにある順番に実行さ
れる種々のプログラムに関連するようになされている。

また、各プログラムが特定の許可権を有することができ
るようになされている。この許可権によって、そのプロ
グラムに関連しているアクセス・リストのエントリのみ
を用いることが許される。その許可権は、制御レジスタ
８中の１６ビツト拡張許可指標（ＦＡＸ）によって表わ
される。関係する許可機構において用いられる他の構成
要素は、アクセス・リストのエントリにおける私用ビッ
ト、アクセス・リストのエントリにおけるアクセス・リ
スト・エントリ許可指標（ＡＬＥＡＸ）、そしてＤＡＳ
ファシリティにより提供される許可権テーブルのＳピッ
トである。

アクセス・リストのエントリにおける私用ピット及びＡ
ＬＥＡＸフィールドは、ＡＬＥによって表わされるアド
レス空間に対するプログラムのアクセスを許可したりま
たは禁止したりする高性能の許可機構を提供する。その
私用ピア）がＯとなると、アクセス・リストを用いて実
行するすべてのプログラムがＡＬＥによって表わされる
アドレス空間をアクセスすることができる。また、その
ＡＬＥ私用ビットが１となり、そして制御レジスタ８に
おけるユーザのＥＡＸが、ＡＬＥＡＸフィールドに等し
くなると、特定のＦＡＸを伴うプログラムはＡＬＥによ
って表わされるアドレス空間をアクセスすることができ
る。最後に、ＡＬＥ私用ピットが１となり、そしてユー
ザの制御レジスタ８のＦＡＸが、■に等しいＳビットを
有する目標空間の許可権テーブルにおけるエントリを選
択すると、異なるＦＡＸで走っている複数のプログラム
がＡＬＥによって表わされるアドレス空間をアクセスす
ることができる。

連係スタック機構は、任意の異なった許可権レベルで動
いているプログラムが制御プログラムの介入なしに直接
連係されるのを可能にする。呼出しプログラム及び被呼
出しプログラムのシーケンスにおける各プログラムの許
可権の程度は任意に異なっていてもよ＜、シたがってコ
［階層的なプログラム構造を確立することができる。Ｅ
ＡＸ変更、ＰＳＷキー、ＰＳＷキー・マスク及び二次ア
ドレス空間の変更についての許可権に関するオプシ日ン
は、異なった許可権を異なったプログラムまたは同じ被
呼出しプログラムと関連づける手段を与える。各プログ
ラムの許可権は、制御プログラムによって管理されるエ
ントリ・テーブルで規定される。同じプログラムを異な
ったＰＣ番号で呼び出せるようにエントリ・テーブルを
設定することにより、どのＰＣ番号を呼出しに用いるか
に応じて異なった許可権をプログラムに割り当てること
ができる。エントリ・テーブルは、プログラムがどのＰ
Ｃ番号を用いて他のプログラムを呼び出せるかというこ
との制御も可能にする。

連係スタック機構によって提供されるスタッキング・プ
ログラム呼出し及びプログラム戻りの連係オペレーシヨ
ンは、異なったアドレス空間にあって異なったレベルの
許可権を持つプログラムを連係することができる。実行
状態ならびに汎用レジスタ及びアクセス・レジスタの内
容はスタッキング・プログラム呼出し命令の実行の間保
管され、プログラム戻り命令の実行の間に部分的に復元
される。連係スタックは、連係オペレーションにおいて
実行状態及びレジスタ内容の保管及び復元を効率的に行
なう手段を提供する。

Ｅ、実施例 本発明の多重アドレス空間（ＭＡＳ）機構は、二重アド
レス空間（ＤＡＳ）機構及びアクセス・レジスタ・シス
テムを改良したものである。ＭＡＳ機構は、ＤＡＳ機構
との互換性を有しかつそれに追加する形で動くように、
設計されており、若干の変更及び改良はあるが、はとん
どの部分でＤＡＳ機構のものと同じテーブル及びレジス
タ配置を使用する。アクセス・レジスタ内容（ＡＲＴ）
システムは、ユーザがアクセス・レンスタ会システムを
十分に利用できるようにすると共に、機械のアドレス指
定機能をユーザから分離し保護する。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）の使用はＡ
ＲＴの性能を高める。

サービス提供者（プログラム）は普通、ユーザに使用さ
せたいデータまたはプログラムを含むアドレス空間を１
以上所有する。サービス提供者は、プログラムにプログ
ラム呼出しくＰＣ）番号を割り当てることによって、ユ
ーザに対してそれらのプログラムを使用可能にする。Ｐ
Ｃ番号割当て操作は、プログラム制御を移すためのリン
クを確立すること、サービス呼出し者（プログラム）に
必要とされる許可特性を指定すること、及びサービス提
供者のプログラムの許可特性を割り当てることを含む。

プログラム制御はあるアドレス空間から別のアドレス空
間へ移すことができ、また同じアドレス空間に留まって
いてもよい。いずれにしても、それに伴なって許可があ
るレベルから別のレベルへ変えられることがあり、その
結果、より大きな、より小さな、または異なった許可が
与えられる。サービス提供者は呼出し者のレベルとは異
なった許可レベルでランすることができ、それによりサ
ービス提供者ルーチンは呼出し者がアクセスできないア
ドレス空間にあるデータをアクセスすることができる。

ユーザ及びサービス提供者は、アクセス・リストにおい
て私用アドレス空間として指示されていないすべての空
間をアクセスすることができる。さらにサービス提供者
はユーザがアクセスできない選択されたアドレス空間を
アクセスすることができる。同様に、サービス提供者に
対し、ユーザがアクセスできる選択されたアドレス空間
へのアクセスを禁止することができる。

プログラム命令の実行は２つのオペレージ２ンに分ける
と都合がよい。最初のオペレーションは、実行すべき命
令の取出しである。２番目のオペレージピンはオペラン
ドのアドレス指定であり、命令実行中に処理されるデー
タを取り出したり記憶したりするために行なわれる。Ａ
ＲモードのＭＡＳでは、命令は一次アドレス空間として
設定されたアドレス空間から取り出される。−次アドレ
ス空間の設定には空間切替え操作が必要な場合もある。

第１図は、本発明に従うアクセス・レジスタを用いてオ
ペランドをアドレス指定する様子を示している。動的ア
ドレス変換で使用するＳＴＤを得るためにアクセス・レ
ジスタの内容を使用スるプロセスをアクセス・レジスタ
変換（ＡＲＴ）オペレーションと呼び、第１図では参照
番号１０で示されている。命令１２は、ＯＰコード、ベ
ース・アドレスを含む汎用レジスタ１４を指定するＢフ
ィールド、及び加算器１５で汎用レジスタ１４のベース
・アドレスと組み合わされて記憶域オペランドの論理ア
ドレスを生成する変位りを含んでいる。アクセス・レジ
スタ・モードにおいては、ＢフィールドはＡＬＥＴを含
むアクセス・レジスタ１６も指定スル。Ａ　Ｌ　Ｅ　Ｔ
　ハ、ＡＲＴｌ　０で変換されると、データを記憶する
アドレス空間に対するＳＴＤを与える。ＡＲＴ　１０か
らのＳＴＤは加算器１５からの論理アドレスと組み合わ
せることができ、動的アドレス変換（ＤＡＴ）１８で一
緒に変換されると、システムによって使用されるオペラ
ンドの実アドレスが生成される。命令１２は、図示のＢ
フィールド及び変位りの他に、記憶域オペランドの論理
アドレスを含む汎用レジスタを指定するＲフィールドを
含んでいてもよい。

本発明に従うアクセス・レジスタの使用は、次の移動（
ＭＶＣ）命令で説明することもできる。

ＭＶＣＯ（Ｌ、１）、０（２） この命令は、長さしの第２オペランドを第１オペランド
記憶位置に移動する。第２オペランドの論理アドレスは
汎用レジスタ２にあり、第１オペランド記憶位置の論理
アドレスは汎用レジスタ１にある。第２オペランドを含
むアドレス空間はアクセス・レジスタ２にあるＡＬＥＴ
により指定され、第１オペランドのアドレス空間はアク
セス・レジスタ１にあるＡＬＥＴにより指定される。こ
れら２つのアドレス空間は異なっていてもよく、また現
命令のアドレス空間と異なっていてもよい。

ＡＬＥＴを用いた実アドレスへの変換の概要を第２図に
示す。２０は０番から１５番までの汎用レジスタのアレ
イを示す。２２は同じく０番から１５番までのアクセス
・レジスタのアレイを示し、各アクセス・レジスタはア
レイ２ｏの対応する汎用レジスタと対になっている。Ａ
ＬＥＴ中のアクセス・リスト・エントリ番号（ＡＬＥＮ
）がアクセス・リスト２４または２５の１つのエントリ
を選択する。アクセス・リスト２４はＤＵＡＬ（指名可
能ユニット・アクセス・リスト）であり、アクセス・リ
スト２５はＰＳＡＬ　（−夕空間アクセス・リスト）で
ある。第２図の例では、アクセス・レジスタ２のＡＬＥ
Ｎは、ＰＳＡＬ２５のエントリ３を指し示す。ＤＵＡＬ
２４の起点は指名可能ユニット・アクセス・リスト記述
子（ＤＵＡＬＤ）２６により指定され、ＰＳＡＬ２５の
起点は一次空間アクセス・リスト記述子（ＰＳＡＬＤ）
２７により指定される。あとで述べるように、ＤＵＡＬ
Ｄ２６は制御レジスタ２　（ＣＲ２）にあるエントリを
解読することにより見い出され、ＰＳＡＬＤ２７は制御
レジスタ５　（ＣＲ５）にあるエントリを解読すること
により見い出される。ＡＲＴで使用するアクセス・リス
ト記述子は有効アクセス・リスト記述子（ＡＬＤ）とし
て知られている。

アクセス・リストの各エントリは、ＡＳＮ第２テーブル
・エントリ（ＡＳＴＥ）９８を指し示すＡＳＴＥアドレ
スを含むが、ＡＳＴＥはＡＳＮ第２テーブル（ＡＳＴ）
３０にあることもないこともある。実際にＡＳＴ３０に
入っているものとはまったく独立に、ＡＲＴのためにＡ
ＳＴＥを生成してその機能を遂行させることができる。

ただし、ＰＣで使用されるＡＳＴＥはＡＳＴ３０になけ
ればならない。各ＡＳＴＥはＤＡＳ機構で使用されるも
のと同様であり、ＤＡＴ１８で実アドレスを決定するた
めのＳＴＤ値を含む。

プログラムに対しては、それぞれが異なったケイパビリ
ティ定義域を表わす２つのアクセス・リストが同時に使
用可能である。一方のアクセス・リストは指名可能ユニ
ット・アクセス・リスト（ＤＵＡＬ）と呼ばれ、他方は
一次空間アクセス・リスト（ＰＳＡＬ）と呼ばれる。Ａ
ＬＥＴのＡＬＥＮがいずれのアクセス・リストのエント
リを指し示しているかは、ＡＬＥＴ中の１ビツトにより
指定される。プログラムは、アクセス・リスト２４及び
２５の各エントリを使用することができる。

ＤＵＡＬ定義域は、指名可能ユニット（タスクまたはプ
ロセス）により実行されるプログラムのために永続的に
指名可能ユニットと関連づけられる。システムの指名可
能ユニットごとに固有のＤＵＡＬがある。ＤＵＡＬは、
たとえ関連する指名可能ユニットが多くの異なったアド
レス空間にあるプログラムを実行できるとしても、変わ
ることはない。ＰＳＡＬ定義域は一次アドレス空間と関
連づけられる。−次アドレス空間で実行されるすべての
プログラムは、そのアドレス空間のＰＳＡＬを共用する
。これにより、−次アドレス空間で実行されるプログラ
ムは、共通の一組のアドレス空間へのアクセスを共用す
ることができる。−次アドレス空間がたとえば空間切替
えＰＣオペレーンヨンによって変わると、ＰＳＡＬも変
わる。有効ＡＬＥＴを所有するユーザはＤＵＡＬ２４ま
たはＰＳＡＬ２５のアクセス・リスト・エントリをアク
セスできる。アクセスされたエントリは所望のアドレス
空間を指定する。ＡＬＥＴ及び選択された制御レジスタ
を用いて同様に制御される他の定義域を設けることも可
能である。たとえば、システムにおけるすべてのプログ
ラムのケイパビリティを有するシステム・ワイド・アク
セス・リス）　（ＳＷＡＬ）を生成することができる。

既存の機構をさらに改良するため、５ＡＳＮ定義域アク
セス・リスト（ＳＳＡＬ）のごとき種々の定義域のサブ
セットを構成することもできる。

ＡＲモードにおいては、ＡＬＥＴが一次アドレス空間及
び二次アドレス空間にあるオペランドをそれぞれアクセ
スするように予約されているので、１）　Ｕ　Ａ　Ｌ　
２４のエントリＯ及び１は使用されない。

ＣＰＵのアドレス指定モードは、後述のように、ＰＳＷ
中のビットによって指定される。ＣＰＵがＡＲアドレス
指定モードにあれば、Ｏ（Ｘ’００００００００’）の
ＡＬＥＴは常に一次アドレス空間を示し、１　（Ｘ’０
ＯＯＯ０００１’）のＡＬＥＴは常に二次アドレス空間
を示す。第２図のブロック２８はこれらの特別なＡＬＥ
Ｔを識別し、１）ＡＴ１８へのＰＡＳＮ及び５ＡＳＮに
対する正しいＳＴＤを与える。ＣＰＵがホーム・アドレ
ス指定モードにあれば、ホーム・アドレス空間が実行す
べき命令及びデータのソースであ不。ホーム・アドレス
空間は、実行中のプログラムに対する監視プログラム制
御情報を有するアドレス空間として定義される。オペレ
ーティング・システムは、データ・アクセスの目的で各
ホーム空間に対して２　（Ｘ　’　０００００００２　
”　）（Ｆ）ＡＬＥＮを割り当て、ホーム空間のための
ＳＴＤはＡＲＴによって得られる。第２図のブロック２
８に示されるように、ＡＬＥＮがＯに等しいなら、ＳＴ
Ｄが制御レジスタ１から得られるし、ＡＬＥＮが１に等
しいなら、ＳＴＤが制御レジスタ７から得られる。

−次アドレス空間及び二次アドレス空間に対するＳＴＤ
値はそれぞれ制御レジスタ１及び７に保持されるので（
第３図参照）、アクセス・リスト・エントリＯ及び１は
使用されない。第２図の例では、ＰＳＡＬ２５のエント
リ０，１及び２は使用されず、無効二ントリとしてマー
クされる。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）１９９は、
ＡＲＴから生ずるＳＴＤを保持するため、ＡＲアレイ２
２、ＰＳＡＬ２５及びＡＳＴ３０からの入力を受は取り
保管する。ＡＬＢ１９９はアクセス・リスト記述子ＤＵ
ＡＬＤまたはＰＳＡＬＤも保持する。同じＡＬＥＴが再
び使用される場合、ＡＬＢ１９９は正しい出力を直接Ｄ
ＡＴ１８へ供給し、ＡＲＴを繰り返す必要はない。

命令実行中のプログラムの制御及びＣＰＵの状態に関す
る情報を与える制御レジスタ及びＰＳＷをそれぞれ第３
図及び第４図に示す。

第３図は、本発明のＭＡＳ機構に関係する制御レジスタ
Ｏ〜１５の内容を示している。これらの内容の多くは公
知のＤＡＳ機構のものと同じであり、したがって、以下
では主としてＭＡＳ機構のためになされた変更個所につ
いて述べることにする。

制御レジスタＯのビット１５（Ｍ）が１であれば、ＣＰ
ＵがＭＡＳモードで動作していること、及び制御プログ
ラムがＭＡＳをサポートすることを示す。ＭＡＳ機構は
、エントリ・テーブル・工　゛ントリ、ＡＳＮ第２テー
ブル・エントリ、連係スタックの使用可能性、及びアク
セス・レジスタ・モードに入る能力について新しいフォ
ーマットを使用する。制御レジスタ１は一次セグメント
・テーブル記述子（ＰＳＴＤ）を含む。そのビット１〜
１９は一次セグメント・テーブル起点（ＰＳＴＯ）を指
定し、ビット２５〜３１は一次セグメント・テーブル長
（ＰＳＴＬ）を指定する。制御レジスタ２のビット１〜
２５は、後述のように、ＤＵＡＬＤを見つけるためにＭ
Ａ８機構によって使用される指名可能ユニット制御テー
ブル起点（ＤＵＣＴｏ）を指定する。制御レジスタ５の
ビット１〜２５は、−次ＡＳＴＥ起点（ＰＡＳＴＥＯ）
を指定する。後述のように、制御レジスタ５の内容は、
ＰＳＡＬ起点と、−次アドレス空間についてのＡＳＴＥ
中の他の情報を見つけるべくＡＳＴＥエントリを指し示
す。

制御レジスタ７は、ビット１〜１９が二次セグメント・
テーブル起点（ＳＳＴＯ）を指定し、ビット２６〜３１
が二次セグメント・テーブル長（ＳＳＴＬ）を指定する
二次セグメント・テーブル記述子（ＳＳＴＤ）含む。制
御レジスタ８のビットＯ〜１５は、本発明のＭＡＳ機構
で使用される拡張許可指標（ＥＡＸ）を含む。後述のよ
うに、ＥＡＸはサービス提供者の制御のもとにエントリ
・テーブル・エントリ中のピット内容の指定にしたがっ
て変えることができ、これにより、プログラムによるア
ドレス空間のアクセスの許可を変更することができる。

制御レジスタ１３は、ビット１〜１９がホーム・セグメ
ント・テーブル起点（Ｈ８ＴＤ）を指定し、ビット２５
〜３１がホーム・セグメント・テーブル長（Ｈ８ＴＬ）
を指定するホーム・セグメント・テーブル記述子（Ｈ８
ＴＤ）を含む。制御レジスタ１５のビット１〜２８は、
後述のように、最後の連係スタック・オペレーションで
定義された連係スタック・エントリのアドレスを含む。

第４図に示したＰＳＷのフォーマットにおいて、ビット
５はＤＡＴｌ　８が活動状態かどうかを示すＤＡＴモー
ド・ビット（Ｔ）である。ビット１６及び１７はアドレ
ス指定モードを指定する。ＤＡＴｌ８が活動状態の場合
、ビット１６及び１７の組合せは、ＣＰＵが一次モード
（００）　、二次モード（１０）、アクセス・レジスタ
・モード（０１）、及びホーム・モード（１１）のいず
れにあるかを示す。ＰＳＷのビット３２は、ビット３３
〜６３の命令アドレスのフォーマットを指定するアドレ
ス指定モード・ビットである。ＰＳＷの残りのフィール
ドの機能及びフォーマットはＩＢＭシステム／３７０で
公知のものである。

第２図のところで説明したＡＬＥＴのフォーマットを第
５図に示す。ＡＬＥＴのビット７は＝−次リスト・ビッ
トであり、これが１であれば、ＡＬＥＮがＰＳＡＬを参
照することを示す。ビット７が０であれば、ＡＬＥＮは
ＤＵＡＬを参照する。ビット１６〜３１はＡＬＥＮを含
む。ＡＬＥＮを１６倍すると、その積は、有効アクセス
・リストの開始点から指定されたアクセス・リスト・エ
ントリまでのバイト数に等しい。ＡＲＴの間にもしＡＬ
ＥＮが有効アクセス・リスト外のエントリを指定するか
、またはＡＬＥＴの左から７ビツト（ビット０〜６）が
オールゼロでなければ、例外が認識される。ＡＬＥＮが
有効ＡＬＤのアクセス・リスト長（ＡＬＬ）によって決
定されるアクセス・リストの終わりを越えたアドレスを
指し示していると、アクセス・リスト・エントリは有効
アクセス・リストの外にある。ＡＬＬについては第１４
図を参照されたい。ＡＬＥＴがｘ’ｏｏｏｏｏｏｏｏ。

またはＸ’０００００００１’　（Ｘ“°は１６進表記
を意味する）の場合は、」−述のＡＬＥＴのフォーマッ
トは適用されない。これら２つのＡＬＥＴ値はＡＲＴプ
ロセスによって特別の意味を割り当てられている。

ＡＬＥＴは、アクセス・レジスタ、汎用レジスタ及び記
憶装置のいずれにも保持することができ、ユーザの問題
プログラムによる操作からは保護されない。どのプログ
ラムも命令によってＡＬＥＴの値をアクセス・レジスタ
、汎用レジスタ及び記憶装置の間で自由に転送すること
ができる。呼び出されたプログラムは、アクセス・レジ
スタの内容を自身が使用できる任意の記憶域に保管する
こと、アクセス・レジスタを自身の目的のためにロード
し使用すること、及び呼出しプログラムへ戻る前にアク
セス・レジスタの元の内容を復元することが可能である
。ＡＬＥＴのビット８〜１５はアクセス・リスト・エン
トリ順序番号（ＡＬＥＳＮ）を含む。ＡＬＥＴは問題プ
ログラムからは保護されず、ユーザが誤ってその内容を
別の値に変えてしまう可能性があるので、信頼性を高め
るためにＡＬＥＳＮをＡＬＥＴに含ませている。これは
ＡＲＴの間に検査される。

アクセス・リスト・エントリ（ＡＬＥ）のフォーマット
を第６図に示す。ＡＬＥのビットＯは、ＡＬＥが無効か
どうかを示す無効ビットである。ビット７は私用ビット
で、もしＯであれば、どのプログラムもＡＲＴオペレー
ションでこのアクセス・リスト・エントリを使用するこ
とができる。ビット７が１であれば、呼出しプログラム
がこのアクセス・リスト・エントリを使用できるかどう
かを決定するため、ビット１６〜３１のアクセス・リス
ト拡張許可指標（ＡＬＥＡＸ）が使用される。

ＡＬＥはビット８〜１５にＡＬＥＳＮ値を含む。

これは、有効性検査のために、当該ＡＬＥを指定したＡ
　Ｌ　Ｅ　ＴのＡＬＥＳＮと比較される。ＡＬＥのビッ
ト６５〜８９は、関連するアドレス空間の対応スるＡＳ
ＴＥアドレスを含む。ＡＬＥのビット９６〜１２６は、
後述のＡＳＴＥエントリに関する有効性検査で使用され
るＡＳＴＥ順序番号（ＡＳＴＥＳＮ）を含む。

第２図に示したアクセス・リスト２４及び２５のエント
リは、問題プログラムによる直接操作から保護するため
、制御プログラムによって与えられる。この保護は、キ
ー制御型の保護、またはアクセス・リストを問題プログ
ラムがＤＡＴでアクセスできない実記憶域に置（ことに
より実現できる。ＡＬＥが有効か無効かはビット０によ
って示される。有効ＡＬＥは、適切に許可されたプログ
ラムがアクセスできるアドレス空間を指定する。

無効ＡＬＥは、割振り又は１１１割振りの場合は有効エ
ントリとして使用できる。制御プログラムは、有効ＡＬ
Ｅを割り振ったり、以前に割り振ったＡＬＥを無効にし
たりするサービスを提供する。

ＡＬＥの割振りは次のようなステップで行なわれれる。

まず、問題プログラムが、アドレス空間の識別子及びＤ
ＵＡＬ２４またはＰＳＡＬ２５を指定する標識、すなわ
ちＡＬＥＴの一次リスト・ビット７を制御プログラムに
渡す。制御プログラムはこれに応答して、問題プログラ
ムがアドレス空間のアクセスを許されているかどうかを
検査する。もし許されていると、制御プログラムは指定
されたアクセス・リストから無効エントリを１つ選択し
、それを有効二ントリに変え、その中にＡＳＴＥアドレ
ス及びＡＳＴＥＳＮを含ませることにより当該アドレス
空間を指定し、割り振られたＡＬＥを指定するＡＬＥＴ
の値を問題プログラムに戻す。かくして、問題プログラ
ムは新しいＡＬＥＴをアクセス・レジスタに置くことに
より、アドレス空間をアクセスできるようになる。割り
振られたＡＬＥはあとで制御プログラムの無効化サービ
スにより、無効にされることがある。

無効にされたＡＬＥが再割振りされる場合、前の割振り
で指定されたアドレス空間とは別のアドレス空間が指定
される。ユーザが概念的に正しくないアドレス空間を指
定するＡＬＥＴを誤って使用するのを避けるために、Ａ
ＬＥＴ及びＡＬＥの両方にＡＬＥＳＮが保持される。制
御プログラムは、ＡＬＥを割り振る時、同じＡＬＥＳＮ
をＡＬＥ及び指定されたＡＬＥＴの両方に置き、ＡＬＥ
Ｔを問題プログラムに戻す。ＡＬＥを再割振りする時は
、制御プログラムは再割振りされるＡＬＥの中のＡＬＥ
ＳＮの値を変え、それが前に指定されたＡＬＥＴ中のＡ
ＬＥＳＮの値と一致しないようにする。

ＡＬＥのＡＳＴＥＳＮについては、あとでＡｓＴＥに関
連してさらに詳しく説明するが、ここで重要なのは、Ａ
ＬＥ及びＡＳＴＥに含まれるＡｓＴＥＳＮの値を比較す
ることによって、ＡＳＴＥの指定に関するＡＬＥの権限
が確認されるということである。かくして、ＡＳＴＥの
再割当てが可能になり、このＡＳＴＥを参照していたす
べてのＡＬＥを調べる必要なしに、異なったＡＳＴＥＳ
Ｎを割り当ててその使用を制御することができる。

ＡＳＴＥＳＮの使用により、制御プログラムは、ＡＳＴ
Ｅを使用することができたすべてのプログラムまたは指
名可能ユニットを保持する必要はない。かくして、ＡＳ
ＴＥＳＮを変えることでアクセス権限を変えることがで
き、適切なＡＳＴＥＳＮなしにＡＳＴＥを使用しようと
すると、例外又は割込みが生じる。これにより、オペレ
ーティング・システムは、ＡＳＴＥＳＨの変更前にＡＬ
Ｅで許可されたケイパビリティでＡＳＴＥをアクセスし
ようとする試みを知ることができる。かくして、オペレ
ーティング−システムは、新しいあるいは異なった空間
のためにＡＳＴＥを安全に再使用する、または既存の空
間を使用するためその空間の現アクセス者の権限を再び
有効化する機構を有する。

第７図、第８図及び第１０図はそれぞれ連係テーブル、
エントリ・テーブル及び連係スタックのエントリのフォ
ーマットを示している。これらのテーブルは、同じまた
は異なったアドレス空間にあるプログラムの間で制御を
移すために連係を確立するためにＭＡＳファシリティに
よって使用される。

前述のように、ＰＣ番号は、システムによって呼び込ま
れかつサービス提供者によって構成される特定のＰＣル
ーチンを識別する。ＰＣルーチンを提供する各サービス
提供者は、自身のルーチンを定義するための１以上のエ
ントリ・テーブルを所有する。エントリ・テーブルは、
ＰＣルーチンへのアクセスを要求するアドレス空間の連
係テーブルに接続される。エントリ・テーブルの各エン
トリは１つのＰＣルーチンを定義し、その入口点及び動
作特性を含むと共に、ＰＣ命令がスクッキングＰＣかど
うかも示す。第７図は連係テーブル・エントリ（ＬＥＴ
）のフォーマットを示したもので、無効ビット（Ｉ）、
エントリ・テーブル起点（ＥＴＯ）及びエントリ・テー
ブル長（ＥＴＬ）を含み、これらによりエントリ・テー
ブル記述子が定義される。

第８図は第７図の連係テーブル・エントリにより指し示
されるエントリ・テーブルのエントリのフォーマットを
示している。エントリ・テーブル・エントリのビットＯ
〜１５は許可キー・マスク（ＡＫＭ）を含み、これは、
ＰＣ命令を出したプログラムが問題状態においてこのエ
ントリ点を呼び出すことを許されているかどうかを検査
するのに用いられる。ビット１６〜３１は、Ｐｃ５ｓ及
びＰＣ−ｃｐのいずれが生じるかを示すエントリ・アド
レス空間番号（ＥＡＳＮ）を含む。ＥＡＳＮがオールゼ
ロであれば、Ｐ　Ｃｃ　ｐが指定され、さもなければＰ
Ｃ−ｓｓが指定される。後者の場合、ＥＡＳＮは一次Ａ
ＳＮ　（ＰＡＳＮ）を置き換えるアドレス空間番号（Ａ
ＳＮ）を識別する。

ビット３２はアドレス指定モード・ビットであり、ＰＣ
オベレーシーンでＰＳＷ中のアドレス指定モード・ビッ
トを置き換える。ビット３３〜６２に含まれるエントリ
命令アドレス（ＥＩＡ）は、ＰＣオペレーションでＰＳ
Ｗ中の命令アドレスを置き換える。ビット６３はエント
リ問題状態ビットであり、ＰＣオペレーションで現ＰＳ
Ｗの問題状態ビット（ビット１５）を置き換える。ビ、
ソト６４〜９５は、ＰＣオペ−ジョンで汎用レジスタ４
に置かれるエントリ・パラメータを含む。ビット９６〜
１１１は、後述のＭビットの値に応じて汎用レジスタ３
の内容とオア結合されるかまたはその内容を置き換える
エントリ・キー・マスク（ＥＫＭ）を含む。ビット１２
８はＰＣタイプ・ビット（Ｔ）で、これが１であれば、
ＰＣ命令がスクッキング・オペレーションを遂行するこ
とを示す。ビット１３１はＰＳＷキー制御ピッ）　（Ｋ
）であり、これが１であれば、ビット３６〜１３９のエ
ントリ・キー（ＥＫ）がスタッキングＰＣオペレーショ
ンでＰＳＷ中のＰＳＷキーを置き換えることを示す。

このにビットがＯであれば、ＰＳＷキーは変更されない
。ビット１３２はＰＳＷキー・マスク制御ビット（Ｍ）
であり、これが１であれば、ＥＫＭがスタッキングＰＣ
オペレーンヨンで汎用レジスタ３にあるＰＳＷキー・マ
スクを置き換えることを示す。ＭビットがＯであれば、
ＥＫＭはスタッキングＰＣオペレーンヨンで制御レジス
タ３にあるＰＳＷキー・マスクとオア結合される。ビッ
ト１３３は拡張３１可指標制御ビツト（Ｅ）であり、こ
れが１であれば、ビット１４４〜１５９のエントリＥＡ
ＸがスタッキングＰＣオペレーションで制御レジスタ８
にある現ＦＡＸを置き換えることを示す。Ｅビットが０
であれば、制御レジスタ８にある現ＦＡＸは変更されな
い。ビット１３４はアドレス空間制御ビット（Ｃ）であ
り、これが１であれば、現ＰＳＷのビット１７がスタッ
キングＰＣオペレーションで１にセットされることを示
す。ＣビットがＯであれば、現ＰＳＷのビット１７も０
にセットされる。スクッキングＰＣ命令が出される時は
、ＣＰＵは一次空間モードまたはアクセス・レジスタ・
モードのいずれかになければならないので、Ｃビットが
１であれば、ＣＰＵはアクセス・レジスタ・モードにな
り、Ｃビットが０であれば、−夕空間モードになる。ビ
ット１３５は二次ＡＳＮ制御ピッ）　（Ｓ）であり、こ
れが１であれば、スクッキングＰＣ−ｓｓオペレーショ
ンでビット１６〜３１のＥＡＳＮが新しい二次ＡＳＮに
なりかつ新しい二次セグメント・テーブル記述子（ＳＳ
ＴＤ）が新しい一次セグメント・テーブル記述子（ＰＳ
ＴＤ）に等しく設定されることを示す。ＳピッがＯであ
れば、新しい二次アドレス空間番吋（ＳＡＳＮ）及び５
ＳＴＤは、呼出しプログラムの占い一次アドレス空間番
号（ＰＡＳＮ）及びＰＳＴＤにそれぞれ等しく設定され
る。

ＥＡＳＮがオールゼロでなければ、ビット１６１〜１８
５のＡＳＴＥアドレスはその右側に６個のゼロを付加さ
れて、ＥＡＳＮのＡＳＮ変換を適用した結果の実ＡＳＴ
Ｅアドレスを形成する。かくして、エントリ・テーブル
・エントリ中のＥＡＳＮ及びＡＳＴＥアドレスがＳＴＤ
を含むＡＳＴ３０のエントリを指し示すことがわかる。

ＥＡＳＮのＡＳＮ変換がＡＳＴＥアドレスを得るために
遂行されるかどうか、あるいはビット１６１〜１８５の
ＡＳＴＥアドレスがその指定されたＡＳＴＥを見つける
のに使用されるかどうかは予測できない。

ＣＰＵは性能改善のために、ビット１６１〜１８５のＡ
ＳＴＥアドレスを用いてその指定されたＡＳＴＥを見つ
けることができる。

第９図は、指名ＩＪＪ能ユニットごとに制御プログラム
によって作成され得る連係スタック３５を示している。

この連係スタックは、スタッキング・オペレージ四ンの
間、実行状態と汎用レジスタ及びアクセス・レジスタの
内容とを保管するのに用いる。連係スタックは、戻りオ
ペレージ１ンの間に保管内容の一部を復元するのにも使
用される。

連係スタックは仮想記憶域にあり、関連する指名可能ユ
ニットのためのホーム・アドレス空間に置かれる。第３
図の制御レジスタに関連して説明したように、ホーム・
アドレス空間は制御レジスタ１３のＨ８ＴＤによって指
定される。これは連係スタック情報を保護し、ユーザ・
アドレス空間で障害が発生した場合に連係スタック情報
の回復を可能にする。

連係スタックは問題状態プログラムからは保護されてお
り、それらのプログラムは、特別の抽出及び修正命令に
よる場合を除いて、連係スタックに保管されている情報
を調べたり修正したりすることはできない。連係スタッ
ク３５は、正方向ポインタ及び逆方向ポインタによって
連鎖される複数の連係スタック・セフシロン３Ｂ、３’
ｌび３８からなっていてもよい。

連係スタックには３種類のエントリ、すなわち逆方向ポ
インタを有する見出しエントリ４０、正方向ポインタを
をする後書きエントリ４２、及び状態エントリ４３（連
係スタック・セフシロン３６参照）がある。見出しエン
トリ及び後書きエントリはそれぞれ連係スタック・セフ
シロンの始め及び終りにあり、連係スタック・セクシ曽
ンを連鎖するのに使用される。見出しエントリ及び後書
きエントリは制御プログラムにより作成され、スタッキ
ング・オペレージ１ンで実行状態及びレジスタ内容を保
管すべく状態エントリが付加される。

制御レジスタ１５にある連係スタック・エントリ・アド
レスは現状態エントリ４４を指し示すか、またはセクシ
日ン中の最後の状態エントリが除去されていると現セク
ションの見出しエントリを指し示す。

第１０図は連係スタック状態エントリの内容を示したも
ので、スタッキングＰＣ命令の場合、汎用レジスタの内
容（ＧＲｓ）、アクセス・レジスタの内容（ＡＲｓ）　
、ＰＳＷキー・マスク（ＰＫＭ）、二次アドレス空間番
号（ＳＡＳＮ）　、制御レジスタ８からのＥＡＸ、−次
アドレス空間番号（ＰＡＳＮ）　、及びＰＳＷの内容を
含む。これらはすべてスタッキング命令の開始時のもの
である。

さらに、使用されるＰＣ番号も含まれる。後述するブラ
ンチ・スタック命令の場合は、ＰＣ番号の代りにアドレ
ス指定モード・ビット及びブランチ・アドレスが保管さ
れる。

連係スタック・エントリはいずれのタイプも８バイトの
倍数の長さを有する。見出しエントリ及び後書きエント
リはそれぞれ１６バイトである。

状態エントリは１６８バイトである（第１０図の下側の
数字はバイト番号を示している）。いずれのタイプもそ
の終りに８バイトのエントリ記述子（第１０図の連係ス
タック状態エントリの４６参照）を有する。

エントリ記述子のビットＯはアンスタック抑止ビット（
Ｕ）である。見出しエントリまたは状態エントリのエン
トリ記述子においてビットＵが１であれば、プログラム
戻りでのアンスタッキング・プロセスの間にスタック・
オペレージロン例外が認識される。状態エントリがスタ
ッキング・プロセスの間に作成される時、そのエントリ
記述子のビットＵは０にセットされる。

エントリ記述子のビット１〜７はエントリ・タイプ（Ｅ
Ｔ）・コードで、当該エントリ記述子を含む連係スタッ
ク・エントリのタイプを指定する。

ＥＴコードには次の４種類がある。

００００００１　　見出しエントリ ｏｏｏｏｏｔｏ　　後書きエントリ ｏｏｏｏｔｏｏ　　ブランチ状態エントリ００００１０
１　　プログラム呼出し状態エントリ エントリ記述子のビット８〜１５は制御プログラムによ
って与えられるセクション識別子（ＳＩ）である。スタ
ッキング・プロセスで作成されるエントリでは、プロセ
スはＳＩを先行の連係スタック・エントリのＳＩに等し
く設定する。エントリ記述子のビット１６〜３１は、当
該エントリの終りから同じ連係スタック・セクション中
の後書きエントリの始めまでのバイト数を指定する残余
自由空間（ＲＦＳ）フィールドを形成する。エントリ記
述子のビット３２〜４７は、同じ連係スタック・セクシ
ョンにおける次の連係スタック・エントリ（後書きエン
トリを除く）のサイズをバイトで指定する次エントリ・
サイズ（ＮＦＳ）フィールドを形成する。

スクッキング・プロセスの間に連係スタックで新しい状
態エントリを作成する場合、現連係スタック・セクショ
ンが新しいエントリを含むのに十分な自由空間を持って
いると、新しいエントリは現連係スタック・エントリの
エントリ記述子の直後に置かれる。現セクションに十分
な自由空間がなくても、現セクションの後に別のセクシ
ョンがあることを現セクションの後泣きエントリが示し
ていると、その後続セクションに十分な残余自由空間が
あれば、新しいエントリは後続セクションの見出しエン
トリのエントリ記述子の直後に置かれる。後続セクショ
ンがないことを後書きエントリが示していると、例外が
認識され、プログラム割込みが起こる。その場合、制御
プログラムが別のセクションを割り振り、それを現セク
ションに連鎖して、スクッキング・オペレーションを再
実行させる。後続セクションがあっても、その中に十分
な自由空間がなければ、例外が認識される。

スクッキング・オペレーションで新しい状態エントリ４
４がうまく作成されると、制御レジスタ１５にある連係
スタック・エントリ・アドレスは、新しいエントリのエ
ントリ記述子の一番左のバイトを指定するように更新さ
れ、かくしてこのエントリが新しい現連係スタック・エ
ントリになる。

スクッキング・プロセスで状態エントリを作成する場合
、そのＮＦＳフィールドにはゼロが置かれ、作成された
状態エントリの長さは先行エントリのＮＦＳフィールド
に置かれる。戻りオペレーションでは、汎用レジスタ及
びアクセス・レジスタの内容、ならびに制御レジスタの
種々の内容が連係スタック状態エントリ４４から復元さ
れ、制御レジスタ１５にある連係スタック・エントリ・
アドレスは前の連係スタック・エントリを指し示すよう
に変更される。状態エントリが戻りオペレーションのア
ンスタッキング・プロセスの間に論理的に削除されると
、先行エントリのＮＦＳフィールドにゼロが置かれる。

上述から明らかなように、連係スタックを使用すると、
プログラム制御が戻り命令によって被呼出しプログラム
から戻される時、呼出しプログラムの動作環境及び許可
レベルを復帰させることができる。連係オペレージロン
は開始点まで遡れると共に、無効な変更が生じないよう
ユーザに強要する。

制ＱＩＩプログラムは、プログラムを含む各アドレス空
間に対してアドレス空間番号（Ａ　Ｓ　Ｎ）を割り当て
る。ＤＡＳ機構に関連して述べたように、ＡＳＮ４ｔＰ
Ｃ−ｓｓオペレージリンの間に変換されることがある。

しかし、ＡＳＴＥアドレスがＥＴＥにあるので（第８図
参照）、ＰＣ−ｓｓオペレージ四ンにおいて、ＡＳＴＥ
へのアクセスをＡＳＮ変換なしにＥＴＥを用いて直接行
なうことができる。制御プログラムは、アドレス空間に
関連するＡＳＴＥにポインタを置くことによって、５Ｔ
Ｄ１ＡＴ及び連係テーブルを各ＡＳＮと関連づける。そ
れらのアドレス空間にあるデータも、ＡＳＴＥを１旨し
示すアクセス・リスト・エントリを制御プログラムに作
成させることにより、アクセスすることができる。アド
レス空間によってはデータしか含まないものもある。Ｍ
ＡＳファシリティのケイパビリティがそのようなアドレ
ス空間の作成を定める。そのようなアドレス空間はＡＳ
Ｎを持たない。データだけの空間の場合は、ＡＳＴＥｌ
ＳＴＤ、ＡＴ及びＡＬＥだけが使用される。

第１１図及び第１２図はそれぞれＡＳＮ第１テーブル及
びＡＳＮ第２テーブルのエントリのフォーマットを示し
たものであるが、これらは前述のＤＡＳ機構のものとき
わめてよく似ている。第１１図及び第１２図の各エント
リは１つのアドレス空間を表わし、そのアドレス空間へ
の連係及びアドレス可能性を与えるべく制御プログラム
によって設定される。

第１２図はＡＳＴＥのフォーマットを示シている。ＡＳ
ＴＥのビット０は、ＡＳＴＥが無効かどうかを示す無効
ビットである。許可権テーブル起点（ＡＴＯ）及び許可
権テーブル長（ＡＴＬ）は、関連する許可権テーブルの
許可権テーブル記述子（ＡＴＤ）を示す。ビット９６〜
１２７は関連する連係テーブル記述子（ＬＴＤ）を含み
、ビット１２８〜１５９は関連するアクセス・リスト記
述子（ＡＬＤ）を含む。ビット１６０〜１９１はＡＳＴ
Ｅ順序番号（ＡＳＴＥＳＮ）を含む。ＡＳＴＥは、制御
プログラムによるアドレス空間の作成及び削除に伴なっ
て再割り振りされることがあるので、新しく作成された
各ＡＳＴＥは新しい固膏のＡＳＴＥＳＮを割り当てられ
る。ＡＲＴオペレーションを実行する時、ＡＳＴＥが異
なったアドレス空間または異なった権限に対して安全に
再使用できるように、有効性検査として、アクセス・リ
スト中のＡＳＴＥＳＮとＡＳＴＥ中のＡＳＴＥＳＮが比
較される。

第１３図は、各ＡＳＴＥに関連する許可権テーブルを示
している。ＤＡＳ機構と同じく、各許可権テーブル・エ
ントリはＰピット及びＳビットを１つずつ持っている。

許可権テーブルのエントリは、関連するアドレス空間を
アクセスするために、使用されているＦＡＸの各値に対
して許可権テーブルに１つのエントリが存在するように
指標づけされる。後述のように、制御レジスタ８　（Ｃ
Ｒ８）にあるＦＡＸの値に対応する許可権テーブル・エ
ントリを用いて、プログラムがＡＳＴＥに関連するアド
レス空間のアクセスを許されているかどうかを調べるこ
とができる。

第１４図は、制御レジスタ２にアドレスが保持されてい
る指名可能ユニット制御テーブル（ＤＵＣＴ）のフォー
マットを示している。ＤＵＣＴのバイト１６〜１９は指
名可能ユニット・アゲセス・リスト記述子（ＤＵＡＬＤ
）を含む。ＤＵＣＴの他のバイトはＭＡＳＡ８機構使用
されないので、説明は省略する。

プログラム呼出しくＰＣ）命令は、ＭＡＳフ１シリティ
における連係機構の機能を上げるべ（改善された。ＰＣ
命令が出された時、ＥＴＥ（第８図）のＴビット、すな
わちビット１２８が１であれば、スクッキングＰＣオペ
レージ購ンが実行される。スクッキングＰＣは、エント
リ・テーブル・エントリ中の許可キー・マスクにより、
エントリ・テーブルから入ることを許される。特に、空
間切替えを伴なうスクッキングＰＣは、（新しいプログ
ラムに関連する）新しいＦＡＸを制御レジスタ８に置く
ことがある。スクッキングＰＣは、汎用レジスタ０〜１
５の内容、アクセス・レジスタ０〜１５の内容、更新さ
れた命令アドレス（戻りアドレス）を含む完全なＰＳＷ
、ＰＡＳＮｌＳＡＳＮ。

ＰＫＭ１ＥＡＸ１エントリがプログラム呼出しによって
作成されたことを示す標識、及び２ワ一ド分の修正可能
域をエントリに保管する。ＭＡＳファシリティは、連係
スタックの最後の状態エントリにおける情報を取り出し
てそのエントリにおける修正可能領域の内容を修正する
ための命令を含む。

修正可能域の目的は、プログラムの障害が生じた時に適
切な回復動作がとれるように、プログラムの進行杖況を
記録できるようにすることにある。

連係機能を改善するため２つの新しい命令、すなわちブ
ランチ・スタック及びプログラム戻りが追加された。

ブランチ・スタック命令はＰＳＷ中の命令アドレスを変
更し、第８図の連係スタックにブランチ状態エントリと
呼ばれる状態エントリを作成する。

ブランチ状態エントリは、ブランチ・スタック命令によ
り作成されかつＰＣ番号の代わりにブランチ・アドレス
を含むということを除くと、プログラム呼出し状態エン
トリと同じである。ブランチ・スタック命令は、呼出し
プログラムの中、または被呼出しプログラムの入口点（
もしくはその近く）で使用することができる。入口点で
のブランチ・スタック命令は、古い呼出しプログラムを
変更することなく連係スタックを使用することを可能に
する。

プログラム戻り命令は、スクッキングＰＣ命令またはブ
ランチ・スタック命令によって制御権を与えられたプロ
グラムから戻るのに用いられる。

プログラム戻り命令は最後の連係スタック状態エントリ
を論理的に削除する。このエントリはプログラム呼出し
状態エントリでもブランチ状態エントリでもよい。最後
の状態エントリがプログラム呼出し状態エントリであれ
ば、プログラム戻り命令は、エントリ中に保管されてい
たすべての状態情報ならびに汎用レジスタ２〜１４及び
アクセス・レジスタ２〜１４の内容を復元する。０番、
１番及び１５番の汎用レジスタ及びアクセス・レジスタ
は、プログラム戻り命令によっては変更されない。最後
の状態エントリがブランチ状態エントリであれば、プロ
グラム戻り命令は、完全なＰＳＷ（ＰＥＲマスク・ピッ
）Ｒを除く）ならびに汎用レジスタ２〜１４及びアクセ
ス・レジスタ２〜１４の内容だけを復元する。呼び出さ
れたプログラムが実行されていた間に発生したかもしれ
ないＰＥＲの使用可能状態または使用禁止状態を妨げる
ことのないように、ＰＥＲマスク・ビットＲ（第４図参
照）はプログラム戻りオペレージロンによっては復元さ
れない。スクッキング・プログラム呼出し及びプログラ
ム戻りの組合せは、非階層的なプログラム連係、すなわ
ちある範囲の権限を持ったプログラムから、より小さい
、より大きいまたはまったく異なる権限を持ったプログ
ラムへの連係を可能にする。

第１５図、第１６図及び第１７図は、スタッキングＰＣ
オペレーションを実行するのに必要なステップの論理フ
ローを示している。この論理フローは、ＤＡＳのプログ
ラム呼出し命令の実行にも使用できる。図面中の説明は
、種々の値が数学的にどのように操作されてアドレスを
生成するかを述べている。第３図に戻って、制御レジス
タＯのビット１５（ＣＲｏ、１５）がＯであれば、ＥＴ
Ｅは１６バイトであり、ＤＡＳプログラム呼出しオペレ
ーションだけを実行できる。ＣＲｏ、１５が１であれば
、ＥＴＥは３２バイトであり、ＥＴＥビット１２８がＤ
ＡＳ　　ＰＣ及びスタッキングＰＣのいずれを実行する
のかを示す。

第１５図は、プログラム呼出しのＰＣ番号変換オペレー
ションの論理フローを示している。ＣＲｏ、１５＝１で
あれば、制御レジスタ５にあるＰＡＳＴＥＯ（第３図参
照）によって指定されるＡＳＴＥが取り出される。この
−次ＡＳＴＥはビット９６〜１２７にＬＴＤを含む（第
１２図参照）。

プログラム呼出しがＤＡＳプログラム呼出しであれば（
ＣＲｏ、１５＝Ｏ）、通常のＤＡＳオペレーションと同
じく、ＬＴＤは制御レジスタ５にある。

プログラム呼出し命令５０は、ＤＡＳの場合と同様に、
ＬＸ５１及びＥＸ５２からなるｐｃ番号を指定する。Ｌ
Ｘ５１は、加算操作５４により連係テーブル起点（ＬＴ
Ｏ）５３と結合され、連係テーブル・エントリ５５の実
アドレスを生成する。ＥＸ５２は、加算操作５６により
連係テーブル・エントリ５５のエントリ・テーブル起点
（ＥＴＯ）と結合され、エントリ・テーブルにおけるエ
ントリ・テーブル・エントリ（ＥＴＥ）５７の実アドレ
スを生成する。

第１６図は、現−次に対するスクッキング・プログラム
呼出しくＰＣ−ｃｐ）及び空間切替えを伴なうスクッキ
ング・プログラム呼出しくｐｃ−ＳＳ）を実行するため
に第１５図から続（論理フローを示している。前述のよ
うに、ＥＴＥ５７のＴビット６０が１であれば、スクッ
キング・オペレーションが実行される。まず、ＡＫＭ６
２の値が、問題状態におけるプログラム呼出し命令の実
行前に制御レジスタ３に存在していたＰＫＭ６４と６３
でアンド結合される。６３でのアンド操作の結果がオー
ルゼロであれば、プログラム呼出し命令はこの点から入
ることを許されず、オペレーションは終了する。６３で
のアンド操作でいずれかのビットが一致していると、プ
ログラムはこのエントリのところでプログラム呼出しを
行なうことを許され、オペレーションが続けられる。プ
ログラム呼出しが許されると、その実行前に存在してい
たＰＳＷ６５、ＥＡＸ６６、ＰＫＭ８４．５ＡＳＮ６８
及びＰＡＳＮ６９が連係スタック（ＬＳ）に置かれる。

図には示していないが、汎用レジスタの内容、アクセス
・レジスタの内容及びｐｃ番号も連係スタックに置かれ
る（第１０図参照）。アドレス指定モード・ビットＡ及
びエンドリ命令アドレス（ＥＩＡ）はそれぞれＰＳＷの
７０及び７１のところに置かれる。ＥＴＥ５７のＰピッ
ト及びＣピットはそれぞれＰＳＷの７２及び７３のとこ
ろに置かれる。Ｋビットが１であれば、ＥＴＥ５７のエ
ントリ・キー（ＥＫ）はＰＳＷのキー・フィールド７４
に置かれる。Ｅビットが１であれば、エントリＦＡＸ　
（ＥＥＡＸ）は７５に示すように制御レジスタ８に置か
れる。エントリ・パラメータ（ＥＰ）は７６に示すよう
に汎用レジスタ４に置かれる。ＥＴＥ５７のＭピットが
１であれば、エントリ・キー・マスク（ＥＫＭ）は７７
に示すように制御レジスタ３にあるＰＫＭを置き換える
。しかし、ＭビットがＯであれば、ＥＫＭはオア操作７
８により制御レジスタ３のＰＫＭとオア結合される。Ｐ
Ｃ−ｃｌ）オペレージロンが実行されるか、またはスク
ッキングＰＣ−ｓｓが実行されかつＳビットがＯであれ
ば、制御レジスタ４にあったＰＡＳＮ６９が制御レジス
タ３の５ＡＳＮ７９を置き換え、制御レジスタ１にあっ
たＰＳＴＤ８０が制御レジスタ７の５ＳＴＤ８１を置き
換える。スクッキングＰＣ−ｓｓが実行されかつＳビッ
トが１であれば、制御レジスタ３の５ＡＳＮは新しいＰ
ＡＳＮによって置き換えられ、制御レジスタ７の５ＳＴ
Ｄは新しいＰＳＴＤによって置き換えられる。これらの
オペレージロンの後、ＥＴＥ５７のＡＳＮが８３でテス
トされる。ＡｓＮが０であれば、ＰＣ−Ｃｐオペレージ
１ンの実行が完了したことを示す。しかし、ＡＳＮがＯ
でなければ、ＰＣ−８Ｓオペレーシヨンが実行され、宛
先空間に対するＡＳＴＥが得られる。

プログラム呼出しは、次の命令の保護されたコードを取
り出すために、ＰＳＷキー７４をＥＫで変更することも
できる（Ｋビット＝１）。

制御レジスタ８にあるＦＡＸを変更することにより（７
５参照）、指名可能ユニットの作業を行なうように実行
される各プログラムに対して、ＤＵＡＬ及びＰＳＡＬに
あるＡＬＥを使用する許可を異なった形で与えることが
できる。制御レジスタ８のＦＡＸ７５は、スクッキング
・プログラム呼出しによってＥＥＡＸに等しく設定する
ことができる（Ｅビット＝１）。元のＦＡＸは、プログ
ラム戻りによって連係スタックから復元される。

かくして、各プログラムはプログラムの呼出しに使用さ
れるＥＴＥで指定されたＦＡＸを用いて実行することが
できる。一方、呼出し連係の間ＦＡＸを不変にしておく
ことも可能であり（Ｅビット＝０）、それにより呼出し
プログラムと同じアクセス権を被呼出しプログラムに持
たせることができる。

制御レジスタ３のＰＫＭ７７をプログラム呼出しによっ
てＥＫＭに等しく設定することにより（Ｍビット＝１）
、被呼出しプログラムは呼出しプログラムのＰＫＭとは
無関係のＰＫＭを持つ。

この結果、被呼出しプログラムは、それが設定できるＰ
ＳＷキー値の点から、呼出しプログラムよりも小さいア
クセス権を持つことが可能になる。

一方、新しいＰＫＭ７７は、所望であれば、古いＰＫＭ
６４及びＥＫＭのオア結合（７８参照）に等しく設定さ
れることもある（Ｍビット＝Ｏ）。

新しい５ＡＳＮ及び新しい５ＳＴＤをそれぞれ新しいＰ
ＡＳＮ及び新しいＰＳＴＤに等しく設定すると（Ｓ＝１
）、被呼出しプログラムがＡＬＥＴ値Ｘ’０ＯＯＯ００
０１°の使用ニヨッテ自動的に呼出しプログラムの一次
アドレス空間のアクセス権を持つようになるのを阻止で
きる（アクセス権はＡＬＥまたはＤＡＳの二次ＡＳＮ設
定命令で得ることができる）。これは、被呼出しプログ
ラムのアクセス権を呼出しプログラムのものより小さく
する別の方法である。一方、新しい５ＡＳＮ７９及び新
しい５ＳＴＤ８１がそれぞれ古いＰＡＳＮ６９及び古い
ＰＳＴＤ８０に等しく設定されることもある（Ｓビット
＝Ｏ）。

第１７図は、ＡＳＮ変換のステップの論理フローを示し
ている。ＤＡＳ機構と同じ（、プログラムを含む各アド
レス空間はＡＳＮを割り当てられ、その値は対応するＥ
ＴＥ５７の９０のところに書き込まれる。ＡＳＮ９０は
２つの数値ＡＦＸ９１及びＡＳＸ９２からなる。これも
ＤＡＳ機構と同様である。制御レジスタ１４はＡＳＮ第
１テーブル起点（ＡＦＴＯ）９３を含み、これは加算操
作９４でＡＦＸ９１と組み合わせると、ＡＳＮ第１テー
ブルにおけるＡＦＴＥ９５の実アドレスを与える。ＡＦ
ＴＥ９５はＡＳＮ第２テーブル起点（ＡＳＴＯ）９６を
含み、これは加算操作９７でＡＳＸ９２と組み合わせる
と、ＡＳＮ第２テーブル３０におけるＡＳＴＥ９８の実
アドレスを５える。ＣＲｏ、１５が１の時は、ＥＴＥ５
７にあるＡＳＴＥアドレス１００をＡＳＮ変換の代わり
に使用することができる。制御レジスタ１４のピッ）１
２（ＣＲ１４，１２）はＡＳＮ変換ビット（ＴＩＯＩ）
である。これがＯであれば、ＡＳＴＥアドレス１００も
ＡＳＮ９０も使用できない。

ＣＲ１４，１２が１であれば、いずれかを使用できる。

ＰＣ−ｓｓオペレーンぢンの場合、ＡＳＴＥ９８のＡＸ
１０２及びＥＴＥ５７のＡＳＮ９０がそれぞれ制御レジ
スタ４の１０３及び１０４のところに置かれる。ＡＳＴ
Ｅ９８のＳＴＤ　１０５は制御レジスタ１の１０６のと
ころに置かれる。

ＣＲｏ、１５＝１であれば、ＡＳＴＥアドレスはＰＡＳ
ＴＥＯ１０７として制御レジスタ５に置かれる。ＣＲｏ
、１５＝Ｏであれば、制御レジスタ５にはＡＳＴＥ９８
のＬＴＤ１０８が置かれる。

第１７図のＡＳＮ変換はｌ）　Ａ　Ｓ及びＭＡＳのいず
れのオペレーションにも適用できる。

第１５〜１７図に関連して説明したＰＣ−ｓｓオペレー
ジｄンは、命令取出しのために制御を新しいアドレス空
間へ移すのに使用できる。その場合、新しいアドレス空
間は一次アドレス空間として設定される。たとえば、Ｐ
Ｃ番号、エントリ・テーブル・エントリ及び連係テーブ
ル・エントリがサービス提供者によって設定される時、
そのＰＣ番号を呼び出すプログラムのアクセス権を設定
するためＡＫＭが特定される。呼出しプログラムがエン
トリ・テーブル・エントリによって定義されたプログラ
ムを呼び出す権限を（Ｓっでいると（第１６図のアンド
操作６３かられかる）、ＰＣオペレーションは制御レジ
スタ８にあるＦＡＸを変更し得る。

たとえば、ＰＣオペレーションは、７ステム・サービス
を呼び出して、アクセス・リスト２４及び２５の一方に
新しいＡＬＥを付加するのにも使用できる。サービス・
プログラムは新しいアクセス・リスト・エントリを設定
して、アクセス・レジスタ・モードのオペレーションで
呼出しユーザが使用する新しいＡＬＥＴを供給すること
ができる。アクセス・リスト・エントリを作成する時、
呼出しユーザの制御レジスタ８からのＥＡＸがＡＬＥＡ
ＸとしてＡＬＥ中に置かれる。ＡＬＥが作成されると、
サービス・プログラムはそのＡＬＥに対するＡＬＥＴを
ユーザ・プログラムに戻す。

ＡＬＥＴは、オペランドの取出しまたは記憶に使用する
のに都合のよい形で、記憶させたり、他のアドレス空間
へ送ったりすることができる。上述の許可手順は、許可
されていないプログラムがＡＬＥＴを使用するのを阻止
する。

アクセス・リスト・エントリの所有者は、アクセス・リ
スト・エントリの生成時にそれを私用エントリまたは公
用エントリとして指定することができる。私用エントリ
の場合は、所有者または許可されたユーザだけがアドレ
ス空間をアクセスでき、公用エントリの場合は、すべて
のユーザがアクセスできる。公用エントリはＰビット（
ビット７）＝０により示され、どのプログラムからも自
由に使用できる。Ｐビットが１であれば、そのＡＬＥは
許可されたプログラムしか使用できない。

もし２以上のＦＡＸがＡＬＥを使用できるのであれば、
制御プログラムは、関連するアドレス空間のＡＴにエン
トリを追加するための機構を提供する。

第１８図は、プログラム許可検査付きのアクセス・レジ
スタ変換を示している。アクセス・レジスタ・オペレー
ションでＡＬＥＴを用いてオペランドの取出しまたは記
憶を行なう場合、ＡＬＥＴが有効であることを確かめる
ため、ＡＬＥＴのビット０〜６が１１５で調べられる。

ＡＬＥＴ中のＰビット１１６がＯであれば、アクセス・
リストはＤＵＡＬであり、Ｐビット１１６が１であれば
、アクセス・リストはＰＳＡＬである。Ｉ）　Ｕ　Ａ　
Ｌの場合、有効ＡＬＤは制御レジスタ２にアドレスが記
憶されているＤＵＣＴから取り出される。ＰＳＡＬの場
合、有効ＡＬＤは制御レジスタ５にアドレスが記憶され
ている一次ＡＳＴＥ　（ＰＡＳＴＥ）から取り出される
。有効ＡＬＤは、アクセス・リスト起点及びアクセス・
リスト長（ＡＬＬ）を含む。ＡＬＥＮがアクセス・リス
トの外にないことを確かめるため、１１７でＡＬＥＮ及
びＡＬＬが比較される。ＡＬＥＮがこの検査をパスする
と、有効アクセス・リスト起点は加算操作１１９により
ＡＬＥＮと結合され、アクセス・リスト１２１中のＡＬ
Ｅ１２０のアドレスを生成する。まずＡＬＥ１２０の無
効ビット（ビットＯ）が１２１で検査される。無効ビッ
トがＯでＡＬＥ１２０が有効であることを示していると
、１２４でＡＬＥＴのＡＬＥＳＮ１２２及びＡＬＥ１２
０のＡＬＥＳＮ１２３が比較される。ＡＬＥＳＮ１２２
及びＡＬＥＳＮ１２３が等しければ、ＡＬＥＴはＡＬＥ
１２０のアクセスを許されており、ＡＳＴＥアドレス１
２５を用いてＡＳＴＥ　１２８が取り出される。ＡＳＴ
Ｅ　１２Ｂの有効性は、１２８で無効ビット１２７を検
査することにより確かめられる。ＡＳＴＥ１２６が有効
であれば、ＡＬＥ１２０がＡＳＴＥ１２Ｅ３のアクセス
を許されているかどうかを確かめるため、ＡＳＴＥＳＮ
１３０及びＡＳＴＥＳＮ１３１が１３２で比較される。

これらの検査により、ＡＲＴの有効性が確認される。

次に、呼出しプログラムのアドレス空間アクセス権が検
査される。最初の検査は１３５で行なわれ、Ｐビット１
３６が０かどうかを調べる。Ｐビット１３６が０であれ
ば、すべてのプログラムがＡＬＥに関連するアドレス空
間をアクセスすることができ、これ以上の検査は行なわ
れない。Ｐビット１３６が１であれば、ＡＬＥＡＸ１３
７及び制御レジスタ８にあるＥＡＸ１３８が比較器１３
９で比較される。これらが等しければ、プログラムはこ
のアドレス空間のアクセスを許されており、これ以上の
検査は行なわれない。１３９での比較が不一致であれば
、ＡＳＮ拡張許可検査が１４０で行なわれる。ＡＳＮ拡
張許可検査１４０では、制御レジスタ８にあるＥＡＸ１
３８が許可権テーブルの外にあるエントリを指定してい
ないことを確かめるため、ＥＡＸ１３８及び許可権テー
ブル長（ＡＴＬ）１４１が比較される。制御レジスタ８
にあるＥＡｘ１３８は、ＡＴ０１４２によって起点が指
定される許可権テーブルへの指標として使用される。許
可権テーブル中のＳビットがこのＦＡＸに対して１にセ
ットされていると、プログラムはアドレス空間のアクセ
スを許され、１４５でのＤＡＴオペレーションのために
５ＴＤ１４４が供給される。

アクセス・リスト・エントリ中の私用ビット及びＡＬＥ
ＡＸフィールドは、ＡＬＥによって表わされるアドレス
空間へのプログラムのアクセスを許可したり禁止したり
する高性能の許可機構を提供する。私用ビットをＯにし
ておくと、アクセス・リストを用いて実行されるすべて
のプログラムがＡＬＥによって表わされるアドレス空間
をアクセスできる。ＡＬＥの私用ビットを１にセットし
かつ制御レジスタ８にあるユーザのＥＡＸをＡＬＥＡＸ
フィールドに等しくしておくと、特定のＦＡＸを持った
プログラムがＡＬＥによって表わされるアドレス空間を
アクセスできる。最後に、ＡＬＥの私用ビットを１にセ
ットしかつ制御レジスタ８にあるユーザのＥＡＸが目標
空間の許可権テーブルにおいてＳビットが１であるエン
トリを選択できるようにしておくと、異なったＥＡＸで
実行される複数のプログラムがＡＬＥによって表わされ
るアトシス空間をアクセスできる。

第１９Ａ図及び第１９Ｂ図は、アクセス・レジスタ変換
ステップ及び例外の流れを示している。

ＡＲＴ論理が呼び込まれる時、アクセス・レジスタＯ（
ＡＲＯ）が指定されたかどうかが１５０で調べられる。

アクセス・レジスタ０が指定されていると、ＡＲＴがテ
スト・アクセス・オペレージ１ン（後述）によって呼び
込まれたかどうかが１５１で調べられる。アクセス・レ
ジスタＯが指定されていないか、またはテスト・アクセ
ス轡オペレージ鐸ンであったならば、アクセス・レジス
タにあるＡＬＥＴの使用が１５２で示される。アクセス
・レジスタ０が指定されかつこれがテスト・アクセス・
オペレーションでなければ、１５３でＸＩ０ｏｏｏｏｏ
ｏｏ　’がＡＬＥＴに割り当てられる。

ついで、ＡＬＥＴがＸ“ｏｏｏｏｏｏｏｏ　’かどうか
が１５４で検査される。もし「はい」であれば、１５５
で一次アドレス空間のためのＳＴＤが制御レジスタ１か
ら得られる。「いいえ」の場合は、１５６でＡＬＥＴが
Ｘ“０００００００１　’かどうかが検査される。もし
「はい」であれば、１５７で二次アドレス空間のための
ＳＴＤが制御レジスタから得られる。「いいえ」の場合
は、１５８でＡＬＥＴのビット０〜６がＯかどうかが検
査される。ビットＯ〜６がＯでなければ、ＡＬＥＴの割
り当てられた値は有効ではなく、１５９でＡＬＥＴ指定
例外が認識され、オペレーションは抑止される。

ビットＯ〜６がＯの場合は、１６０でＡＬＥＴのビット
７が１かどうかが検査される。１であれば、制御レジス
タ５にあるＰＡＳＴＥＯが１６１で解読され、ＰＳＡＬ
のための有効ＡＬＤが取り出される。ＡＬＥＴのビット
７がＯであれば、制御レジスタ２にあるＤＵＣＴＯが１
６２で解読され、Ｉ）ｔＪＡＬ、のためのイ１効Ａ　Ｌ
　ｌ）が取り出される。

１６３で取出しアドレスが５１状効であることがわかる
と、１６４でアドレス指定例外が認識され、オベレー／
−４ンは抑止される。アドレスが有効であれば、ＡＬＥ
ＴのＡＬＥＮが有効ＡＬＬ　（有効ＡＬ　Ｉ）のビット
２５〜３１）の範囲外かどうかが１６５で検査される。

もし範囲外であれば、１６６でＡＬＥＮ変換例外が認工
され、オペレーションは無効にされる。１６５での答え
が「いいえ」であれば、１６７でＡＬＥが見つけられ、
ＡＬＥアドレスが有効かどうかが検査される。ＡＬＥア
ドレスが有効でなければ、１６８でアドレス指定例外が
認識され、オペレーションは抑止される。ＡＬＥアドレ
スが有効であれば、ＡＬＥがイ１効かどうかを見るため
１６９でＡＬＥの有効ビットが検査される。Ａ　Ｌ　Ｅ
が有効でなければ、１７０でＡＬＥＮ変換例外が認識さ
れ、オペレーションは無効にされる。ＡＬＥが有効であ
れば、１７１でＡＬＥＴのＡＬＥＳＮ及びＡＬＥのＡＬ
ＥＳＮが比較される。１７１での比較の結果が不一致で
あれば、１７２でＡＬＥ順序例外が認識され、オペレー
ションは無効にされる。１７１で一致が検出されると、
ＡＬＥ中のＡＳＴＥアドレスを用いて１７３でＡＳＴＥ
が見つけられる。ＡＳＴＥアドレスが有効かどうかが検
査され、もし有効でなければ、１７４でアドレス指定例
外が認識されて、オペレージロンは抑止される。ＡＳＴ
Ｅアドレスが有効であれば、ＡＳＴＥが有効かどうかを
見るため１７５でＡＳＴＥの有効ビットが検査される。

ＡＳＴＥが有効でなければ、１７６でＡＳＴＥ有効性例
外が認識され、オペレーションは無効にされる。

ＡＳＴＥが有効であれば、１７７でＡＬＥのＡＳＴＥＳ
Ｎ及びＡＳＴＥのＡＳＴＥＳＮが比較される。１７７で
の比較の結果が不一致であれば、１７８でＡＳＴＥ順序
例外が認識され、オペレーションは無効にされる。

上述のステップ１６３〜１７８は、得られたエントリが
有効かどうかを決定するものである。次の１７９では、
ＡＬＥの私用ビット（ビット７）がＯかどうかが検査さ
れる。また、ＡＬＥにあるＡＬＥＡＸ及び制御レジスタ
８にあるＦＡＸの比較も１７９で行なわれる。いずれか
の検査で一致が検出されると、１８０でオペランドのた
めのＳＴＤがアドレス空間のＡＳＴＥから得られる。私
用ビットがＯであれば、プログラムはアクセスを誇され
ており、アクセス・レジスタ変換の許可ステップは完了
する。私用ビットが１であってもＡＬＥＡＸがＥＡＸと
等しければ、プログラムはアクセスを許されており、ア
クセス・レジスタ変換の許可ステップは完了する。

プログラムが１７９ではまた３’Ｆ　可されていない場
合は、１８１でＡＳＴＥのビット３０．３１．６０〜６
３がＯかどうかを見ることによりＡＳＴＥの有効性が検
査される。これらのビットがＯでなければ、１８２でＡ
ＳＮ変換指定例外が認識され、オペレーションは抑止さ
れる。ＡＳＴＥが有効であれば、ＦＡＸが許可権テーブ
ルの外のエントリを指定していないことを確かめるため
、１８３で制御レノスタ８にあるＥＡＸビットＯ〜１１
の値及び許可権テーブルの長さ（ＡＴＬ）が比較される
。ＥＡＸピットＯ〜１１の値の方がＡＴＬよりも大きけ
れば、１８４で拡張許可例外が認識され、オペレージロ
ンは抑止される。ＦＡＸが許可権テーブルの範囲内のエ
ントリを指定していると、１８５で関連するエントリが
許可権テーブルで見つけられる。この許可権テーブル・
エントリのアドレスが有効でなければ、１８６でアドレ
ス指定例外が認識され、オペレーションは抑止される。

アドレスが有効であれば、１８５で見つけられた許可権
テーブル・エントリの二次許可ビット（Ｓビット）が１
かどうかを見る拡張許可検査が１８７で行なわれる。１
８７での検査結果が「はい」であれば、呼出しプログラ
ムはこのアドレス空間に関連する許可権テーブルによっ
て許可されているプログラムのうちの１つであり、１８
８でこのアドレス空間のためのＳＴＤがＡＳＴＥから得
られる。１８７での検査結果が「いいえ」であれば、プ
ログラムは許可されておらず、１８９で拡張許可例外が
認識され、オペレーションは無効にされる。

ＭＡＳ機構は、前述のテスト・アクセス・オペレージロ
ンを実行するため、テスト・アクセス・レジスタ（ＴＡ
Ｒ）命令を使用する。ＴＡＲ命令のフォーマットは次の
とおりである。

ＴＡＲＡ１．Ｒ２ ＴＡＲ命令では、第１オペランドＡ１のアクセス・レジ
スタにあるものとして指定されたＡＬＥＴが、第２オペ
ランドＲ２によって指定された汎用レジスタにあるＦＡ
Ｘを用いてＡＬＥＴ変換例外を検査される。ＴＡＲ命令
は、第１９Ａ図のステップ１５１で「はい」と判定され
ると、第１９Ａ図及び第１θＢ図のＡＲＴオペレーショ
ンを実行させる。ＴＡＲ命令は、次のテスト結果をＰＳ
Ｗの条件コード（ＣＣ；第４図参照）に戻す。

０　＝指定されたＡＬＥＴはＯであり、アクセスに対し
て有効である。

１　＝指定されたＡＬＥＴは０または１ではなく、制御
レジスタ２によってアドレスされるＤＵＡＬにあり、指
定されたＦＡＸでのアクセスに対して有効である。

２　＝指定されたＡＬＥＴはＯまたは１ではなく、制御
レジスタ５辷よってアドレスされるＰＳＡＬにあり、指
定されたＦＡＸでのアクセスに対して有効である。

３　＝指定されたＡＬＥＴは１であるか、または指定さ
れたＥＡＸでのアクセスに対して無効である。

入力ＥＡＸを用いて許可例外についてＡＬＥＴをテスト
できるようにしておくと、プログラムは、ＡＬＥＴが呼
出しプログラムのＰＡＳＮを参照スるのか（ＡＬＥＴ＝
Ｏ）　、ＤＵＡＬを参照するのか、呼出しプログラムの
ＰＳＡＬを参照するのかを決定することができる。これ
は、プログラムをＡＬＥＴの内部フォーマットとは無関
係にする。

ＴＡＲ命令を用いてＡＲＴを実行する時、ＡＬＢエント
リが作成される。かくして、ＡＲＴ中に例外が生じなけ
れば、ＡＲにあるＡＬＥＴが実際に使用される時、ＡＬ
Ｂはエントリを含む。

第２０図はＴＡＲ命令の使用例を示している。

指名可能ユニットのタスク制御ブロックＴＣＢＩは、２
００での実行中、５のＥＡＸを持っている。

このＦＡＸにより、プログラムは、ＴＣＢｌについての
指名可能ユニット・アクセス・リスト（ＤＵＡＬ）の特
定のエントリを使用することができる。２０１で、第１
プログラムがアドレス空間ＡＳＮ２にある第２プログラ
ムに対しプログラム呼出しを行ない、第２プログラムで
使用すべきＡＬＥＴを渡す。２０２で、ＡＳＮ２にある
プログラムが８のＦＡＸを用いて実行されるが、これは
呼出しプログラムのＦＡＸとは異なっている。もしプロ
グラムが２０２で呼出しプログラムによって与えられた
ＡＬＥＴを使用すると、システム保全の問題が生じる。

呼出しプログラムはＡＬＥＴを参照するＦＡＸ権限を持
っていないことがあるが、ＡＳＮ２のプログラムは持っ
ている。ＡＳＮ２のプログラムは、呼出しプログラムが
渡されたＡＬＥＴを使用する権限を持っていたかどうか
を調べる有効性検査を実行しなければならない。２０３
で、ＡＳＮ２のプログラムは、入力ＡＬＥＴ及び呼出し
プログラムのＦＡＸ　（＝５）を指定するＴＡＲ命令を
用いて、有効性検査を実行する。呼出しプログラムのＦ
ＡＸは、ＡＳＮ２へのプログラム呼出しで作成された連
係スタック・エントリから得られる。ＴＡＲ命令の実行
の結果、呼出しプログラムがＡＬＥＴの使用を許されて
いたことを示す条件コードが与えられると、ＡＳＮ２の
プログラムはその機能の遂行を続けることができる。

呼出しプログラムがＡＬＥＴの使用を許されていなけれ
ば、ＡＳＮ２のプログラムは呼出しプログラムを打ち切
るか、または呼出しが成功しなかったことを示す戻りコ
ードを呼出しプログラムに戻す。２０４で戻り命令によ
り制御が戻されると、呼出しプログラムのＦＡＸ　（＝
５）がスタックから復元され、ＡＳＮＩのプログラムは
このＦＡＸを用いて実行を続ける。

ＡＬＥＴ有効性検査機能は頻繁に要求される。

第２０図の例では、ＡＳＮ２にあるプログラムへの呼出
しのたびに必要とされる。この機能はオペレーティング
・システムのサービス・ルーチンによっても提供できる
が、そうするとオーバーヘッドが大きくなり過ぎる。も
しＴＡＲ機能がなければ、呼出しプログラムのＡＬＥＴ
を参照してＦＡＸを変更しなければならないプログラム
は、たとえば２つのＰＣ命令を使用する必要がある。最
初のＰＣ命令はＦＡＸを変更せず、呼出しプログラムの
ＦＡＸを用いて呼出しプログラムのパラメータが参照さ
れる。あとで２番目のＰＣ命令が実行され、被呼出しプ
ログラムが使用する新しいＥＡＸが与えられる。呼び出
されたサービスは、その機能を遂行するのに異なったＦ
ＡＸを必要とすることがあり、この機構は正しいＥＡＸ
の使用を可能にする。かくして、ＴＡＲ機能はより効率
のよい検査を可能にする。第２０図の例では、ＴＡＲ命
令がＤＵＡＬのＡＬＥＴと共に使用されているが、ＤＵ
ＡＬ及びＰＳＡＬのいずれのＡＬＥＴも使用できる。

Ｆ９発明の効果 本発明により、プログラムに対してアドレス空間から命
令を取り出したり１つ以上の他のいずれかのアドレス空
間にオペランドを記憶したりすることを許可するアーキ
テクチャが達成された。

Ｇ、用語解 ＡＫＭ　　　　　許可キー・マーク ＡＬ　　　　　　アクセス・リスト−アドレス指定ケイ
パビリティ・テーブル ＡＲアクセス・レジスター各ＡＲはＧ ＰＲと関連づけられる。

ＡＲＴ　　　　　アクセス・レジスタ変換−８ＴＤをＡ
Ｒと関連づけられる方法。

ＡＸ　　　　　　許可指標 ＡＬＢ　　　　　ＡＲＴルックアサイド・バッファーＡ
ＲＴは、ＡＲがＢフィールド記 憶域オペランド参照によってＧＰ Ｒで指定されるたびに生じ、ＡＬ Ｂはその間の記憶域参照回数を減 らす。

ＡＬＥ　　　　　アクセス・リスト・エントリＡＬＥＡ
Ｘ　　　アクセス・リスト・エントリ許可指標。

ＡＬＥＮ　　　　アクセス・リスト・エントリ番号−Ａ
ＬＥＴのビット１６〜３１が指 定されたＡＬＥの番号である。

ＡＬＬ　　　　　アクセス・リスト長−所定の数値とし
て制御レジスタに記憶されて おり、最大１０２４個のＡＬＥま で可能である。

ＡＬＥＴ　　　　アクセス・リスト・エントリ・トーク
ン−アクセス・リスト中の１つ のエントリを指定する。

ＡＬＥＳＮ　　　アクセス・リスト・エントリ順序番号
−ＡＬＥＴ及びＡＬＥのピッ ト　８〜１５゜ ＡＳＮ　　　　　アドレス空間番号−アドレス空間を表
わす。

ＡＳＴＥ　　　　ＡＳＮ第２テーブル・エントリー従来
の３７０／ｘＡにおけるＡｓ ＴＥを拡張したもので、無効ピッ ト（Ｉ）及びＳＴＤを含む。

ＡＳＴＥＳＮ　　ＡＳＴＥ順序番号−ＡＬＥ及びＡＳＴ
ＥにあるＡＳＴＥＳＮが一致 するかどうかを検査する。

ＡＴＬ　　　　　許可権テーブル長 ＤＡＳ　　　　　二重アドレス空間 ＤＡＳＤ　　　　直接アクセス記憶装置ＤＡＴ　　　　
　動的アドレス変換−８ＴＤを用いて仮想アドレスを実
アドレスに変 換する。

ＤＵＡＬ　　　　指名可能ユニット・アクセス・リスト ＤＵＡＬＤ　　　ＤＵＡＬ記述子−ＤＵＡＬの起点（実
アドレス）及び長さを含む。

ＤＵＣＴ　　　　指名可能ユニット制御テーブル−ＤＵ
ＡＬＤ含み、ＣＲ２によって １旨定される。

ＦＡＸ　　　　　拡張許可指標 ＥＫＭ　　　　　エントリ・キー・マスクＥＴＥ　　　
　　エントリ・テーブル・エントリＧＰＲ（ＧＲ）汎用
レジスターオペランド及びアドレスを含む。

ＬＴＤ　　　　　連係テーブル記述子 Ｍ　Ａ　Ｓ　　　　　多重アドレス空間Ｐビット　　　
　（１）ＡＬＥＴのビットで、ＤＵＡＬまたはＰＳＡＬ
を選択する。

（２）ＡＬＥ中のビットで、すべ てのユーザがアクセスできるか （公用）または許可検査が必要か （私用）を示す。

ＰＡＳＴＥ　　　−次ＡＳＮ第２テーブル・エントリー
ＰＳＡＬＤを含む。

ＰＣ−ｃｐ　　現−次に対するプログラム呼出しＰＣ−
ｓｓ　　　空間切替えを伴うプログラム呼出し ＰＥＲプログラム事象記録 ＰＫＭ　　　　　ＰＳＷキー・マスク ＰＳＡＬ　　　　−欠字間アクセス・リストＰＳＡＬＤ
　　　ＰＳＡＬＳ逆Ｌ−ＰＡＳＴＥに含まれ、ＰＳＡＬ
の起点（実アドレ ス）及び長さからなる。

ＰＳＴＤ　　　　−次セグメント・テーブル記述子ＰＳ
Ｗ　　　　プログラム状況ワード ５ＳＴＤ　　　　二次セグメント・テーブル記述子ＳＴ
Ｄ　　　　　セグメント・テーブル記述子

【図面の簡単な説明】

第１図は本発明の概念を示すブロック図。 第２図はアクセス・レジスタ変換（ＡＲＴ）の様子を示
すブロック図。 第３図は本発明のＭＡＳ機構で使用される制御レジスタ
の構成を示す図。 第４図はＭＡＳ機構で使用されるＰＳＷの内容を示す図
。 第５図はアクセス・リスト・エントリ・トークン（ＡＬ
ＥＴ）のフォーマットを示す図。 第６図はアクセス・リスト・エントリ（ＡＬＥ）のフォ
ーマットを示す図。 第７図は連係テーブル・エントリ（ＬＴＥ）のフォーマ
ットを示す図。 第８図はエントリ・テーブル・エントリ（ＥＴＥ）のフ
ォーマットを示す図。 第９図は連係スタックを示すブロック図。 第１０図は連係スタックの状態エントリのフォーマット
を示す図。 第１１図はＡＳＮ第１テーブル・エントリ（ＡＦＴＥ）
のフォーマットを示す図。 第１２図はＡＳＮ第２テーブル・エントリ（ＡＳＴＥ）
のフォーマットを示す図。 第１３図は許可権テーブル（ＡＴ）の構成を示す図。 第１４図は指名可能ユニット制御テーブル（ＤＵＣＴ）
のフォーマットを示す図。 第１５図はＰＣ番号変換の論理フローを示すブロック図
。 第１６図はスクッキング・オペレーションの論理フロー
を示すブロック図。 第１７図はＡＳＮ変換の論理フローを示すブロック図。 第１８図はアクセス・レジスタ変換（ＡＲＴ）の論理フ
ローを示すブロック図。 第１９Ａ図及び第１９Ｂ図はＡＲＴオペレーションの流
れ図。 第２０図はテスト・アクセス・レジスタ命令の実行の様
子を示す図。 出願人　　インターナシ、１ナル・ビジネス・マシーン
ズ・コーポレーション 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） プログラム状、兄ワード（ＰＳＷ） 第４図 Ｒ２ ＃ｌ１２図 番号　　　　　　　　　　　　　制貞レレスタｌ１１３
図 ＩＩ＋５５１１ Ｍ９図 連係スタック（ＬＳ） ＩＩ１１０１ＩＩａｌｌニジトリ ３１１１３図 許可権テーブル（ＡＴ） 第１４図 バイト　　　　指名可能ユニット制御テーブル（ＤＵＣ
Ｔ）＃＋１５図 アクセス・レノスタ変ＩＩＩ（ＡＲＴ）＃１１８２

Claims (3)

【特許請求の範囲】
1. （１）中央処理装置と、データ処理命令を有するプログ
   ラムを実行するために前記中央処理装置を動作させるオ
   ペレーティング・システムと、前記プログラムにより処
   理されるべきデータを含む複数のアドレス空間に割り振
   られる主記憶装置とを備えるコンピュータ・システムに
   おいて、 各々が前記アドレス空間のうちの１つを指定するアクセ
   ス・リスト・エントリ・トークンを含み、前記命令のう
   ちの被選択命令のオペランドによってアドレス可能な複
   数のアクセス・レジスタと、前記中央処理装置で実行中
   のプログラムにおける前記被選択命令のオペランドによ
   って指定されたアクセス・リスト・エントリ・トークン
   が指定するアドレス空間へのアクセスを許可するための
   前記中央処理装置中のアクセス・レジスタ変換手段と、 を含むプログラム許可機構を設けたことを特徴とするコ
   ンピュータ・システム。
2. （２）中央処理装置と、データ処理命令を有するプログ
   ラムを実行するために前記中央処理装置を動作させるオ
   ペレーティング・システムと、前記プログラムにより処
   理されるべきデータを含む複数のアドレス空間に割り振
   られる主記憶装置とを備えるコンピュータ・システムに
   おいて、 プログラム制御を第１アドレス空間から第２アドレス空
   間へ移動する制御移動手段と、 少なくとも指定されたプログラム許可を有するプログラ
   ムによってのみ前記第１及び第２のアドレス空間へのア
   クセスを提供する許可手段と、を含むプログラム許可機
   構を設けたことを特徴とするコンピュータ・システム。
3. （３）前記許可手段が、前記プログラム許可が階層的ま
   たは非階層的となるように前記プログラム許可の値を大
   きくまたは小さくする許可変更手段を有する、特許請求
   の範囲第（２）項記載のコンピュータ・システム。