JPH0661069B2 - コンピユータ・システム - Google Patents

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、データ処理システムで実行中のプログラムが
多重仮想アドレス空間への並行アクセスを有するように
そのプログラムに許可（authorization）を提供する多
重仮想システム（ＭＶＳ）の許可機構に関する。特に、
本発明は、その許可が非階層的である、すなわち被呼出
しプログラムが呼出しプログラムに比べて同等かもしく
はより高い許可権を有しなくても良いような許可機構に
関する。

Ｂ．従来技術 多重仮想アドレス空間での仮想アドレス指定を利用する
データ処理システムはよく知られている。このようなシ
ステムの例として、ＭＶＳ制御プログラミングを用いた
ＩＢＭシステム／３７０がある。ＩＢＭシステム／３７
０の構成については“IBM System/370-XA Principles o
f Operation"（資料番号ＳＡ２２−７０８５−１）に詳
しい。これに記載されているＭＶＳシステムは、命令実
行、割込み処理、タイミング機能、初期プログラム・ロ
ーディングその他の機械関連機能のための順序づけ及び
処理機構を備えた中央処理装置（ＣＰＵ）と、直接アド
レス指定可能でＣＰＵによる高速データ処理を可能にす
る主記憶装置とを含んでいる。主記憶装置はＣＰＵと一
体的に、または独立ユニットとして構成される。

機械中のレジスタにプログラム状況ワード（ＰＳＷ）が
位置している。このワードは、命令の順序づけを制御し
たりＣＰＵの状態を決めたりするために用いられる命令
アドレスその他の情報を含む。命令は、１６個の汎用レ
ジスタのうちの１個以上における情報を指し示すことが
できる。これらのレジスタは、アドレス演算における基
底アドレス・レジスタ及び指標レジスタとして用いられ
たり、汎用演算論理動作におけるアキュムレータとして
用いられたりすることもある。それらの汎用レジスタ
は、番号０ないし１５によって識別され、命令における
４ビット・レジスタ・フィールドによって指し示され
る。いくつかの命令は、数個のレジスタ・フィールドを
有することにより複数の汎用レジスタをアドレス指定す
ることを規定する。

ＣＰＵは、各々が３２のビット位置を有する１６個の制
御レジスタを備えている。制御レジスタにおけるビット
位置は、プログラム事象記録（ＰＥＲ）のようなシステ
ムにおける特定機能に割り当てられたり、動作を条件付
けるすなわち抑制するためまたはその機能に要求される
特別な情報を供給するために用いられたりする。

米国特許第ＲＥ２７２５１号明細書は、メモリの物理的
ブロックに関連する４ビット・コード化記憶保護キーを
開示している。その保護キーは、データへのアクセスを
制御するために、プログラムに関連するＰＳＷキーと比
較される。

米国特許第４０９６５７３号明細書及び同第４１３６３
８５号明細書もＭＶＳシステムを開示している。それに
よれば、主記憶装置は複数のユーザにより使用されるア
ドレス空間として割り振られ、各アドレス空間はすべて
のユーザに共通の部分を含む。各ユーザは、プログラム
やデータを自身に割り当てられたアドレス空間の私用部
分に置いておくと、それらを他のユーザから分離するこ
とができ、共通部分におくと、他のユーザによるアクセ
スが可能となる。このようなシステムでは、２つのアド
レス空間の間でデータを移動することができる。その場
合、第１のアドレス空間にあるプログラムがデータをそ
の私用域から共通域へ移し、ついで第２のアドレス空間
にあるプログラムにデータを移動するよう知らせる。共
通域を複数のアドレス空間の間の連絡域として使用する
と、共通域の容量が増え、その分私用域の容量が減る。
あるプログラムから別の制御プログラムへの通知はサブ
システムあるいは制御プログラムだけがなし得る。デー
タは記憶保護キーにより保護されるが、その数は１６し
かなく、共通にアドレス指定され得る情報を他のサブシ
ステムまたは許可されたプログラムによる不注意の書込
みから保護するのは不十分である。

米国特許第４３５５３５５号明細書は、汎用レジスタ
（ＧＰＲ）に関連するアクセス・レジスタ（ＡＲ）を開
示している。ＡＲにはアドレス空間識別子、たとえば一
意的なセグメント・テーブル記述子（ＳＴＤ）がロード
される。ＳＴＤは、主記憶装置におけるセグメント・テ
ーブル・アドレスとセグメント・テーブル長フィールド
を含む。ＡＲは所定数だけ設けられ、それぞれＧＰＲと
関連づけられて、ＡＲの数までのデータ・アドレス空間
のサブセットを定義する（各ＧＰＲについてのアドレス
空間の数が２以上になることはない）。プロセッサにお
いては、１６個のＡＲをそれぞれ１６個のＧＰＲに関連
づけることができる。ＡＲ中のアドレス空間識別子たと
えばＳＴＤは、関連するＧＰＲが記憶域オペランド・ベ
ース・レジスタとして選択される時、たとえばＧＰＲが
ＩＢＭシステム／３７０命令のＢフィールドによって選
択される時に、アドレス変換のために選択される。各Ａ
Ｒは、関連するＡＲ中のＳＴＤを用いてそのデータ・ア
ドレス空間を定義する代わりに、プログラム・アドレス
空間ＡＲ中のＳＴＤを用いるように指定することもでき
る。しかし、関連するＧＰＲが記憶域オペランド・ベー
ス・レジスタ以外の目的、たとえばインデックス・レジ
スタまたはデータの転送元あるいは転送先レジスタとし
て選択されると、ＡＲのアドレス空間識別子の内容たと
えばＳＴＤはアドレス変換のためには選択されない。実
行プログラム・アドレス空間（データを含んでいてもよ
い）を定義し制御するのに１６番目のＡＲを設けること
ができる。

この米国特許に開示された発明は、また、実行中のプロ
グラムによって関連するアドレス空間へのアクセスが許
されるようなタイプのアクセスを制御するために、ＡＲ
制御ベクトル（ＡＲＣＶ）レジスタを各ＡＲにも関連さ
せることにより、各プログラムの各アドレス空間へのア
クセスについての許可権を含んでいる。ＡＲまたはその
関連するＡＲＣＶにおける特別なフィールドによって、
そのＡＲの内容が使用可能かどうかを指示することが可
能であり、そのためにそのフィールドは使用可能なアド
レス空間識別子を含む。あるいは、そのフィールドは、
そのアドレス空間識別子がどこかよそで得られなければ
ならないように使用禁止にされる。各ＡＲと共にこの特
別なフィールドによって、使用禁止ＡＲのＧＰＲがもう
１つのＡＲによって定められたアドレス空間に関連する
基数値を特定することができる。すなわち、使用禁止Ａ
ＲのＧＰＲが、ＡＲ０によって定められたプログラム・
アドレス空間におけるデータについての基底アドレスを
特定することができる。

米国特許第４４３０７０５号明細書は従来のＭＶＳシス
テムの改良を開示している。二重アドレス空間（ＤＡ
Ｓ）システムが米国特許第４３６６５３７号明細書及び
同第４５００９５２号明細書に開示されている。そのシ
ステムでは、異なるアドレス空間に関連する許可権テー
ブルによって許可されるなら、問題プログラムがその異
なるアドレス空間へのアドレス可能度を得ることができ
る。従来のＭＶＳシステムに比べて、開示されたＤＡＳ
システムは、制御レジスタ、汎用レジスタ及びＰＳＷを
使用する。ＰＳＷにおける１つのビットが、ＤＡＳ動作
モードを指示するために割り当てられる。

ＤＡＳは、準特権プログラムによって使用可能な一次ア
ドレス空間及び二次アドレス空間の２つのアドレス空間
を作る。情報を移動させるために３つの命令が付加され
る。ＭＶＣＰ命令は、データを二次アドレス空間から一
次アドレス空間へ移動させ、ＭＶＣＳ命令は、データを
一次アドレス空間から二次アドレス空間へ移動させ、そ
してＭＶＣＫ命令は、データを同じアドレス空間におけ
る異なる記憶保護域間で移動させる。ＣＰＵを一次モー
ドにすることができる。このモードでは、命令及び論理
的であるように定義されたそのオペランド・アドレスが
一次アドレス空間を参照する。あるいは、ＣＰＵを二次
モードにすることができる。このモードでは、論理的で
あるように定義されたそのオペランド・アドレスが二次
アドレス空間を参照する。しかしながら、二次モードで
は、命令が一次アドレス空間から取り出されるかまたは
二次アドレス空間から取り出されるかは予想できない。
したがって、二次モードで実行されるプログラムは、ア
ドレス空間の共通部分に置かれる。この部分は、一次ア
ドレス空間と二次アドレス空間との間で共用される。

ＤＡＳによって、許可権の種々のレベルで動作するプロ
グラムが監視プログラムを呼び込むことなく直接にリン
クされ得る。プログラム呼出し（ＰＣ）及びプログラム
移動（ＰＴ）の命令によって、制御の種々のレベルまた
は同じレベルで動作するプログラムの間で制御を移動す
るための保護機構が提供される。あるアドレス空間にお
けるプログラムから別のアドレス空間におけるプログラ
ムへのＰＣ命令は、空間切替えを伴うプログラム呼出し
（ＰＣ−ｓｓ）動作と呼ばれる。空間切替えを伴わない
同じアドレス空間におけるプログラムへのＰＣ命令は、
現一次に対するプログラム呼出し（ＰＣ−ｃｐ）動作と
呼ばれる。そのＰＣ−ｃｐ及びＰＣ−ｓｓの両動作は、
特権及び許可権のよい高いレベルへの変更を考慮してい
る。戻り機能がＰＴ命令によって実行される。この命令
は、現一次に対してであったり、または空間切替え動作
（ＰＴ−ｓｓ）を伴ったりすることがある。

制御の移動を達成するために、ＤＡＳは数個のテーブル
を確立する。連係テーブルがプログラム呼出し動作によ
って使用のために確立される。連係テーブルの各エント
リは、エントリ・テーブル・アドレスを含む。そのエン
トリ・テーブル・アドレスにおいてエントリ・テーブル
が確立される。そのテーブルの各エントリは、呼び出さ
れることになっているプログラムについてのエントリ情
報を含む。各プログラム呼出し動作については、ＤＡＳ
が、連係指標（ＬＸ）及びエントリ指標（ＥＸ）から成
るＰＣ番号を作成する。ＬＸによって連係テーブルへの
指定がなされ、エントリ・テーブル・アドレスを得る。
またＥＸによってそのアドレスにおけるエントリ・テー
ブルへの指定がなされ、被呼出しプログラムについての
エントリ情報を得る。エントリ・テーブル・エントリ・
データはアドレス空間番号（ＡＳＮ）を含む。この番号
は、各プログラムのアドレス空間を識別するために用い
られる。

ＤＡＳは、また、ＡＳＮ第１テーブル及びＡＳＮ第２テ
ーブルを確立する。これらのテーブルは、エントリ・テ
ーブルのエントリにおいて見出されたＡＳＮ値を翻訳す
なわち交換するために用いられる。アドレス空間に割り
当てられるＡＳＮは、ＡＳＮ第１テーブル指標（ＡＦ
Ｘ）及びＡＳＮ第２テーブル指標（ＡＳＸ）から成る。
ＡＦＸによってＡＳＮ第１テーブルへの指定がなされ、
ＡＳＮ第１テーブルのエントリが指し示される。このエ
ントリは、ＡＳＮ第２テーブルの指定を含む。ＡＳＮ第
１テーブルのエントリが有効なら、ＡＳＸ値によってＡ
ＳＮ第２テーブルへの指定がなされる。このようにして
見出されたＡＳＮ第２テーブルのエントリ（ＡＳＴＥ）
は、セグメント・テーブルの起点（ＳＴＯ）を含む。こ
の起点は、目標アドレス空間の実アドレスを決める動的
アドレス変換機構（ＤＡＴ）によって用いられる。

制御レジスタ３におけるＰＳＷキー・マスク（ＰＫＭ）
のビットを、問題プログラム状態で用いて、どのキー及
びエントリ・ポイントがプログラムに対して許可される
のかを制御する。ＰＫＭは、プログラム呼出し（ＰＣ）
及びプログラム移動（ＰＴ）の命令によって変更され、
アドレス空間パラメータをロードする（ＬＡＳＰ）命令
によってロードされる。ＰＫＭを問題プログラム状態で
用いて、ＰＳＷキー値を制御する。二次アクセス・キー
を特定するＭＶＣＰ、ＭＶＣＳ及びＭＶＣＫ命令に対し
て有効なＰＳＷキー値を制御するために、そしてＰＣ命
令によって呼び出すことができるエントリ・ポイントを
制御するために、準特権命令によってＰＳＷにＰＳＷキ
ー値を設定することができる。

プログラム呼出し（ＰＣ）命令では、ＰＳＷキー・マス
クがエントリ・テーブルのエントリにおける許可キー・
マスク（ＡＫＭ）とＡＮＤ演算される。その結果が非ゼ
ロなら、プログラムはＰＣ命令を発行するのを許可され
る。エントリ・テーブルのエントリは、エントリ・キー
・マスク（ＥＫＭ）を含む。このマスクは、追加キーを
含む。これらの追加キーに対して被呼出しプログラムは
許可される。ＰＣルーチンが制御を受け取ったときに
は、ＥＫＭは制御レジスタ３のＰＫＭへＯＲ演算され
る。このようにして、ＰＫＭによって提供される許可権
を増大させることができる。

プログラム移動（ＰＴ）命令では、制御レジスタ３中の
ＰＫＭがＰＳＷキー・マスクとＡＮＤ演算される。この
ＰＳＷキー・マスクはオペランドとして特定される。そ
の演算結果が制御レジスタ３中のＰＫＭに取って代わ
る。このようにして、ＰＫＭによって提供される許可権
を低減させることができる。

ＭＶＣＰ、ＭＶＣＳ及びＭＶＣＫの命令では、一次アド
レス空間へのアクセスがＰＣ動作におけるＰＳＷキーに
よって許可される。ＭＶＣＰ及びＭＶＣＳ命令の場合に
は、二次空間をアクセスするのに用いられるべきアクセ
ス・キーをオペランドが特定する。問題プログラム状態
では、オペランドの二次空間アクセス・キーに対応する
制御レジスタ３中のＰＫＭビットが１である場合にの
み、ＭＶＣＰまたはＭＶＣＳ動作が実行される。ＭＶＣ
Ｋ命令の場合には、原始データ領域をアクセスするのに
用いられるべきアクセス・キーをオペランドが特定す
る。問題プログラム状態では、オペランドの原始データ
領域アクセス・キーに対応する制御レジスタ３中のＰＫ
Ｍビットが１である場合にのみ、ＭＶＣＫ動作が実行さ
れる。

ＡＳＮ許可は、許可指標（ＡＸ）を用いて特定のアドレ
ス空間を確立するために、現許可指標に関連したプログ
ラムが許されるかどうかをテストするプロセスである。
そのＡＳＮ許可は、ＰＴ−ｓｓ動作の１部分としてまた
は空間切替えを伴う二次ＡＳＮ設定（ＳＳＡＲ−ｓｓ）
動作として行なわれる。そのＳＳＡＲ−ｓｓ動作は、二
次アドレス空間を所望アドレス空間に設定する。各アド
レス空間はその許可権テーブル（ＡＴ）と関連してい
る。この許可権テーブルは用いられるあらゆるＡＸに対
して１個のエントリを含む。ＡＴにおけるＡＸのエント
リは、アドレス空間に対するＰＴ及びＳＳＡＲ命令を発
行するためにそのＡＸのもとで走っているプログラムの
許可権を指し示す。ＡＳＮ許可には監視プログラム状態
プログラムと問題プログラムとの両方が必要である。そ
のＡＴに対してチェックされるべきＡＸは制御レジスタ
４中に位置する。そして、そのアドレス空間についての
許可権テーブルの起点（ＡＴＯ）は、目標アドレス空間
のＡＳＴＥ中に位置する。許可権テーブルの各エントリ
は、ＰビットとＳビットの２個のビットから成る。ＡＴ
中のそのＡＸエントリに対応するＡＸを有するプログラ
ムは、その対応するＰビットが１ならそのアドレス空間
をその一次アドレス空間として確立するために許される
し、またその対応するＳビットが１ならそのアドレス空
間をその二次アドレス空間として確立するために許され
る。

ＤＡＳ機能の使用にはいくつかの制限がある。ＭＶＣＰ
及びＭＶＣＳの命令は、データを一次アドレス空間と二
次アドレス空間との間で移動させることができるだけで
ある。ＤＡＳは、一次アドレス空間または二次アドレス
空間でない２つのいずれかのアドレス空間の間でデータ
を移動させることはできない。アドレス空間で実行され
ているすべてのプログラムは、そのアドレス空間に関連
する許可指標を用いる。プログラムによる二次モードの
使用は、そのプログラムが共通領域に存在することを必
要とする。一次アドレス空間及び二次アドレス空間の両
方におけるデータをアクセスするために、一次モードと
二次モードとの間で頻繁に切替えを行なうことは、性能
を著しく低下させる。ＰＣ命令は階層型の連係のみを実
行する。監視プログラム状態のプログラムから問題プロ
グラム状態のプログラムへ制御を与えるためにＰＣ命令
を用いるのは実用的でない。なぜなら、戻すためにＰＴ
命令を用いることはできないからである。ＰＣ命令は、
その許可権を増大させることによりＰＳＷキー・マスク
を替えることができるだけである。空間切替えＰＣ命令
は、常に呼出しプログラムのアドレス空間に対する被呼
出しプログラムのアクセスを与える。最後に、ＰＣ命令
は、ＰＳＷキーを替えない。それで、取出し防止された
コードを呼び出すことはできない。

米国特許第４０３７２１４号明細書は、アクセス・キー
・レジスタ（ＡＫＲ）にある複数のアクセス・キーが命
令アドレス、シンク・オペランド・アドレス及びソース
・オペランド・アドレスに基づいて記憶域アクセスのア
ドレス空間を切り替える水平アドレス指定システムを開
示している。

米国特許第４５２１８４６号明細書は、データを非特権
状態でアクセスできるクロスメモリ構成において複数の
仮想アドレス空間へのアクセスを制御するための別の機
構を開示している。

米国特許第３７８７８１３号明細書は、ケイパビリティ
・レジスタを用いたデータ処理装置を開示している。こ
のデータ処理装置は中央処理装置及び記憶装置を有し、
記憶装置中の情報はセグメント化され、中央処理装置に
設けられる複数のケイパビリティ・レジスタはそれぞれ
情報セグメントのベース・アドレス及び限界アドレスを
示す記述子情報を記憶する。ケイパビリティ・レジスタ
の１つは、中央処理装置で現在実行中のプログラムに関
連するセグメント・ポインタ・テーブルを含む情報セグ
メントのベース・アドレス及び限界アドレスを定義する
情報を保持し、別の１つは、記憶装置中の各情報セグメ
ントに対するエントリを有する主ケイパビリティ・テー
ブルを含む情報セグメントのベース・アドレス及び限界
アドレスを定義する情報を保持する。セグメント・ポイ
ンタ・テーブルは、主セグメント・テーブルの異なった
エントリを定義するためのポインタとして使用されるデ
ータ・ワードのリストを含む。

米国特許第４３６６５３６号明細書は、別々に記憶され
ていてアセンブリ・レベルのコマンドからなる複数のデ
ータ処理手順を選択して連係し、さらに複数の可変デー
タ域のうちの１つを選択するディジタル計算機システム
を開示している。このシステムは、データ処理手順、可
変データ域及び連係アドレスを記憶するメモリと、デー
タ処理手順を記憶しているメモリをアクセスするための
プログラム・カウンタと、データ及び連係アドレスを記
憶しているメモリをアクセスするためのレジスタと、選
択されたデータ処理手順に含まれるアセンブリ・レベル
のコマンドを実行中のデータ処理手順に含まれるアセン
ブリ・レベルのコマンド及び前に選択されたアドレスに
従って実行するハードウェア装置とを含む。

米国特許第４２６８９０３号明細書は、スタック域を制
御するためのスタック制御レジスタ・グループを開示し
ている。スタック機構中に形成されユーザ・プログラム
によって直接制御されるデータ・スタック域の開始アド
レスは、データ・スタック・ポインタ・レジスタに保持
される。

米国特許第４４５４５８０号明細書は、ある論理アドレ
ス空間にあるプログラムから新しい論理アドレス空間に
ある別のプログラムへ実行を移す方法を開示している。
呼出しプログラムは被呼出しプログラムに対する選択的
なセグメント割振りを制御し、被呼出しプログラムは割
り振られるセグメントの長さを制御する。したがって、
同じプログラムが繰り返し呼び出されても、他のプログ
ラム又は前の呼出しにおける同じプログラムの機能また
はデータは影響を受けない。また、データ・セグメント
の割振りを実行まで延ばすことができ、それにより、他
のプログラムの詳細を知らずに書かれたプログラムの実
行に融通性を持たせることができる。

米国特許第４２９７７４３号明細書は、それぞれが異な
った特権レベルを表わす複数のリングの階層構成を開示
している。特権レベルの低いリングへの分岐が許され、
特権レベルは読取専用状況については異なっていてもよ
いが、読取書込状況についてはそれは許されない。該特
許は３つの記憶域、すなわち変数を記憶するための作業
域、レジスタの内容を保管するための保管域、及び手順
間でパラメータを移動するための連絡域を有するスタッ
ク・フレームを教示する。ユーザは手順呼出しの前に、
保管すべきレジスタを指定しなければならず、また被呼
出し手順へ渡すべきパラメータを連絡域へロードしなけ
ればならない。システムは一連のスタック・フレームに
おいて呼出しを記録しており、それにより戻りが可能に
なる。

米国特許第４０４４３３４号明細書は、アドレス可能空
間の複数のセグメントのうちの１つでデータベース・レ
コードを見出すためのデータベース・ポインタを検索す
るシステムを開示している。

１９８２年１月刊のIBM Technical Disclosure Bulleti
n第２４巻、第８号の４４０１〜４４０３頁に掲載され
ている“Method of Revoking a Capability Containing
a Pointer-Type Identifier without Accessing the C
apability”と題する論文は、アドレス空間番号（ＡＳ
Ｎ）をアドレス空間ケイパビリティのためのポインタ・
タイプ識別子として使用する技術を開示している。これ
は二重アドレス空間機構に関するものであり、アクセス
が有効かどうかはアドレス変換に関連するＡＳＮ第２テ
ーブル・エントリ（ＡＳＴＥ）を用いて決定することが
できるので、アクセスの有効性を調べるためにアドレス
空間を設定してはならない。一般に、ケイパビリティに
よるオブジェクトへのアクセスは、ケイパビリティ中の
固有コードとオブジェクトが等しい場合にのみ許され
る。ケイパビリティは、それを見つけてアクセスする必
要なしに、単にオブジェクト中の固有コードを変えるだ
けで無効にすることができる。

Ｃ．発明が解決しようとする課題 本発明の目的は、プログラムに対してアドレス空間から
命令を取り出したり１つ以上の他のいずれかのアドレス
空間にオペランドを取り出す、すなわち記憶したりする
ことを許可するアーキテクチャを提供することである。

本発明の目的には、許可が所望すれば階層的にも非階層
的にもなり得るような許可機構を提供することが含まれ
る。

また、本発明の目的には、アドレス空間をアクセスする
能力が、プログラム呼出し順にすべてのプログラムに対
して与えられたり、許可の特定レベルのみを有するプロ
グラムに限定されたり、またはいくつかの異なる許可レ
ベルに対して許されたりするような非階層的許可機構を
提供することが含まれる。

さらに、本発明の目的には、ＡＬＥＴが呼出しプログラ
ムの一次アドレス空間、ＤＵＡＬまたはＰＳＡＬを参照
するかどうかを決めるために、そしてそのような参照が
所与のＥＡＸに対して許可されるかどうかを決めるため
に、アドレス空間の許可レベルをテストすることができ
るテスト動作を提供することが含まれる。

Ｄ．課題を解決するための手段 本発明の多重アドレス空間（ＭＡＳ）ファシリティは、
１６個の３２ビット・アクセス・レジスタ０ないし１５
を提供する。ＤＡＴがオンでＰＳＷビット１６及び１７
が２進の０１であるときに結果として生じるアクセス・
レジスタ・モードでは、記憶域オペランドの論理アドレ
スを特定するのに用いられる命令のＢまたはＲフィール
ドが、汎用レジスタばかりでなくアクセス・レジスタを
も指し示す。その指し示された汎用レジスタが、記憶域
オペランドの論理アドレスを形成するために通常の方法
で用いられる。ＤＡＴにより用いられるセグメント・テ
ーブル指定を特定してアドレス空間についての論理アド
レスを翻訳すなわち変換することにより、論理アドレス
が関係するアドレス空間を特定するために、その指し示
されたアクセス・レジスタが用いられる。アクセス・レ
ジスタ自身は、そのセグメント・テーブル指定を含まな
い。

アクセス・レジスタは、制御レジスタ１または７にそれ
ぞれ記憶されている一次または二次のセグメント・テー
ブル指定を特定することができるし、またはＡＳＴＥに
含まれるセグメント・テーブル指定（ＳＴＤ）を特定す
ることができる。後者の場合には、アクセス・レジスタ
は、アクセス・リストと呼ばれるテーブル中のエントリ
をアクセス・リスト・エントリ・トークン（ＡＬＥＴ）
によって指し示す。そして、指し示されたアクセス・リ
ストのエントリがそのＡＳＴＥを指し示す。

アクセス・リストが、指名可能ユニット・アクセス・リ
スト（ＤＵＡＬ）または一次空間アクセス・リスト（Ｐ
ＳＡＬ）であることもある。アクセス・リストは指名可
能なユニットまたは一次アドレス空間のいずれかに関連
しているが、そのリスト中の有効なエントリは、指名可
能なユニットの作業を行なうためにある順番に実行され
る種々のプログラムに関連するようになされている。ま
た、各プログラムが特定の許可権を有することができる
ようになされている。この許可権によって、そのプログ
ラムに関連しているアクセス・リストのエントリのみを
用いることが許される。その許可権は、制御レジスタ８
中の１６ビット拡張許可指標（ＥＡＸ）によって表わさ
れる。関係する許可機構において用いられる他の構成要
素は、アクセス・リストのエントリにおける私用ビッ
ト、アクセス・リストのエントリにおけるアクセス・リ
スト・エントリ許可指標（ＡＬＥＡＸ）、そしてＤＡＳ
ファシリティにより提供される許可権テーブルのＳビッ
トである。

アクセス・リストのエントリにおける私用ビット及びＡ
ＬＥＡＸフィールドは、ＡＬＥによって表わされるアド
レス空間に対するプログラムのアクセスを許可したりま
たは禁止したりする高性能の許可機構を提供する。その
私用ビットが０となると、アクセス・リストを用いて実
行するすべてのプログラムがＡＬＥによって表わされる
アドレス空間をアクセスすることができる。また、その
ＡＬＥ私用ビットが１となり、そして制御レジスタ８に
おけるユーザのＥＡＸが、ＡＬＥＡＸフィールドに等し
くなると、特定のＥＡＸを伴うプログラムはＡＬＥによ
って表わされるアドレス空間をアクセスすることができ
る。最後に、ＡＬＥ私用ビットが１となり、そしてユー
ザの制御レジスタ８のＥＡＸが、１に等しいＳビットを
有する目標空間の許可権テーブルにおけるエントリを選
択すると、異なるＥＡＸで走っている複数のプログラム
がＡＬＥによって表わされるアドレス空間をアクセスす
ることができる。

連係スタック機構は、任意の異なった許可権レベルで動
いているプログラムが制御プログラムの介入なしに直接
連係されるのを可能にする。呼出しプログラム及び被呼
出しプログラムのシーケンスにおける各プログラムの許
可権の程度は任意に異なっていてもよく、したがって非
階層的なプログラム構造を確立することができる。ＥＡ
Ｘ変更、ＰＳＷキー、ＰＳＷキー・マスク及び二次アド
レス空間の変更についての許可権に関するオプション
は、異なった許可権を異なったプログラムまたは同じ被
呼出しプログラムと関連づける手段を与える。各プログ
ラムの許可権は、制御プログラムによって管理されるエ
ントリ・テーブルで規定される。同じプログラムを異な
ったＰＣ番号で呼び出せるようにエントリ・テーブルを
設定することにより、どのＰＣ番号を呼出しに用いるか
に応じて異なった許可権をプログラムに割り当てること
ができる。エントリ・テーブルは、プログラムがどのＰ
Ｃ番号を用いて他のプログラムを呼び出せるかというこ
との制御も可能にする。

連係スタック機構によって提供されるスタッキング・プ
ログラム呼出し及びプログラム戻りの連係オペレーショ
ンは、異なったアドレス空間にあって異なったレベルの
許可権を持つプログラムを連係することができる。実行
状態ならびに汎用レジスタ及びアクセス・レジスタの内
容はスタッキング・プログラム呼出し命令の実行の間保
管され、プログラム戻り命令の実行の間に部分的に復元
される。連係スタックは、連係オペレーションにおいて
実行状態及びレジスタ内容の保管及び復元を効率的に行
なう手段を提供する。

Ｅ．実施例 本発明の多重アドレス空間（ＭＡＳ）機構は、二重アド
レス空間（ＤＡＳ）機構及びアクセス・レジスタ・シス
テムを改良したものである。ＭＡＳ機構は、ＤＡＳ機構
との互換性を有しかつそれに追加する形で動くように設
計されており、若干の変更及び改良はあるが、ほとんど
の部分でＤＡＳ機構のものと同じテーブル及びレジスタ
配置を使用する。アクセス・レジスタ変換（ＡＲＴ）シ
ステムは、ユーザがアクセス・レジスタ・システムを十
分に利用できるようにすると共に、機械のアドレス指定
機能をユーザから分離し保護する。ＡＲＴルックアサイ
ド・バッファ（ＡＬＢ）の使用はＡＲＴの性能を高め
る。

サービス提供者（プログラム）は普通、ユーザに使用さ
せたいデータまたはプログラムを含むアドレス空間を１
以上所有する。サービス提供者は、プログラムにプログ
ラム呼出し（ＰＣ）番号を割り当てることによって、ユ
ーザに対してそれらのプログラムを使用可能にする。Ｐ
Ｃ番号割当て操作は、プログラム制御を移すためのリン
クを確立すること、サービス呼出し者（プログラム）に
必要とされる許可特性を指定すること、及びサービス提
供者のプログラムの許可特性を割り当てることを含む。
プログラム制御はあるアドレス空間から別のアドレス空
間へ移すことができ、また同じアドレス空間に留まって
いてもよい。いずれにしても、それに伴なって許可があ
るレベルから別のレベルへ変えられることがあり、その
結果、より大きな、より小さな、または異なった許可が
与えられる。サービス提供者は呼出し者のレベルとは異
なった許可レベルでランすることができ、それによりサ
ービス提供者ルーチンは呼出し者がアクセスできないア
ドレス空間にあるデータをアクセスすることができる。
ユーザ及びサービス提供者は、アクセス・リストにおい
て私用アドレス空間として指示されていないすべての空
間をアクセスすることができる。さらにサービス提供者
はユーザがアクセスできない選択されたアドレス空間を
アクセスすることができる。同様に、サービス提供者に
対し、ユーザがアクセスできる選択されたアドレス空間
へのアクセスを禁止することができる。

プログラム命令の実行は２つのオペレーションに分ける
と都合がよい。最初のオペレーションは、実行すべき命
令の取出しである。２番目のオペレーションはオペラン
ドのアドレス指定であり、命令実行中に処理されるデー
タを取り出したり記憶したりするために行なわれる。Ａ
ＲモードのＭＡＳでは、命令は一次アドレス空間として
設定されたアドレス空間から取り出される。一次アドレ
ス空間の設定には空間切替え操作が必要な場合もある。

第１図は、本発明に従うアクセス・レジスタを用いてオ
ペランドをアドレス指定する様子を示している。動的ア
ドレス変換で使用するＳＴＤを得るためにアクセス・レ
ジスタの内容を使用するプロセスをアクセス・レジスタ
変換（ＡＲＴ）オペレーションと呼び、第１図では参照
番号１０で示されている。命令１２は、ＯＰコード、ベ
ース・アドレスを含む汎用レジスタ１４を指定するＢフ
ィールド、及び加算器１５で汎用レジスタ１４のベース
・アドレスと組み合わされて記憶域オペランドの論理ア
ドレスを生成する変位Ｄを含んでいる。アクセス・レジ
スタ・モードにおいては、ＢフィールドはＡＬＥＴを含
むアクセス・レジスタ１６も指定する。ＡＬＥＴは、Ａ
ＲＴ１０で変換されると、データを記憶するアドレス空
間に対するＳＴＤを与える。ＡＲＴ１０からのＳＴＤは
加算器１５からの論理アドレスと組み合わせることがで
き、動的アドレス変換（ＤＡＴ）１８で一緒に変換され
ると、システムによって使用されるオペランドの実アド
レスが生成される。命令１２は、図示のＢフィールド及
び変位Ｄの他に、記憶域オペランドの論理アドレスを含
む汎用レジスタを指定するＲフィールドを含んでいても
よい。

本発明に従うアクセス・レジスタの使用は、次の移動
（ＭＶＣ）命令で説明することもできる。

ＭＶＣ ０（Ｌ，１），０（２） この命令は、長さＬの第２オペランドを第１オペランド
記憶位置に移動する。第２オペランドの論理アドレスは
汎用レジスタ２にあり、第１オペランド記憶位置の論理
アドレスは汎用レジスタ１にある。第２オペランドを含
むアドレス空間はアクセス・レジスタ２にあるＡＬＥＴ
により指定され、第１オペランドのアドレス空間はアク
セス・レジスタ１にあるＡＬＥＴにより指定される、こ
れら２つのアドレス空間は異なっていてもよく、また現
命令のアドレス空間と異なっていてもよい。

ＡＬＥＴを用いた実アドレスへの変換の概要を第２図に
示す。２０は０番から１５番までの汎用レジスタのアレ
イを示す。２２は同じく０番から１５番までのアクセス
・レジスタのアレイを示し、各アクセス・レジスタはア
レイ２０の対応する汎用レジスタと対になっている。Ａ
ＬＥＴ中のアクセス・リスト・エントリ番号（ＡＬＥ
Ｎ）がアクセス・リスト２４または２５の１つのエント
リを選択する。アクセス・リスト２４はＤＵＡＬ（指名
可能ユニット・アクセス・リスト）であり、アクセス・
リスト２５はＰＳＡＬ（一次空間アクセス・リスト）で
ある。第２図の例では、アクセス・レジスタ２のＡＬＥ
Ｎは、ＰＳＡＬ２５のエントリ３を指し示す。ＤＵＡＬ
２４の起点は指名可能ユニット・アクセス・リスト記述
子（ＤＵＡＬＤ）２６により指定され、ＰＳＡＬ２５の
起点は一次空間アクセス・リスト記述子（ＰＳＡＬＤ）
２７により指定される。あとで述べるように、ＤＵＡＬ
Ｄ２６は制御レジスタ２（ＣＲ２）にあるエントリを解
読することにより見い出され、ＰＳＡＬＤ２７は制御レ
ジスタ５（ＣＲ５）にあるエントリを解読することによ
り見い出される。ＡＲＴで使用するアクセス・リスト記
述子は有効アクセス・リスト記述子（ＡＬＤ）として知
られている。

アクセス・リストの各エントリは、ＡＳＮ第２テーブル
・エントリ（ＡＳＴＥ）９８を指し示すＡＳＴＥアドレ
スを含むが、ＡＳＴＥはＡＳＮ第２テーブル（ＡＳＴ）
３０にあることもないこともある。実際にＡＳＴ３０に
入っているものとはまったく独立に、ＡＲＴのためにＡ
ＳＴＥを生成してその機能を遂行させることができる。
ただし、ＰＣで使用されるＡＳＴＥはＡＳＴ３０になけ
ればならない。各ＡＳＴＥはＤＡＳ機構で使用されるも
のと同様であり、ＤＡＴ１８で実アドレスを決定するた
めのＳＴＤ値を含む。

プログラムに対しては、それぞれが異なったケイパビリ
ティ定義域を表わす２つのアクセス・リストが同時に使
用可能である。一方のアクセス・リストは指名可能ユニ
ット・アクセス・リスト（ＤＵＡＬ）と呼ばれ、他方は
一次空間アクセス・リスト（ＰＳＡＬ）と呼ばれる。Ａ
ＬＥＴのＡＬＥＮがいずれのアクセス・リストのエント
リを指し示しているかは、ＡＬＥＴ中の１ビットにより
指定される。プログラムは、アクセス・リスト２４及び
２５の各エントリを使用することができる。

ＤＵＡＬ定義域は、指名可能ユニット（タスクまたはプ
ロセス）により実行されるプログラムのために永続的に
指名可能ユニットと関連づけられる。システムの指名可
能ユニットごとに固有のＤＵＡＬがある。ＤＵＡＬは、
たとえ関連する指名可能ユニットが多くの異なったアド
レス空間にあるプログラムを実行できるとしても、変わ
ることはない。ＰＳＡＬ定義域は一次アドレス空間と関
連づけられる。一次アドレス空間で実行されるすべての
プログラムは、そのアドレス空間のＰＳＡＬを共用す
る。これにより、一次アドレス空間で実行されるプログ
ラムは、共通の一組のアドレス空間へのアクセスを共用
することができる。一次アドレス空間がたとえば空間切
替えＰＣオペレーションによって変わると、ＰＳＡＬも
変わる。有効ＡＬＥＴを所有するユーザはＤＵＡＬ２４
またはＰＳＡＬ２５のアクセス・リスト・エントリをア
クセスできる。アクセスされたエントリは所望のアドレ
ス空間を指定する。ＡＬＥＴ及び選択された制御レジス
タを用いて同様に制御される他の定義域を設けることも
可能である。たとえば、システムにおけるすべてのプロ
グラムのケイパビリティを有するシステム・ワイド・ア
クセス・リスト（ＳＷＡＬ）を生成することができる。
既存の機構をさらに改良するため、ＳＡＳＮ定義域アク
セス・リスト（ＳＳＡＬ）のごとき種々の定義域のサブ
セットを構成することもできる。

ＡＲモードにおいては、ＡＬＥＴが一次アドレス空間及
び二次アドレス空間にあるオペランドをそれぞれアクセ
スするように予約されているので、ＤＵＡＬ２４のエン
トリ０及び１は使用されない。ＣＰＵのアドレス指定モ
ードは、後述のように、ＰＳＷ中のビットによって指定
される。ＣＰＵがＡＲアドレス指定モードにあれば、０
（Ｘ′００００００００′）のＡＬＥＴは常に一次アド
レス空間を示し、１（Ｘ′０００００００１′）のＡＬ
ＥＴは常に二次アドレス空間を示す。第２図のブロック
２８はこれらの特別なＡＬＥＴを識別し、ＤＡＴ１８へ
のＰＡＳＮ及びＳＡＳＮに対する正しいＳＴＤを与え
る。ＣＰＵがホーム・アドレス指定モードにあれば、ホ
ーム・アドレス空間が実行すべき命令及びデータのソー
スである。ホーム・アドレス空間は、実行中のプログラ
ムに対する監視プログラム制御情報を有するアドレス空
間として定義される。オペレーティング・システムは、
データ・アクセスの目的で各ホーム空間に対して２
（Ｘ′０００００００２′）のＡＬＥＮを割り当て、ホ
ーム空間のためのＳＴＤはＡＲＴによって得られる。第
２図のブロック２８に示されるように、ＡＬＥＮが０に
等しいなら、ＳＴＤが制御レジスタ１から得られるし、
ＡＬＥＮが１に等しいなら、ＳＴＤが制御レジスタ７か
ら得られる。一次アドレス空間及び二次アドレス空間に
対するＳＴＤ値はそれぞれ制御レジスタ１及び７に保持
されるので（第３図参照）、アクセス・リスト・エント
リ０及び１は使用されない。第２図の例では、ＰＳＡＬ
２５のエントリ０、１及び２は使用されず、無効エント
リとしてマークされる。

ＡＲＴルックアサイド・バッファ（ＡＬＢ）１９９は、
ＡＲＴから生ずるＳＴＤを保持するため、ＡＲアレイ２
２、ＰＳＡＬ２５及びＡＳＴ３０からの入力を受け取り
保管する。ＡＬＢ１９９はアクセス・リスト記述子ＤＵ
ＡＬＤまたはＰＳＡＬＤも保持する。同じＡＬＥＴが再
び使用される場合、ＡＬＢ１９９は正しい出力を直接Ｄ
ＡＴ１８へ供給し、ＡＲＴを繰り返す必要はない。

命令実行中のプログラムの制御及びＣＰＵの状態に関す
る情報を与える制御レジスタ及びＰＳＷをそれぞれ第３
図及び第４図に示す。

第３図は、本発明のＭＡＳ機構に関係する制御レジスタ
０〜１５の内容を示している。これらの内容の多くは公
知のＤＡＳ機構のものと同じであり、したがって、以下
では主としてＭＡＳ機構のためになされた変更個所につ
いて述べることにする。

制御レジスタ０のビット１５（Ｍ）が１であれば、ＣＰ
ＵがＭＡＳモードで動作していること、及び制御プログ
ラムがＭＡＳをサポートすることを示す。ＭＡＳ機構
は、エントリ・テーブル・エントリ・ＡＳＮ第２テーブ
ル・エントリ、連係スタックの使用可能性、及びアクセ
ス・レジスタ・モードに入る能力について新しいフォー
マットを使用する。制御レジスタ１は一次セグメント・
テーブル記述子（ＰＳＴＤ）を含む。そのビット１〜１
９は一次セグメント・テーブル起点（ＰＳＴＯ）を指定
し、ビット２５〜３１は一次セグメント・テーブル長
（ＰＳＴＬ）を指定する。制御レジスタ２のビット１〜
２５は、後述のように、ＤＵＡＬＤを見つけるためにＭ
ＡＳ機構によって使用される指名可能ユニット制御テー
ブル起点（ＤＵＣＴＯ）を指定する。制御レジスタ５の
ビット１〜２５は、一次ＡＳＴＥ起点（ＰＡＳＴＥＯ）
を指定する。後述のように、制御レジスタ５の内容は、
ＰＳＡＬ起点と、一次アドレス空間についてのＡＳＴＥ
中の他の情報を見つけるべくＡＳＴＥエントリを指し示
す。

制御レジスタ７は、ビット１〜１９が二次セグメント・
テーブル起点（ＳＳＴＯ）を指定し、ビット２５〜３１
が二次セグメント・テーブル長（ＳＳＴＬ）を指定する
二次セグメント・テーブル記述子（ＳＳＴＤ）含む。制
御レジスタ８のビット０〜１５は、本発明のＭＡＳ機構
で使用される拡張許可指標（ＥＡＸ）を含む。後述のよ
うに、ＥＡＸはサービス提供者の制御のもとにエントリ
・テーブル・エントリ中のビット内容の指定にしたがっ
て変えることができ、これにより、プログラムによるア
ドレス空間のアクセスの許可を変更することができる。

制御レジスタ１３は、ビット１〜１９がホーム・セグメ
ント・テーブル起点（ＨＳＴＤ）を指定し、ビット２５
〜３１がホーム・セグメント・テーブル長（ＨＳＴＬ）
を指定するホーム・セグメント・テーブル記述子（ＨＳ
ＴＤ）を含む。制御レジスタ１５のビット１〜２８は、
後述のように、最後の連係スタック・オペレーションで
定義された連係スタック・エントリのアドレスを含む。

第４図に示したＰＳＷのフォーマットにおいて、ビット
５はＤＡＴ１８が活動状態かどうかを示すＤＡＴモード
・ビット（Ｔ）である。ビット１６及び１７はアドレス
指定モードを指定する。ＤＡＴ１８が活動状態の場合、
ビット１６及び１７の組合せは、ＣＰＵが一次モード
（００）、二次モード（１０）、アクセス・レジスタ・
モード（０１）、及びホーム・モード（１１）のいずれ
にあるかを示す。ＰＳＷのビット３２は、ビット３３〜
６３の命令アドレスのフォーマットを指定するアドレス
指定モード・ビットである。ＰＳＷの残りのフィールド
の機能及びフォーマットはＩＢＭシステム／３７０で公
知のものである。

第２図のところで説明したＡＬＥＴのフォーマットを第
５図に示す。ＡＬＥＴのビット７は一次リスト・ビット
であり、これが１であれば、ＡＬＥＮがＰＳＡＬを参照
することを示す。ビット７が０であれば、ＡＬＥＮはＤ
ＵＡＬを参照する。ビット１６〜３１はＡＬＥＮを含
む。ＡＬＥＮを１６倍すると、その積は、有効アクセス
・リストの開始点から指定されたアクセス・リスト・エ
ントリまでのバイト数に等しい。ＡＲＴの間にもしＡＬ
ＥＮが有効アクセス・リスト外のエントリを指定する
か、またはＡＬＥＴの左から７ビット（ビット０〜６）
がオールゼロでなければ、例外が認識される。ＡＬＥＮ
が有効ＡＬＤのアクセス・リスト長（ＡＬＬ）によって
決定されるアクセス・リストの終わりを越えたアドレス
を指し示していると、アクセス・リスト・エントリは有
効アクセス・リストの外にある。ＡＬＬについては第１
４図を参照されたい。ＡＬＥＴがＸ′０００００００
０′またはＸ′０００００００１′（Ｘ′′は１６進表
記を意味する）の場合は、上述のＡＬＥＴのフォーマッ
トは適用されない。これら２つのＡＬＥＴ値はＡＲＴプ
ロセスによって特別の意味を割り当てられている。

ＡＬＥＴは、アクセス・レジスタ、汎用レジスタ及び記
憶装置のいずれにも保持することができ、ユーザの問題
プログラムによる操作からは保護されない。どのプログ
ラムも命令によってＡＬＥＴの値をアクセス・レジス
タ、汎用レジスタ及び記憶装置の間で自由に転送するこ
とができる。呼び出されたプログラムは、アクセス・レ
ジスタの内容を自身が使用できる任意の記憶域に保管す
ること、アクセス・レジスタを自身の目的のためにロー
ドし使用すること、及び呼出しプログラムへ戻る前にア
クセス・レジスタの元の内容を復元することが可能であ
る。ＡＬＥＴのビット８〜１５はアクセス・リスト・エ
ントリ順序番号（ＡＬＥＳＮ）を含む。ＡＬＥＴは問題
プログラムからは保護されず、ユーザが誤ってその内容
を別の値に変えてしまう可能性があるので、信頼性を高
めるためにＡＬＥＳＮをＡＬＥＴに含ませている。これ
はＡＲＴの間に検査される。

アクセス・リスト・エントリ（ＡＬＥ）のフォーマット
を第６図に示す。ＡＬＥのビット０は、ＡＬＥが無効か
どうかを示す無効ビットである。ビット７は私用ビット
で、もし０であれば、どのプログラムもＡＲＴオペレー
ションでこのアクセス・リスト・エントリを使用するこ
とができる。ビット７が１であれば、呼出しプログラム
がこのアクセス・リスト・エントリを使用できるかどう
かを決定するため、ビット１６〜３１のアクセス・リス
ト拡張許可指標（ＡＬＥＡＸ）が使用される。ＡＬＥは
ビット８〜１５にＡＬＥＳＮ値を含む。これは、有効性
検査のために、当該ＡＬＥを指定したＡＬＥＴのＡＬＥ
ＳＮと比較される。ＡＬＥのビット６５〜８９は、関連
するアドレス空間の対応するＡＳＴＥアドレスを含む。
ＡＬＥのビット９６〜１２６は、後述のＡＳＴＥエント
リに関する有効性検査で使用されるＡＳＴＥ順序番号
（ＡＳＴＥＳＮ）を含む。

第２図に示したアクセス・リスト２４及び２５のエント
リは、問題プログラムによる直接操作から保護するた
め、制御プログラムによって与えられる。その保護は、
キー制御型の保護、またはアクセス・リストを問題プロ
グラムがＤＡＴでアクセスできない実記憶域に置くこと
により実現できる。ＡＬＥが有効か無効かはビット０に
よって示される。有効ＡＬＥは、適切に許可されたプロ
グラムがアクセスできるアドレス空間を指定する。無効
ＡＬＥは、割振り又は再割振りの場合は有効エントリと
して使用できる。制御プログラムは、有効ＡＬＥを割り
振ったり、以前に割り振ったＡＬＥを無効にしたりする
サービスを提供する。

ＡＬＥの割振りは次のようなステップで行なわれれる。
まず、問題プログラムが、アドレス空間の識別子及びＤ
ＵＡＬ２４またはＰＳＡＬ２５を指定する標識、すなわ
ちＡＬＥＴの一次リスト・ビット７を制御プログラムに
渡す。制御プログラムはこれに応答して、問題プログラ
ムがアドレス空間のアクセスを許されているかどうかを
検査する。もし許されていると、制御プログラムは指定
されたアクセス・リストから無効エントリを１つ選択
し、それを有効エントリに変え、その中にＡＳＴＥアド
レス及びＡＳＴＥＳＮを含ませることにより当該アドレ
ス空間を指定し、割り振られたＡＬＥを指定するＡＬＥ
Ｔの値を問題プログラムに戻す。かくして、問題プログ
ラムは新しいＡＬＥＴをアクセス・レジスタに置くこと
により、アドレス空間をアクセスできるようになる。割
り振られたＡＬＥはあとで制御プログラムの無効化サー
ビスにより、無効にされることがある。

無効にされたＡＬＥが再割振りされる場合、前の割振り
で指定されたアドレス空間とは別のアドレス空間が指定
される。ユーザが概念的に正しくないアドレス空間を指
定するＡＬＥＴを誤って使用するのを避けるために、Ａ
ＬＥＴ及びＡＬＥの両方にＡＬＥＳＮが保持される。制
御プログラムは、ＡＬＥを割り振る時、同じＡＬＥＳＮ
をＡＬＥ及び指定されたＡＬＥＴの両方に置き、ＡＬＥ
Ｔを問題プログラムに戻す。ＡＬＥを再割振りする時
は、制御プログラムは再割振りされるＡＬＥの中のＡＬ
ＥＳＮの値を変え、それが前に指定されたＡＬＥＴ中の
ＡＬＥＳＮの値と一致しないようにする。

ＡＬＥのＡＳＴＥＳＮについては、あとでＡＳＴＥに関
連してさらに詳しく説明するが、ここで重要なのは、Ａ
ＬＥ及びＡＳＴＥに含まれるＡＳＴＥＳＮの値を比較す
ることによって、ＡＳＴＥの指定に関するＡＬＥの権限
が確認されるということである。かくして、ＡＳＴＥの
再割当てが可能になり、このＡＳＴＥを参照していたす
べてのＡＬＥを調べる必要なしに、異なったＡＳＴＥＳ
Ｎを割り当ててその使用を制御することができる。ＡＳ
ＴＥＳＮの使用により、制御プログラムは、ＡＳＴＥを
使用することができたすべてのプログラムまたは指名可
能ユニットを保持する必要はない。かくして、ＡＳＴＥ
ＳＮを変えることでアクセス権限を変えることができ、
適切なＡＳＴＥＳＮなしにＡＳＴＥを使用しようとする
と、例外又は割込みが生じる。これにより、オペレーテ
ィング・システムは、ＡＳＴＥＳＮの変更前にＡＬＥで
許可されたケイパビリティでＡＳＴＥをアクセスしよう
とする試みを知ることができる。かくして、オペレーテ
ィング・システムは、新しいあるいは異なった空間のた
めにＡＳＴＥを安全に再使用する、または既存の空間を
使用するためその空間の現アクセス者の権限を有効化す
る機構を有する。

第７図、第８図及び第１０図はそれぞれ連係テーブル、
エントリ・テーブル及び連係スタックのエントリのフォ
ーマットを示している。これらのテーブルは、同じまた
は異なったアドレス空間にあるプログラムの間で制御を
移すために連係を確立するためにＭＡＳファシリティに
よって使用される。

前述のように、ＰＣ番号は、システムによって呼び込ま
れかつサービス提供者によって構成される特定のＰＣル
ーチンを識別する。ＰＣルーチンを提供する各サービス
提供者は、自身のルーチンを定義するための１以上のエ
ントリ・テーブルを所有する。エントリ・テーブルは、
ＰＣルーチンへのアクセスを要求するアドレス空間の連
係テーブルに接続される。エントリ・テーブルの各エン
トリは１つのＰＣルーチンを定義し、その入口点及び動
作特性を含むと共に、ＰＣ命令がスタッキングＰＣかど
うかも示す。第７図は連係テーブル・エントリ（ＬＥ
Ｔ）のフォーマットを示したもので、無効ビット
（Ｉ）、エントリ・テーブル起点（ＥＴＯ）及びエント
リ・テーブル長（ＥＴＬ）を含み、これらによりエント
リ・テーブル記述子が定義される。

第８図は第７図の連係テーブル・エントリにより指し示
されるエントリ・テーブルのエントリのフォーマットを
示している。エントリ・テーブル・エントリのビット０
〜１５は許可キー・マスク（ＡＫＭ）を含み、これは、
ＰＣ命令を出したプログラムが問題状態においてこのエ
ントリ点を呼び出すことを許されているかどうかを検査
するのに用いられる。ビット１６〜３１は、ＰＣ−ｓｓ
及びＰＣ−ｃｐのいずれが生じるかを示すエントリ・ア
ドレス空間番号（ＥＡＳＮ）を含む。ＥＡＳＮがオール
ゼロであれば、ＰＣ−ｃｐが指定され、さもなければＰ
Ｃ−ｓｓが指定される。後者の場合、ＥＡＳＮは一次Ａ
ＳＮ（ＰＡＳＮ）を置き換えるアドレス空間番号（ＡＳ
Ｎ）を識別する。ビット３２はアドレス指定モード・ビ
ットであり、ＰＣオペレーションでＰＳＷ中のアドレス
指定モード・ビットを置き換える。ビット３３〜６２に
含まれるエントリ命令アドレス（ＥＩＡ）は、ＰＣオペ
レーションでＰＳＷ中の命令アドレスを置き換える。ビ
ット６３はエントリ問題状態ビットであり、ＰＣオペレ
ーションで現ＰＳＷの問題状態ビット（ビット１５）を
置き換える。ビット６４〜９５は、ＰＣオペレーション
で汎用レジスタ４に置かれるエントリ・パラメータを含
む。ビット９６〜１１１は、後述のＭビットの値に大じ
て汎用レジスタ３の内容とオア結合されるかまたはその
内容を置き換えるエントリ・キー・マスク（ＥＫＭ）を
含む。ビット１２８はＰＣタイプ・ビット（Ｔ）で、こ
れが１であれば、ＰＣ命令がスタッキング・オペレーシ
ョンを遂行することを示す。ビット１３１はＰＳＷキー
制御ビット（Ｋ）であり、これが１であれば、ビット３
６〜１３９のエントリ・キー（ＥＫ）がスタッキングＰ
ＣオペレーションでＰＳＷ中のＰＳＷキーを置き換える
ことを示す。このＫビットが０であれば、ＰＳＷキーは
変更されない。ビット１３２はＰＳＷキー・マスク制御
ビット（Ｍ）であり、これが１であれば、ＥＫＭがスタ
ッキングＰＣオペレーションで汎用レジスタ３にあるＰ
ＳＷキー・マスクを置き換えることを示す。Ｍビットが
０であればＥＫＭはスタッキングＰＣオペレーションで
制御レジスタ３にあるＰＳＷキー・マスクとオア結合さ
れる。ビット１３３は拡張許可指標制御ビット（Ｅ）で
あり、これが１であれば、ビット１４４〜１５９のエン
トリＥＡＸがスタッキングンＰＣオペレーションで制御
レジスタ８にある現ＥＡＸを置き換えることを示す。Ｅ
ビットが０であれば、制御レジスタ８にある現ＥＡＸは
変更されない。ビット１３４はアドレス空間制御ビット
（Ｃ）であり、これが１であれば、現ＰＳＷのビット１
７がスタッキングＰＣオペレーションで１にセットされ
ることを示す。Ｃビットが０であれば、現ＰＳＷのビッ
ト１７も０にセットされる。スタッキングＰＣ命令が出
される時は、ＣＰＵは一次空間モードまたはアクセス・
レジスタ・モードのいずれかになければならないので、
Ｃビットが１であれば、ＣＰＵはアクセス・レジスタ・
モードになり、Ｃビットが０であれば、一次空間モード
になる。ビット１３５は二次ＡＳＮ制御ビット（Ｓ）で
あり、これが１であれば、スタッキングＰＣ−ｓｓオペ
レーションでビット１６〜３１のＥＡＳＮが新しい二次
ＡＳＮになりかつ新しい二次セグメント・テーブル記述
子（ＳＳＴＤ）が新しい一次セグメント・テーブル記述
子（ＰＳＴＤ）に等しく設定されることを示す。Ｓビッ
トが０であれば、新しい二次アドレス空間番号（ＳＡＳ
Ｎ）及びＳＳＴＤは、呼出しプログラムの古い一次アド
レス空間番号（ＰＡＳＮ）及びＰＳＴＤにそれぞれ等し
く設定される。ＥＡＳＮがオールゼロでなければ、ビッ
ト１６１〜１８５のＡＳＴＥアドレスはその右側に６個
のゼロを付加されて、ＥＡＳＮのＡＳＮ変換を適用した
結果の実ＡＳＴＥアドレスを形成する。かくして、エン
トリ・テーブル・エントリ中のＥＡＳＮ及びＡＳＴＥア
ドレスがＳＴＤを含むＡＳＴ３０のエントリを指し示す
ことがわかる。ＥＡＳＮのＡＮ変換がＡＳＴＥアドレス
を得るために遂行されるかどうか、あるいはビット１６
１〜１８５のＡＳＴＥアドレスがその指定されたＡＳＴ
Ｅを見つけるのに使用されるかどうかは予測できない。
ＣＰＵは性能改善のために、ビット１６１〜１８５のＡ
ＳＴＥアドレスを用いてその指定されたＡＳＴＥを見つ
けることができる。

第９図は、指名可能ユニットごとに制御プログラムによ
って作成され得る連係スタック３５を示している。この
連係スタックは、スタッキング・オペレーションの間、
実行状態と汎用レジスタ及びアクセス・レジスタの内容
とを保管するのに用いる。連係スタックは、戻りオペレ
ーションの間に保管内容の一部を復元するのにも使用さ
れる。連係スタックは仮想記憶域にあり、関連する指名
可能ユニットのためのホーム・アドレス空間に置かれ
る。第３図の制御レジスタに関連して説明したように、
ホーム・アドレス空間は制御レジスタ１３のＨＳＴＤに
よって指定される。これは連係スタック情報を保護し、
ユーザ・アドレス空間で障害が発した場合に連係スタッ
ク情報の回復を可能にする。

連係スタックは問題状態プログラムからは保護されてお
り、それらのプログラムは、特別の抽出及び修正命令に
よる場合を除いて、連係スタックに保管されている情報
を調べたり修正したりすることはできない。連係スタッ
ク３５は、正方向ポインタ及び逆方向ポインタによって
連鎖される複数の連係スタック・セクション３６、３７
及び３８からなっていてもよい。

連係スタックには３種類のエントリ、すなわち逆方向ポ
インタを有する見出しエントリ４０、正方向ポインタを
有する後書きエントリ４２、及び状態エントリ４３（連
係スタック・セクション３６参照）がある。見出しエン
トリ及び後書きエントリはそれぞれ連係スタック・セク
ションの始め及び終りにあり、連結スタック・セクショ
ンを連鎖するのに使用される。見出しエントリ及び後書
きエントリは制御プログラムにより作成され、スタッキ
ング・オペレーションで実行状態及びレジスタ内容を保
管すべく状態エントリが付加される。制御レジスタ１５
にある連係スタック・エントリ・アドレスは現状態エン
トリ４４を指し示すか、またはセクション中の最後の状
態エントリが除去されていると現セクションの見出しエ
ントリを指し示す。

第１０図は連係スタック状態エントリの内容を示したも
ので、スタッキングＰＣ命令の場合、汎用レジスタの内
容（ＧＲｓ）、アクセス・レジスタの内容（ＡＲｓ）、
ＰＳＷキー・マスク（ＰＫＭ）、二次アドレス空間番号
（ＳＡＳＮ）、制御レジスタ８からのＥＡＸ、一次アド
レス空間番号（ＰＡＳＮ）、及びＰＳＷの内容を含む。
これらはすべてスタッキング命令の開始時のものであ
る。さらに、使用されるＰＣ番号も含まれる。後述する
ブランチ・スタック命令の場合は、ＰＣ番号の代りにア
ドレス指定モード・ビット及びブランチ・アドレスが保
管される。

連係スタック・エントリはいずれのタイプも８バイトの
倍数の長さを有する。見出しエンリ及び後書きエントリ
はそれぞれ１６バイトである。状態エントリは１６８バ
イトである（第１０図の下側の数字はバイト番号を示し
ている）。いずれのタイプもその終りに８バイトのエン
トリ記述子（第１０図の連係スタック状態エントリの４
６参照）を有する。

エントリ記述子のビット０はアンスタック抑止ビット
（Ｕ）である。見出しエントリまたは状態エントリのエ
ントリ記述子においてビットＵが１であれば、プログラ
ム戻りでのアンスタッキング・プロセスの間にスタック
・オペレーション例外が認識される。状態エントリがス
タッキング・プロセスの間に作成される時、そのエント
リ記述子のビットＵは０にセットされる。

エントリ記述子のビット１〜７はエントリ・タイプ（Ｅ
Ｔ）・コードで、当該エントリ記述子を含む連係スタッ
ク・エントリのタイプを指定する。ＥＴコードには次の
４種類がある。

００００００１ 見出しエントリ ０００００１０ 後書きエントリ ００００１００ ブランチ状態エントリ ００００１０１ プログラム呼出し状態エントリ エントリ記述子のビット８〜１５は制御プログラムによ
って与えられるセクション識別子（ＳＩ）である。スタ
ッキング・プロセスで作成されるエントリでは、プロセ
スはＳＩを先行の連係スタック・エントリのＳＩに等し
く設定する。エントリ記述子のビット１６〜３１は、当
該エントリの終りから同じ連係スタック・セション中の
後書きエントリの始めまでのバイト数を指定する残余自
由空間（ＲＦＳ）フィールドを形成する。エントリ記述
子のビット３２〜４７は、同じ連係スタック・セクショ
ンにおける次の連係スタック・エントリ（後書きエント
リを除く）のサイズをバイトで指定する次エントリ・サ
イズ（ＮＥＳ）フィールドを形成する。

スタッキッグ・プロセスの間に連係スタックで新しい状
態エントリを作成する場合、現連係スタック・セクショ
ンが新しいエントリを含むのに十分な自由空間を持って
いると、新しいエントリは現連係スタック・エントリの
エントリ記述子の直後に置かれる。現セクションに十分
な自由空間がなくても、現セクションの後に別のセクシ
ョンがあることを現セクションの後書きエントリが示し
ていると、その後続セクションに十分な残余自由空間が
あれば、新しいエントリは後続セクションの見出しエン
トリのエントリ記述子の直後に置かれる。後続セクショ
ンがないことを後書きエントリが示していると、例外が
認識され、プログラム割込みが起こる。この場合、制御
プログラムが別のセクションを割り振り、それを現セク
ションに連鎖して、スタッキング・オペレーションを再
実行させる。後続セクションがあっても、その中に十分
な自由空間がなければ、例外が認識される。

スタッキング・オペレーションで新しい状態エントリ４
４がうまく作成されると、制御レジスタ１５にある連係
スタック・エントリ・アドレスは、新しいエントリのエ
ントリ記述子の一番左のバイトを指定するように更新さ
れ、かくしてこのエントリが新しい現連係スタック・エ
ントリになる。スタッキング・プロセスで状態エントリ
を作成する場合、そのＮＥＳフィールドにはゼロが置か
れ、作成された状態エントリの長さは先行エントリのＮ
ＥＳフィールドに置かれる。戻りオペレーションでは、
汎用レジスタ及びアクセス・レジスタの内容、ならびに
制御レジスタの種々の内容が連係スタック状態エントリ
４４から復元され、制御レジスタ１５にある連係スタッ
ク・エントリ・アドレスは前の連係スタック・エントリ
を指し示すように変更される。状態エントリが戻りオペ
レーションのアンスタッキング・プロセスの間に論理的
に削除されると、先行エントリのＮＥＳフィールドにゼ
ロが置かれる。

上述から明らかなように、連係スタックを使用すると、
プログラム制御が戻り命令によって被呼出しプログラム
から戻される時、呼出しプログラムの動作環境及び許可
レベルを復帰させることができる。連係オペレーション
は開始点まで遡れると共に、無効な変更が生じないよう
ユーザに強要する。

制御プログラムは、プログラムを含む各アドレス空間に
対してアドレス空間番号（ＡＳＮ）を割り当てる。ＤＡ
Ｓ機構に関連して述べたように、ＡＳＮはＰＣ−ｓｓオ
ペレーションの間に変換されることがある。しかし、Ａ
ＳＴＥアドレスがＥＴＥにあるので（第８図参照）、Ｐ
Ｃ−ｓｓオペレーションにおいて、ＡＳＴＥへのアクセ
スをＳＮ変換なしにＥＴＥを用いて直接行なうことがで
きる。制御プログラムは、アドレス空間に関連するＡＳ
ＴＥにポインタを置くことによって、ＳＴＤ、ＡＴ及び
連係テーブルを各ＡＳＮと関連づける。それらのアドレ
ス空間にあるデータも、ＡＳＴＥを指し示すアクセス・
リスト・エントリを制御プログラムに作成させることに
より、アクセスすることができる。アドレス空間によっ
てはデータしか含まないものもある。ＭＡＳファシリテ
ィのケイパビリティがそのようなアドレス空間の作成を
定める。そのようなアドレス空間はＡＳＮを持たない。
データだけの空間の場合は、ＡＳＴＥ、ＳＴＤ、ＡＴ及
びＡＬＥだけが使用される。

第１１図及び第１２図はそれぞれＡＳＮ第１テーブル及
びＡＳＮ第２テーブルのエントのフォーマットを示した
ものであるが、これらは前述のＤＡＳ機構のものときわ
めてよく似ている。第１１図及び第１２図の各エントリ
は１つのアドレス空間を表わし、そのアドレス空間への
連係及びアドレス可能性を与えるべく制御プログラムに
よって設定される。

第１２図はＡＳＴＥのフォーマットを示している。ＡＳ
ＴＥのビット０は、ＡＳＴＥが無効かどうかを示す無効
ビットである。許可権テーブル起点（ＡＴＯ）及び許可
権テーブル長（ＡＴＬ）は、関連する許可権テーブルの
許可権テーブル記述子（ＡＴＤ）を示す。ビット９６〜
１２７は関連する関係テーブル記述子（ＬＴＤ）を含
み、ビット１２８〜１５９は関連するアクセス・リスト
記述子（ＡＬＤ）を含む。ビット１６０〜１９１はＡＳ
ＴＥ順序番号（ＡＳＴＥＳＮ）を含む。ＡＳＴＥは、制
御プログラムによるアドレス空間の作成及び削除に伴な
って再割り振りされることがあるので、新しく作成され
た各ＡＳＴＥは新しい固有のＡＳＴＳＮを割り当てられ
る。ＡＲＴオペレーションを実行する時、ＡＳＴＥが異
なったアドレス空間または異なった権限に対して安全に
再使用できるように、有効性検査として、アクセス・リ
スト中のＡＳＴＥＳＮとＡＳＴＥ中のＡＳＴＥＳＮが比
較される。

第１３図は、各ＡＳＴＥに関連する許可権テーブルを示
している。ＤＡＳ機構と同じく、各許可権テーブル・エ
ントリはＰビット及びＳビットを１つずつ持っている。
許可権テーブルのエントリは、関連するアドレス空間を
アクセスするために、使用されているＥＡＸの各値に対
して許可権テーブルに１つのエントリが存在するように
指標づけされる。後述のように、制御レジスタ８（ＣＲ
８）にあるＥＡＸの値に対応する許可権テーブル・エン
トリを用いて、プログラムがＡＳＴＥに関連するアドレ
ス空間のアクセスを許されているかどうかを調べること
ができる。

第１４図は、制御レジスタ２にアドレスが保持されてい
る指名可能ユニット制御テーブル（ＤＵＣＴ）のフォー
マットを示している。ＤＵＣＴのナイト１６〜１９は指
名可能ユニット・アクセス・リスト記述子（ＤＵＡＬ
Ｄ）を含む。ＤＵＣＴの他のバイトはＭＡＳ機構では使
用されないので、説明は省略する。

プログラム呼出し（ＰＣ）命令は、ＭＡＳファシリティ
における連係機構の機能を上げるべく改善された。ＰＣ
命令が出された時、ＥＴＥ（第８図）のＴビット、すな
わちビット１２８が１であれば、スタッキングＰＣオペ
レーションが実行される。スタッキングＰＣは、エント
リ・テーブル・エントリ中の許可キー・マスクにより、
エントリ・テーブルから入ることを許される。時に、空
間切替えを伴なうスタッキングＰＣは、（新しいプログ
ラムに関連する）新しいＥＡＸを制御レジスタ８に置く
ことがある。スタッキングＰＣは、汎用レジスタ０〜１
５の内容、アクセス・レジスタ０〜１５の内容、更新さ
れた命令アドレス（戻りアドレス）を含む完全なＰＳ
Ｗ、ＰＡＳＮ、ＳＡＳＮ、ＰＫＭ、ＥＡＸ、エントリが
プログラム呼出しによって作成されたことを示す標識、
及び２ワード分の修正可能域をエントリに保管する。Ｍ
ＡＳファシリティは、連係スタックの最後の状態エント
リにおける情報を取り出してそのエントリにおける修正
可能領域の内容を修正するための命令を含む。修正可能
域の目的は、プログラムの障害が生じた時に適切な回復
動作がとれるように、プログラムの進行状況を記録でき
るようにすることにある。

連係機能を改善するため２つの新しい命令、すなわちブ
ランチ・スタック及びプログラム戻りが追加された。

ブランチ・スタック命令はＰＳＷ中の命令アドレスを変
更し、第９図の連係スタックにブランチ状態エントリと
呼ばれる状態エントリを作成する。ブランチ状態エント
リは、ブランチ・スタック命令により作成されかつＰＣ
番号の代わりにブランチ・アドレスを含むということを
除くと、プログラム呼出し状態エントリと同じである。
ブランチ・スタック命令は、呼出しプログラムの中、ま
たは被呼出しプログラムの入口点（もしくはその近く）
で使用することができる。入口点でのブランチ・スタッ
ク命令は、古い呼出しプログラムを変更することなく連
係スタックを使用することを可能にする。

プログラム戻り命令は、スタッキングＰＣ命令またはブ
ランチ・スタック命令によって制御権を与えられたプロ
グラムから戻るのに用いられる。プログラム戻り命令は
最後の連係スタック状態エントリを論理的に削除する。
このエントリはプログラム呼出し状態エントリでもブラ
ンチ状態エントリでもよい。最後の状態エントリがプロ
グラム呼出し状態エントリであれば、プログラム戻り命
令は、エントリ中に保管されていたすべての状態情報な
らびに汎用レジスタ２〜１４及びアクセス・レジスタ２
〜１４の内容を復元する。０番、１番及び１５番の汎用
レジスタ及びアクセス・レジスタは、プログラム戻り命
令によっては変更されない。最後の状態エントリがブラ
ンチ状態エントリであれば、プログラム戻り命令は、完
全なＰＳＷ（ＰＥＲマスク・ビットＲを除く）ならびに
汎用レジスタ２〜１４及びアクセス・レジスタ２〜１４
の内容だけを復元する。呼び出されたプログラムが実行
されていた間に発生したかもしれないＰＥＲの使用可能
状態または使用禁止状態を妨げることのないように、Ｐ
ＥＲマスク・ビットＲ（第４図参照）はプログラム戻り
オペレーションによっては復元されない。スタッキング
・プログラム呼出し及びプログラム戻りの組合せは、非
階層的なプログラム連係、すなわちある範囲の権限を持
ったプログラムから、より小さい、より大きいまたはま
ったく異なる権限を持ったプログラムへの連係を可能に
する。

第１５図、第１６図及び第１７図は、スタッキングＰＣ
オペレーションを実行するのに必要なステップの論理フ
ローを示している。この論理フローは、ＤＡＳのプログ
ラム呼出し命令の実行にも使用できる。図面中の説明
は、種々の値が数学的にどのように操作されてアドレス
を生成するかを述べている。第３図に戻って、制御レジ
スタ０のビット１５（ＣＲ０．１５）が０であれば、Ｅ
ＴＥは１６バイトであり、ＤＡＳプログラム呼出しオペ
レーションだけを実行できる。ＣＲ０．１５が１であれ
ば、ＥＴＥは３２バイトであり、ＥＴＥビット１２８が
ＤＡＳ ＰＣ及びスタッキングＰＣのいずれを実行する
のかを示す。

第１５図は、プログラム呼出しのＰＣ番号変換オペレー
ションの論理フローを示している。ＣＲ０．１５＝１で
あれば、制御レジスタ５にあるＰＡＳＴＥＯ（第３図参
照）によって指定されるＡＳＴＥが取り出される。この
一次ＡＳＴＥはビット９６〜１２７にＬＴＤを含む（第
１２図参照）。プログラム呼出しがＤＡＳプログラム呼
出しであれば（ＣＲ０．１５＝０）、通常のＤＡＳオペ
レーションと同じく、ＬＴＤは制御レジスタ５にある。
プログラム呼出し命令５０は、ＤＡＳの場合と同様に、
ＬＸ５１及びＥＸ５２からなるＰＣ番号を指定する。Ｌ
Ｘ５１は、加算操作５４により連係テーブル起点（ＬＴ
Ｏ）５３と結合され、連係テーブル・エントリ５５の実
アドレスを生成する。ＥＸ５２は、加算操作５６により
連係テーブル・エントリ５５のエトリ・テーブル起点
（ＥＴＯ）と結合され、エントリ・テーブルにおけるエ
ントリ・テーブル・エントリ（ＥＴＥ）５７の実アドレ
スを生成する。

第１６図は、現一次に対するスタッキング・プログラム
呼出し（ＰＣ−ｃｐ）及び空間切替えを伴なうスタッキ
ング・プログラム呼出し（ＰＣ−ｓｓ）を実行するため
に第１５図から続く論理フローを示している。前述のよ
うに、ＥＴＥ５７のＴビット６０が１であれば、スタッ
キング・オペレーションが実行される。まず、ＡＫＭ６
２の値が、問題状態におけるプログラム呼出し命令の実
行前に制御レジスタ３に存在していたＰＫＭ６４と６３
でアンド結合される。６３でのアンド操作の結果がオー
ルゼロであれば、プログラム呼出し命令はこの点から入
ることを許されず、オペレーションは終了する。６３で
のアンド操作でいずれかのビットが一致していると、プ
ログラムはこのエントリのところでプログラム呼出しを
行なうことを許され、オペレーションが続けられる。プ
ログラム呼出しが許されると、その実行前に存在してい
たＰＳＷ６５、ＥＡＸ６６、ＰＫＭ６４、ＳＡＳＮ６８
及びＰＡＳＮ６９が連係スタック（ＬＳ）に置かれる。
図には示していないが、汎用レジスタの内容、アクセス
・レジスタの内容及びＰＣ番号も連係スタックに置かれ
る（第１０図参照）。アドレス指定モード・ビットＡ及
びエントリ命令アドレス（ＥＩＡ）はそれぞれＰＳＷの
７０及び７１のところに置かれる。ＥＴＥ５７のＰビッ
ト及びＣビットはそれぞれＰＳＷの７２及び７３のとこ
ろに置かれる。Ｋビットが１であれば、ＥＴＥ５７のエ
ントリ・キー（ＥＫ）はＰＳＷのキー・フィールド７４
に置かれる。Ｅビットが１であれば、エントリＥＡＸ
（ＥＥＡＸ）は７５に示すように制御レジスタ８に置か
れる。エントリ・パラメータ（ＥＰ）は７６に示すよう
に汎用レジスタ４に置かれる。ＥＴＥ５７のＭビットが
１であれば、エントリ・キー・マスク（ＥＫＭ）は７７
に示すように制御レジスタ３にあるＰＫＭを置き換え
る。しかし、Ｍビットが０であれば、ＥＫＭはオア操作
７８により制御レジスタ３のＰＫＭとオア結合される。
ＰＣ−ｃｐオペレーションが実行されるか、またはスタ
ッキングＰＣ−ｓｓが実行されかつＳビットが０であれ
ば、制御レジスタ４にあったＰＡＳＮ６９が制御レジス
タ３のＳＡＳＮ７９を置き換え、制御レジスタ１にあっ
たＰＳＴＤ８０が制御レジスタ７のＳＳＴＤ８１を置き
換える。スタッキングＰＣ−ｓｓが実行されかつＳビッ
トが１であれば、制御レジスタ３のＳＡＳＮは新しいＰ
ＡＳＮによって置き換えられ、制御レジスタ７のＳＳＴ
Ｄは新しいＰＳＴＤによって置き換えられる。これらの
オペレーションの後、ＥＴＥ５７のＡＳＮが８３でテス
トされる。ＡＳＮが０であれば、ＰＣ−ｃｐオペレーシ
ョンの実行が完了したことを示す。しかし、ＡＳＮが０
でなければ、ＰＣ−ｓｓオペレーションが実行され、宛
先空間に対するＡＳＴＥが得られる。

プログラム呼出しは、次の命令の保護されたコードを取
り出すために、ＰＳＷキー７４をＥＫで変更することも
できる（Ｋビット＝１）。

制御レジスタ８にあるＥＡＸを変更することにより（７
５参照）、指名可能ユニットの作業を行なうように実行
される各プログラムに対して、ＤＵＡＬ及びＰＳＡＬに
あるＡＬＥを使用する許可を異なった形で与えることが
できる。制御レジスタ８のＥＡＸ７５は、スタッキング
・プログラム呼出しによってＥＥＡＸに等しく設定する
ことができる（Ｅビット＝１）。元のＥＡＸは、プログ
ラム戻りによって連係スタックから復元される。かくし
て、各プログラムはプログラムの呼出しに使用されるＥ
ＴＥで指定されたＥＡＸを用いて実行することができ
る。一方、呼出し連係の間ＥＡＸを不変にしておくこと
も可能であり（Ｅビット＝０）、それにより呼出しプロ
グラムと同じアクセス権を被呼出しプログラムに持たせ
ることができる。

制御レジスタ３のＰＫＭ７７をプログラム呼出しによっ
てＥＫＭに等しく設定することにより（Ｍビット＝
１）、被呼出しプログラムは呼出しプログラムのＰＫＭ
とは無関係のＰＫＭを持つ。この結果、被呼出しプログ
ラムは、それが設定できるＰＳＷキー値の点から、呼出
しプログラムよりも小さいアクセス権を持つことが可能
になる。一方、新しいＰＫＭ７７は、所望であれば、古
いＰＫＭ６４及びＥＫＭのオア結合（７８参照）に等し
く設定されることもある（Ｍビット＝０）。

新しいＳＡＳＮ及び新しいＳＳＴＤをそれぞれ新しい
ＰＡＳＮ及び新しいＰＳＴＤに等しく設定すると（Ｓ＝
１）、被呼出しプログラムがＡＬＥＴ値Ｘ′０００００
００１′の使用によって自動的に呼出しプログラムの一
次アドレス空間のアクセス権を持つようになるのを阻止
できる（アクセス権はＡＬＥまたはＤＡＳの二次ＡＳＮ
設定命令で得ることができる）。これは、被呼出しプロ
グラムのアクセス権を呼出しプログラムのものより小さ
くする別の方法である。一方、新しいＳＡＳＮ７９及び
新しいＳＳＴＤ８１がそれぞれ古いＰＡＳＮ６９及び古
いＰＳＴＤ８０に等しく設定されることもある（Ｓビッ
ト＝０）。

第１７図は、ＡＳＮ変換のステップの論理フローを示し
ている。ＤＡＳ機構と同じく、プログラムを含む各アド
レス空間はＡＳＮを割り当てられ、その値は対応するＥ
ＴＥ５７の９０のところに書き込まれる。ＡＳＮ９０は
２つの数値ＡＦＸ９１及びＡＳＸ９２からなる。これも
ＤＡＳ機構と同様である。制御レジスタ１４はＡＳＮ第
１テーブル起点（ＡＦＴＯ）９３を含み、これは加算操
作９４でＡＦＸ９１と組み合わせると、ＡＳＮ第１テー
ブルにおけるＡＦＴＥ９５の実アドレスを与える。ＡＦ
ＴＥ９５はＡＳＮ第２テーブル起点（ＡＳＴＯ）９６を
含み、これは加算操作９７でＡＳＸ９２と組み合わせる
と、ＡＳＮ第２テーブル３０におけるＡＳＴＥ９８の実
アドレスを与える。ＣＲ０．１５が１の時は、ＥＴＥ５
７にあるＡＳＴＥアドレス１００をＡＳＮ変換の代わり
に使用することができる。制御レジスタ１４のビット１
２（ＣＲ１４．１２）はＡＳＮ変換ビット（Ｔ１０１）
である。これが０であれば、ＡＳＴＥアドレス１００も
ＡＳＮ９０も使用できない。ＣＲ１４．１２が１であれ
ば、いずれかを使用できる。ＰＣ−ｓｓオペレーション
の場合、ＡＳＴＥ９８のＡＸ１０２及びＥＴＥ５７のＡ
ＳＮ９０がそれぞれ制御レジスタ４の１０３及び１０４
のところに置かれる。ＡＳＴＥ９８のＳＴＤ１０５は制
御レジスタ１の１０６のところに置かれる。ＣＲ０．１
５＝１であれば、ＡＳＴＥアドレスはＰＡＳＴＥＯ１０
７として制御レジスタ５に置かれる。ＣＲ０．１５＝０
であれば、制御レジスタ５にはＡＳＴＥ９８のＬＴＤ１
０８が置かれる。第１７図のＡＳＮ変換はＤＡＳ及びＭ
ＡＳのいずれのオペレーションにも適用できる。

第１５〜１７図に関連して説明したＰＣ−ｓｓオペレー
ションは、命令取出しのために制御を新しいアドレス空
間へ移すのに使用できる。その場合、新しいアドレス空
間は一次アドレス空間として設定される。たとえば、Ｐ
Ｃ番号、エントリ・テーブル・エントリ及び連係テーブ
ル・エントリがサービス提供者によって設定される時、
そのＰＣ番号を呼び出すプログラムのアクセス権を設定
するためＡＫＭが特定される。呼出しプログラムがエン
トリ・テーブル・エントリによって定義されたプログラ
ムを呼び出す権限を持っていると（第１６図のアンド操
作６３からわかる）、ＰＣオペレーションは制御レジス
タ８にあるＥＡＸを変更し得る。

たとえば、ＰＣオペレーションは、システム・サービス
を呼び出して、アクセス・リスト２４及び２５の一方に
新しいＡＬＥを付加するのにも使用できる。サービス・
プログラムは新しいアクセス・リスト・エントリを設定
して、アクセス・レジスタ・モードのオペレーションで
呼出しユーザが使用する新しいＡＬＥＴを供給すること
ができる。アクセス・リスト・エントリを作成する時、
呼出しユーザの制御レジスタ８からのＥＡＸがＡＬＥＡ
ＸとしてＡＬＥ中に置かれる。ＡＬＥが作成されると、
サービス・プログラムはそのＡＬＥに対するＡＬＥＴを
ユーザ・プログラムに戻す。ＡＬＥＴは、オペランドの
取出しまたは記憶に使用するのに都合のよい形で、記憶
させたり、他のアドレス空間へ送ったりすることができ
る。上述の許可手順は、許可されていないプログラムが
ＡＴＬＥＴを使用するのを阻止する。

アクセス・リスト・エントリの所有者は、アクセス・リ
スト・エントリの生成時にそれを私用エントリまたは公
用エントリとして指定することができる。私用エントリ
の場合は、所有者または許可されたユーザだけがアドレ
ス空間をアクセスでき、公用エントリの場合は、すべて
のユーザがアクセスできる。公用エントリはＰビット
（ビット７）＝０により示され、どのプログラムからも
自由に使用できる。Ｐビットが１であれば、そのＡＬＥ
は許可されたプログラムしか使用できない。もし２以上
のＥＡＸがＡＬＥを使用できるのであれば、制御プログ
ラムは、関連するアドレス空間のＡＴにエントリを追加
するための機構を提供する。

第１８図は、プログラム許可検査付きのアクセス・レジ
スタ変換を示している。アクセス・レジスタ・オペレー
ションでＡＬＥＴを用いてオペランドの取出しまたは記
憶を行なう場合、ＡＬＥＴが有効であることを確かめる
ため、ＡＬＥＴのビット０〜６が１１５で調べられる。
ＡＬＥＴ中のＰビット１１６が０であれば、アクセス・
リストはＤＵＡＬであり、Ｐビット１１６が１であれ
ば、アクセス・リストはＰＳＡＬである。ＤＵＡＬの場
合、有効ＡＬＤは制御レジスタ２にアドレスが記憶され
ているＤＵＣＴから取り出される。ＰＳＡＬの場合、有
効ＡＬＤは制御レジスタ５にアドレスが記憶されている
一次ＡＳＴＥ（ＰＡＳＴＥ）から取り出される。有効Ａ
ＬＤは．アクセス・リスト起点及びアクセス・リスト長
（ＡＬＬ）を含む。ＡＬＥＮがアクセス・リストの外に
ないことを確かめるため、１１７でＡＬＥＮ及びＡＬＬ
が比較される。ＡＬＥＮがこの検査をパスすると、有効
アクセス・リスト起点は加算操作１１９によりＡＬＥＮ
と結合され、アクセス・リスト１２１中のＡＬＥ１２０
のアドレスを生成する。まずＡＬＥ１２０の無効ビット
（ビット０）が１２１で検査される。無効ビットが０で
ＡＬＥ１２０が有効であることを示していると、１２４
でＡＬＥＴのＡＬＥＳＮ１２２及びＡＬＥ１２０のＡＬ
ＥＳＮ１２３が比較される。ＡＬＥＳＮ１２２及びＡＬ
ＥＳＮ１２３が等しければ、ＡＬＥＴはＡＬＥ１２０の
アクセスを許されており、ＡＳＴＥアドレス１２５を用
いてＡＳＴＥ１２６が取り出される。ＡＳＴＥ１２６の
有効性は、１２８で無効ビット１２７を検査することに
より確かめられる。ＡＳＴＥ１２６が有効であれば、Ａ
ＬＥ１２０がＡＳＴＥ１２６のアクセスを許されている
かどうかを確かめるため、ＡＳＴＥＳＮ１３０及びＡＳ
ＴＥＳＮ１３１が１３２で比較される。これらの検査に
より、ＡＲＴの有効性が確認される。

次に、呼出しプログラムのアドレス空間アクセス権が検
査される。最初の検査は１３５で行なわれ、Ｐビット１
３６が０かどうかを調べる。Ｐビット１３６が０であれ
ば、すべてのプログラムがＡＬＥに関連するアドレス空
間をアクセスすることができ、これ以上の検査は行なわ
れない。Ｐビット１３６が１であれば、ＡＬＥＡＸ１３
７及び制御レジスタ８にあるＥＡＸ１３８が比較器１３
９で比較される。これらが等しければ、プログラムはこ
のアドレス空間のアクセスを許されており、これ以上の
検査は行なわれない。１３９での比較が不一致であれ
ば、ＡＳＮ拡張許可検査が１４０で行なわれる。ＡＳＮ
拡張許可検査１４０では、制御レジスタ８にあるＥＡＸ
１３８が許可権テーブルの外にあるエントリを指定して
いないことを確かめるため、ＥＡＸ１３８及び許可権テ
ーブル長（ＡＴＬ）１４１が比較される。制御レジスタ
８にあるＥＡＸ１３８は、ＡＴＯ１４２によって起点が
指定される許可権テーブルへの指標として使用される。
許可権テーブル中のＳビットがこのＥＡＸに対して１に
セットされていると、プログラムはアドレス空間のアク
セスを許され、１４５でのＤＡＴオペレーションのため
にＳＴＤ１４４が供給される。

アクセス・リスト・エントリ中の私用ビット及びＡＬＥ
ＡＸフィールドは、ＡＬＥによって表わされるアドレス
空間へのプログラムのアクセスを許可したり禁止したり
する高性能の許可機構を提供する。私用ビットを０にし
ておくと、アクセス・リストを用いて実行されるすべて
のプログラムがＡＬＥによって表わされるアドレス空間
をアクセスできる。ＡＬＥの私用ビットを１にセットし
かつ制御レジスタ８にあるユーザのＥＡＸをＡＬＥＡＸ
フィールドに等しくしておくと、特定のＥＡＸを持った
プログラムがＡＬＥによって表わされるアドレス空間を
アクセスできる。最後に、ＡＬＥの私用ビットを１にセ
ットしてかつ制御レジスタ８にあるユーザのＥＡＸが目
標空間の許可権テーブルにおいてＳビットが１であるエ
ントリを選択できるようにしておくと、異なったＥＡＸ
で実行される複数のプログラムがＡＬＥによって表わさ
れるアドレス空間をアクセスできる。

第１９Ａ図及び第１９Ｂ図は、アクセス・レジスタ変換
ステップ及び例外の流れを示している。ＡＲＴ論理が呼
び込まれる時、アクセス・レジスタ０（ＡＲＯ）が指定
されたかどうかが１５０で調べられる。アクセス・レジ
スタ０が指定されていると、ＡＲＴがテスト・アクセス
・オペレーション（後述）によって呼び込まれたかどう
かが１５１で調べられる。アクセス・レジスタ０が指定
されていないか、またはテスト・アクセス・オペレーシ
ョンであったならば、アクセス・レジスタにあるＡＬＥ
Ｔの私用が１５２で示される。アクセス・レジスタ０が
指定されかつこれがテスト・アクセス・オペレーション
でなければ、１５３でＸ′００００００００′がＡＬＥ
Ｔに割り当てられる。ついで、ＡＬＥＴがＸ′００００
００００′かどうかが１５４で検査される。もし「は
い」であれば、１５５で一次アドレス空間のためのＳＴ
Ｄが制御レジスタ１から得られる。「いいえ」の場合
は、１５６でＡＬＥＴがＸ′０００００００１′かどう
かが検査される。もし「はい」であれば、１５７で二次
アドレス空間のためのＳＴＤが制御レジスタから得られ
る。「いいえ」の場合は、１５８でＡＬＥＴのビット０
〜６が０かどうかが検査される。ビット０〜６が０でな
ければ、ＡＬＥＴの割り当てられた値は有効ではなく、
１５９でＡＬＥＴ指定例外が認識され、オペレーション
は抑止される。

ビット０〜６が０の場合は、１０６でＡＬＥＴのビット
７が１かどうかが検査される。１であれば、制御レジス
タ５にあるＰＡＳＴＥＯが１６１で解読され、ＰＳＡＬ
のための有効ＡＬＤが取り出される。ＡＬＥＴのビット
７が０であれば、制御レジスタ２にあるＤＵＣＴＯが１
６２で解読され、ＤＵＡＬのための有効ＡＬＤが取り出
される。１６３で取出しアドレスが無効であることがわ
かると、１６４でアドレス指定例外が認識され、オペレ
ーションは抑止される。アドレスが有効であれば、ＡＬ
ＥＴのＡＬＥＮが有効ＡＬＬ（有効ＡＬＤのビット２５
〜３１）の範囲外かどうかが１６５で検査される。もし
範囲外であれば、１６６でＡＬＥＮ変換例外が認識さ
れ、オペレーションは無効にされる。１６５での答えが
「いいえ」であれば、１６７でＡＬＥが見つけられ、Ａ
ＬＥアドレスが有効かどうかが検査される。ＡＬＥアド
レスが有効でなければ、１６８でアドレス指定例外が認
識され、オペレーションは抑止される。ＡＬＥアドレス
が有効であれば、ＡＬＥが有効かどうかを見るため１６
９でＡＬＥの有効ビットが検査される。ＡＬＥが有効で
なければ、１７０でＡＬＥＮ変換例外が認識され、オペ
レーションは無効にされる。ＡＬＥが有効であれば、１
７１でＡＬＥＴのＡＬＥＳＮ及びＡＬＥのＡＬＥＳＮが
比較される。１７１での比較の結果が不一致であれば、
１７２でＡＬＥ順序例外が認識され、オペレーションは
無効にされる。１７１で一致が検出されると、ＡＬＥ中
のＡＳＴＥアドレスを用いて１７３でＡＳＴＥが見つけ
られる。ＡＳＴＥアドレスが有効かどうかが検査され、
もし有効でなければ、１７４でアドレス指定例外が認識
されて、オペレーションは抑止される。ＡＳＴＥアドレ
スが有効であれば、ＡＳＴＥが有効かどうかを見るため
１７５でＡＳＴＥの有効ビットが検査される。ＡＳＴＥ
が有効でなければ、１７６でＡＳＴＥ有効性例外が認識
され、オペレーションは無効にされる。ＡＳＴＥが有効
であれば、１７７でＡＬＥのＡＳＴＥＳＮ及びＡＳＴＥ
のＡＳＴＥＳＮが比較される。１７７での比較の結果が
不一致であれば、１７８でＡＳＴＥ順序例外が認識さ
れ、オペレーションは無効にされる。

上述のステップ１６３〜１７８は、得られたエントリが
有効かどうかを決定するものである。次の１７９では、
ＡＬＥの私用ビット（ビット７）が０かどうかが検査さ
れる。また、ＡＬＥにあるＡＬＥＡＸ及び制御レジスタ
８にあるＥＡＸの比較も１７９で行なわれる。いずれか
の検査で一致が検出されると、１８０でオペランドのた
めのＳＴＤがアドレス空間のＡＳＴＥから得られる。私
用ビットが０であれば、プログラムはアクセスを許され
ており、アクセス・レジスタ変換の許可ステップは完了
する。私用ビットが１であってもＡＬＥＡＸがＥＡＸと
等しければ、プログラムはアクセスを許されており、ア
クセス・レジスタ変換の許可ステップは完了する。

プログラムが１７９ではまだ許可されていない場合は、
１８１でＡＳＴＥのビット３０、３１、６０〜６３が０
かどうかを見ることによりＡＳＴＥの有効性が検査され
る。これらのビットが０でなければ、１８２でＡＳＮ変
換指定例外が認識され、オペレーションは抑止される。
ＡＳＴＥが有効であれば、ＥＡＸが許可権テーブルの外
のエントリを指定していないことを確かめるため、１８
３で制御レジスタ８にあるＥＡＸビット０〜１１の値及
び許可権テーブルの長さ（ＡＴＬ）が比較される。ＥＡ
Ｘビット０〜１１の値の方がＡＴＬよりも大きければ、
１８４で拡張許可例外が認識され、オペレーションは抑
止される。ＥＡＸが許可権テーブルの範囲内のエントリ
を指定していると、１８５で関連するエントリが許可権
テーブルで見つけられる。この許可権テーブル・エント
リのアドレスが有効でなければ、１８６でアドレス指定
例外が認識され、オペレーションは抑止される。アドレ
スが有効であれば、１８５で見つけられた許可権テーブ
ル・エントリの二次許可ビット（Ｓビット）が１かどう
かを見る拡張許可検査が１８７で行なわれる。１８７で
の検査結果かが「はい」であれば、呼出しプログラムは
このアドレス空間に関連する許可権テーブルによって許
可されているプログラムのうちの１つであり、１８８で
このアドレス空間のためのＳＴＤがＡＳＴＥから得られ
る。１８７での検査結果が「いいえ」であれば、プログ
ラムは許可されておらず、１８９で拡張許可例外が認識
され、オペレーションは無効にされる。

ＭＡＳ機構は、前述のテスト・アクセス・オペレーショ
ンを実行するため、テスト・アクセス・レジスタ（ＴＡ
Ｒ）命令を使用する。ＴＡＲ命令のフォーマットは次の
とおりである。

ＴＡＲ Ａ１，Ｒ２ ＴＡＲ命令では、第１オペランドＡ１のアクセス・レジ
スタにあるものとして指定されたＡＬＥＴが、第２オペ
ランドＲ２によって指定された汎用レジスタにあるＥＡ
Ｘを用いてＡＬＥＴ変換例外を検査される。ＴＡＲ命令
は、第１９Ａ図のステップ１５１で「はい」と判定され
ると、第１９Ａ図及び第１９Ｂ図のＡＲＴオペレーショ
ンを実行させる。ＴＡＲ命令は、次のテスト結果をＰＳ
Ｗの条件コード（ＣＣ；第４図参照）に戻す。

０＝指定されたＡＬＥＴは０であり、アクセスに対して
有効である。

１＝指定されたＡＬＥＴは０または１ではなく、制御レ
ジスタ２によってアドレスされるＤＵＡＬにあり、指定
されたＥＡＸでのアクセスに対して有効である。

２＝指定されたＡＬＥＴは０または１ではなく、制御レ
ジスタ５によってアドレスされるＰＳＡＬにあり、指定
されたＥＡＸでのアクセスに対して有効である。

３＝指定されたＡＬＥＴは１であるか、または指定され
たＥＡＸでのアクセスに対して無効である。

入力ＥＡＸを用いて許可例外についてＡＬＥＴをテスト
できるようにしておくと、プログラムは、ＡＬＥＴが呼
出しプログラムのＰＡＳＮを参照するのか（ＡＬＥＴ＝
０）、ＤＵＡＬを参照するのか、呼出しプログラムのＰ
ＳＡＬを参照するのかを決定することができる。これ
は、プログラムをＡＬＥＴの内部フォーマットとは無関
係にする。

ＴＡＲ命令を用いてＡＲＴを実行する時、ＡＬＢエント
リが作成される。かくして、ＡＲＴ中に例外が生じなけ
れば、ＡＲにあるＡＬＥＴが実際に使用される時、ＡＬ
Ｂはエントリを含む。

第２０図はＴＡＲ命令の使用例を示している。指名可能
ユニットのタスク制御ブロックＴＣＢ１は、２００での
実行中、５のＥＡＸを持っている。このＥＡＸにより、
プログラムは、ＴＣＢ１についての指名可能ユニット・
アクセス・リスト（ＤＵＡＬ）の特定のエントリを使用
することができる。２０１で、第１プログラムがアドレ
ス空間ＡＳＮ２にある第２プログラムに対しプログラム
呼出しを行ない、第２プログラムで使用すべきＡＬＥＴ
を渡す。２０２で、ＡＳＮ２にあるプログラムが８のＥ
ＡＸを用いて実行されるが、これは呼出しプログラムの
ＥＡＸとは異なっている。もしプログラムが２０２で呼
出しプログラムによって与えられたＡＬＥＴを使用する
と、システム保全の問題が生じる。呼出しプログラムは
ＡＬＥＴを参照するＥＡＸ権限を持っていないことがあ
るが、ＡＳＮ２のプログラムは持っている。ＡＳＮ２の
プログラムは呼出しプログラムが渡されたＡＬＥＴを使
用する権限を持っていたかどうかを調べる有効性検査を
実行しなければならない。２０３で、ＡＳＮ２のプログ
ラムは、入力ＡＬＥＴ及び呼出しプログラムのＥＡＸ
（＝５）を指定するＴＡＲ命令を用いて、有効性検査を
実行する。呼出しプログラムのＥＡＸは、ＡＳＮ２への
プログラム呼出しで作成された連係スタック・エントリ
から得られる。ＴＡＲ命令の実行の結果、呼出しプログ
ラムがＡＬＥＴの使用を許されていたことを示す条件コ
ードが与えられると、ＡＳＮ２のプログラムはその機能
の遂行を続けることができる。呼出しプログラムがＡＬ
ＥＴの使用を許されていなければ、ＡＳＮ２のプログラ
ムは呼出しプログラムを打ち切るか、または呼出しが成
功しなかったことを示す戻りコードを呼出しプログラム
に戻す。２０４で戻り命令により制御が戻されると、呼
出しプログラムのＥＡＸ（＝５）がスタックから復元さ
れ、ＡＳＮ１のプログラムはこのＥＡＸを用いて実行を
続ける。

ＡＬＥＴ有効性検査機能は頻繁に要求される。第２０図
の例では、ＡＳＮ２にあるプログラムへの呼出しのたび
に必要とされる。この機能はオペレーティング・システ
ムのサービズ・ルーチンによっても提供できるが、そう
するとオーバーヘッドが大きくなり過ぎる。もしＴＡＲ
機能がなければ、呼出しプログラムのＡＬＥＴを参照し
てＥＡＸを変更しなければならないプログラムは、たと
えば２つのＰＣ命令を使用する必要がある。最初のＰＣ
命令はＥＡＸを変更せず、呼出しプログラムのＥＡＸを
用いて呼出しプログラムのパラメータが参照される。あ
とで２番目のＰＣ命令が実行され、被呼出しプログラム
が使用する新しいＥＡＸが与えられる。呼び出されたサ
ービスは、その機能を遂行するのに異なったＥＡＸを必
要とすることがあり、この機構は正しいＥＡＸの使用を
可能にする。かくして、ＴＡＲ機能はより効率のよい検
査を可能にする。第２０図の例では、ＴＡＲ命令がＤＵ
ＡＬのＡＬＥＴと共に使用されているが、ＤＵＡＬ及び
ＰＳＡＬのいずれのＡＬＥＴも使用できる。

Ｆ．発明の効果 本発明により、プログラムに対してアドレス空間から命
令を取り出したり１つ以上の他のいずれかのアドレス空
間にオペランドを記憶したりすることを許可するアーキ
テクチャが達成された。

Ｇ．用語解 ＡＫＭ 許可キー・マーク ＡＬ アクセス・リスト−アドレス指定ケイパ
ビリティ・テーブル ＡＲ アクセス・レジスタ−各ＡＲはＧＰＲと
関連づけられる。

ＡＲＴ アクセス・レジスタ変換−ＳＴＤをＡＲ
と関連づけられる方法。

ＡＸ 許可指標 ＡＬＢ ＡＲＴルックアサイド・バッファ−ＡＲ
Ｔ、はＡＲがＢフィールド記憶域オペランド参照によっ
てＧＰＲで指定されるたびに生じ、ＡＬＢはその間の記
憶域参照回数を減らす。

ＡＬＥ アクセス・リスト・エントリ ＡＬＥＡＸ アクセス・リスト・エントリ許可指標。

ＡＬＥＮ アクセス・リスト・エントリ番号−ＡＬ
ＥＴのビット１６〜３１が指定されたＡＬＥの番号であ
る。

ＡＬＬ アクセス・リスト長−所定の数値として
制御レジスタに記憶されており、最大１０２４個のＡＬ
Ｅまで可能である。

ＡＬＥＴ アクセス・リスト・エントリ・トークン
−アクセス・リスト中の１つのエントリを指定する。

ＡＬＥＳＮ アクセス・リスト・エントリ順序番号−
ＡＬＥＴ及びＡＬＥのビット８〜１５。

ＡＳＮ アドレス空間番号−アドレス空間を表わ
す。

ＡＳＴＥ ＡＳＮ第２テーブル・エントリ−従来の
３７０／ＸＡにおけるＡＳＴＥを拡張したもので、無効
ビット（Ｉ）及びＳＴＤを含む。

ＡＳＴＥＳＮ ＡＳＴＥ順序番号−ＡＬＥ及びＡＳＴＥ
にあるＡＳＴＥＳＮが一致するかどうかを検査する。

ＡＴＬ 許可権テーブル長 ＤＡＳ 二重アドレス空間 ＤＡＳＤ 直接アクセス記憶装置 ＤＡＴ 動的アドレス変換−ＳＴＤを用いて仮想
アドレスを実アドレスに変換する。

ＤＵＡＬ 指名可能ユニット・アクセス・リスト ＤＵＡＬＤ ＤＵＡＬ記述子−ＤＵＡＬの起点（実ア
ドレス）及び長さを含む。

ＤＵＣＴ 指名可能ユニット制御テーブル−ＤＵＡ
ＬＤ含み、ＣＲ２によって指定される。

ＥＡＸ 拡張許可指標 ＥＫＭ エントリ・キー・マスク ＥＴＥ エントリ・テーブル・エントリ ＧＰＲ（ＧＲ）汎用レジスタ−オペランド及びアドレス
を含む。

ＬＴＤ 連係テーブル記述子 ＭＡＳ 多重アドレス空間 Ｐビット （１）ＡＬＥＴのビットで、ＤＵＡＬま
たはＰＳＡＬを選択する。

（２）ＡＬＥ中のビットで、すべてのユーザがアクセス
できるか（公用）または許可検査が必要か（私用）を示
す。

ＰＡＳＴＥ 一次ＡＳＮ第２テーブル・エントリ−Ｐ
ＳＡＬＤを含む。

ＰＣ−ｃｐ 現一次に対するプログラム呼出し ＰＣ−ｓｓ 空間切替えを伴うプログラム呼出し ＰＥＲ プログラム事象記録 ＰＫＭ ＰＳＷキー・マスク ＰＳＡＬ 一次空間アクセス・リスト ＰＳＡＬＤ ＰＳＡＬ記述子−ＰＡＳＴＥに含まれ、
ＰＳＡＬの起点（実アドレス）及び長さからなる。

ＰＳＴＤ 一次セグメント・テーブル記述子 ＰＳＷ プログラム状況ワード ＳＳＴＤ 二次セグメント・テーブル記述子 ＳＴＤ セグメント・テーブル記述子

【図面の簡単な説明】

第１図は本発明の概念を示すブロック図。 第２図はアクセス・レジスタ変換（ＡＲＴ）の様子を示
すブロック図。 第３図は本発明のＭＡＳ機構で使用される制御レジスタ
の構成を示す図。 第４図はＭＡＳ機構で使用されるＰＳＷの内容を示す
図。 第５図はアクセス・リスト・エントリ・トークン（ＡＬ
ＥＴ）のフォーマットを示す図。 第６図はアクセス・リスト・エントリ（ＡＬＥ）のフォ
ーマットを示す図。 第７図は連係テーブル・エントリ（ＬＴＥ）のフォーマ
ットを示す図。 第８図はエントリ・テーブル・エントリ（ＥＴＥ）のフ
ォーマットを示す図。 第９図は連係スタックを示すブロック図。 第１０図は連係スタックの状態エントリのフォーマット
を示す図。 第１１図はＡＳＮ第１テーブル・エントリ（ＡＦＴＥ）
のフォーマットを示す図。 第１２図はＡＳＮ第２テーブル・エントリ（ＡＳＴＥ）
のフォーマットを示す図。 第１３図は許可権テーブル（ＡＴ）の構成を示す図。 第１４図は指名可能ユニット制御テーブル（ＤＵＣＴ）
のフォーマットを示す図。 第１５図はＰＣ番号変換の論理フローを示すブロック
図。 第１６図はスタッキング・オペレーションの論理フロー
を示すブロック図。 第１７図はＡＳＮ変換の論理フローを示すブロック図。 第１８図はアクセス・レジスタ変換（ＡＲＴ）の論理フ
ローを示すブロック図。 第１９Ａ図及び第１９Ｂ図はＡＲＴオペレーションの流
れ図。 第２０図はテスト・アクセス・レジスタ命令の実行の様
子を示す図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 カール・エドワード・クラーク アメリカ合衆国ニユーヨーク州ポキプシ イ、パート・ドライブ46番地 (72)発明者 アレン・ジヨージ・ガネク アメリカ合衆国ニユーヨーク州チヤパク、 ピン・オーク・レーン18番地 (72)発明者 ジエームズ・ラム アメリカ合衆国カリフオルニア州レツドウ ツド・シテイ、ケイプ・ハタラース・コー ト34番地 (72)発明者 マイケル・ジエラード・マール アメリカ合衆国ニユーヨーク州ラグランジ ヴイレ、スクウエア・ヴツズ・ドライブ20 番地 (72)発明者 デヴイド・リチヤード・ページ イギリス国ハンプシヤー、ラムズイ、シイ カモアー・クロス13番地 (72)発明者 ケネス・アーネスト・プラムベツク アメリカ合衆国ニユーヨーク州ポキプシ イ、デイシイ・レーン７番地 (72)発明者 キヤスパー・アンソニイ・スカルズイ アメリカ合衆国ニユーヨーク州ポキプシ イ、アパートメント ７イー、アカデミ イ・ストリート160番地 (72)発明者 リチヤード・ジヨン・シヤマルズ アメリカ合衆国ニユーヨーク州ワツピンガ ーズ・フオールズ、エツヂ・ヒル・ドライ ブ７番地 (56)参考文献 特開 昭63−76034（ＪＰ，Ａ) 特開 昭57−6500（ＪＰ，Ａ) 特開 昭58−137200（ＪＰ，Ａ) 特開 昭54−161846（ＪＰ，Ａ) 特開 昭61−141054（ＪＰ，Ａ) 特開 昭63−221440（ＪＰ，Ａ)

Claims (3)

【特許請求の範囲】
1. 【請求項１】中央処理装置と、データ処理命令を有する
   プログラムを実行するために前記中央処理装置を動作さ
   せるオペレーティング・システムと、前記プログラムに
   より処理されるべきデータを含む複数のアドレス空間に
   割り振られる主記憶装置とを備えるコンピュータ・シス
   テムにおいて、 各々が前記アドレス空間のうちの１つを指定するアクセ
   ス・リスト・エントリ・トークンを含み、前記命令のう
   ちの被選択命令のオペランドによってアドレス可能な複
   数のアクセス・レジスタと、 前記中央処理装置で実行中のプログラムにおける前記被
   選択命令のオペランドによって指定されたアクセス・リ
   スト・エントリ・トークンが指定するアドレス空間への
   アクセスを許可するための前記中央処理装置中のアクセ
   ス・レジスタ変換手段と、 を含むプログラム許可機構を設けたことを特徴とするコ
   ンピュータ・システム。
2. 【請求項２】中央処理装置と、データ処理命令を有する
   プログラムを実行するために前記中央処理装置を動作さ
   せるオペレーティング・システムと、前記プログラムに
   より処理されるべきデータを含む複数のアドレス空間に
   割り振られる主記憶装置とを備えるコンピュータ・シス
   テムにおいて、 プログラム制御を第１アドレス空間から第２アドレス空
   間へ移動する制御移動手段と、 少なくとも指定されたプログラム許可を有するプログラ
   ムによってのみ前記第１及び第２のアドレス空間へのア
   クセスを提供する許可手段と、 を含むプログラム許可機構を設けたことを特徴とするコ
   ンピュータ・システム。
3. 【請求項３】前記許可手段が、前記プログラム許可が階
   層的または非階層的となるように前記プログラム許可の
   値を大きくまたは小さくする許可変更手段を有する、特
   許請求の範囲第(2)項記載のコンピュータ・システム。