JPH0658649B2 - 仮想記憶装置における領域管理方法 - Google Patents
仮想記憶装置における領域管理方法Info
- Publication number
- JPH0658649B2 JPH0658649B2 JP60239360A JP23936085A JPH0658649B2 JP H0658649 B2 JPH0658649 B2 JP H0658649B2 JP 60239360 A JP60239360 A JP 60239360A JP 23936085 A JP23936085 A JP 23936085A JP H0658649 B2 JPH0658649 B2 JP H0658649B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- boundary
- virtual
- area
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/656—Address space sharing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、仮想記憶装置に関し、特に、複数の仮想記憶
空間におけるシステム共通領域とジョブ個有領域の管理
に関する。
空間におけるシステム共通領域とジョブ個有領域の管理
に関する。
仮想記憶装置は、仮想記憶空間上の仮想アドレスを実記
憶装置上の物理的位置に対応する実アドレスに変換する
アドレス変換機構によつて実現される。このアドレス変
換機構はアドレス変換テーブルを備え、このアドレス変
換テーブルは仮想アドレスに基づいて索引され、索出さ
れたエントリが、その索出の基礎となつた仮想アドレス
に対応する実アドレスの基準点を示す。
憶装置上の物理的位置に対応する実アドレスに変換する
アドレス変換機構によつて実現される。このアドレス変
換機構はアドレス変換テーブルを備え、このアドレス変
換テーブルは仮想アドレスに基づいて索引され、索出さ
れたエントリが、その索出の基礎となつた仮想アドレス
に対応する実アドレスの基準点を示す。
現在広く採用されている２レベルのページング方式によ
る仮想記憶装置において、仮想記憶空間はセグメントと
呼ばれる一定サイズの領域に分割され、各セグメントは
更にページと呼ばれる一定サイズの領域に分割される。
これに合わせて、実記憶空間もページに分割され、仮想
記憶空間への実記憶空間の対応付け、すなわち割当て
は、ページを単位として行なわれる。従来の代表的な値
として、１ページは４Ｋバイトの大きさであり、１セグ
メントは６４Ｋバイト（１６ページ）の大きさである。
仮想記憶空間の前記のような分割に呼応して、アドレス
変換テーブルは、セグメントテーブルとページテーブル
からなる。仮想アドレス中のセグメント番号はセグメン
トテーブルの一つのエントリを指定し、指定されたエン
トリは対応するセグメントのためのページテーブルを指
定する。仮想アドレス中のページ番号は前記のようにし
て指定されたページテーブルの一つのエントリを指定
し、指定されたエントリは対応する仮想ページに割当て
られた実ページのアドレスを与える。
る仮想記憶装置において、仮想記憶空間はセグメントと
呼ばれる一定サイズの領域に分割され、各セグメントは
更にページと呼ばれる一定サイズの領域に分割される。
これに合わせて、実記憶空間もページに分割され、仮想
記憶空間への実記憶空間の対応付け、すなわち割当て
は、ページを単位として行なわれる。従来の代表的な値
として、１ページは４Ｋバイトの大きさであり、１セグ
メントは６４Ｋバイト（１６ページ）の大きさである。
仮想記憶空間の前記のような分割に呼応して、アドレス
変換テーブルは、セグメントテーブルとページテーブル
からなる。仮想アドレス中のセグメント番号はセグメン
トテーブルの一つのエントリを指定し、指定されたエン
トリは対応するセグメントのためのページテーブルを指
定する。仮想アドレス中のページ番号は前記のようにし
て指定されたページテーブルの一つのエントリを指定
し、指定されたエントリは対応する仮想ページに割当て
られた実ページのアドレスを与える。
一つの実記憶装置上に複数の仮想記憶空間を形成し、各
ジョブに一つの仮想記憶空間を割当てることができる。
その場合には、各仮想記憶空間ごとにセグメントテーブ
ルが用意され、そして、各セグメントテーブルは原則と
して独自のページテーブルを持つ。ところで、前記のよ
うな場合に、仮想記憶空間は、ジョブ個有領域とシステ
ム共通領域に分かれる。ジョブ個有領域はそのジョブの
専用で、その内容は他の仮想記憶空間と無関係であり、
したがつて、この領域への実記憶領域の割当ては自由で
ある。他方、システム共通領域は、複数の仮想記憶空間
に共通な情報のためのもの（例えば、共通データ及びＯ
Ｓ等共用プログラムの収容、ジョブ間通信、その他のた
めの領域）であり、したがつて、諸仮想記憶空間のこの
領域の同じ仮想アドレスは同一の実アドレスに変換され
る必要がある。
ジョブに一つの仮想記憶空間を割当てることができる。
その場合には、各仮想記憶空間ごとにセグメントテーブ
ルが用意され、そして、各セグメントテーブルは原則と
して独自のページテーブルを持つ。ところで、前記のよ
うな場合に、仮想記憶空間は、ジョブ個有領域とシステ
ム共通領域に分かれる。ジョブ個有領域はそのジョブの
専用で、その内容は他の仮想記憶空間と無関係であり、
したがつて、この領域への実記憶領域の割当ては自由で
ある。他方、システム共通領域は、複数の仮想記憶空間
に共通な情報のためのもの（例えば、共通データ及びＯ
Ｓ等共用プログラムの収容、ジョブ間通信、その他のた
めの領域）であり、したがつて、諸仮想記憶空間のこの
領域の同じ仮想アドレスは同一の実アドレスに変換され
る必要がある。
従来、システム共通領域とジョブ個有領域の間の境界
は、セグメント境界と一致していた。その原因は、シス
テム共通領域については同じページテーブルを指定する
ように、全仮想記憶空間のセグメントテーブルが設定さ
れることにある。このようなページテーブルの共用は、
システム共通領域内の同一仮想アドレスは同一実アドレ
スに変換されねばならないという、前述の要請に起因す
る。この要請は、システム共通領域のためのページテー
ブルの内容が、全仮想記憶空間について常に同一でなけ
ればならないことを意味する。前記のようなページテー
ブルの共用は、前記の要請に応じるために採用されたも
のである。このような機構の下では、一つのセグメント
の一部をシステム共通領域として使用し、他の部分をジ
ョブ個有領域として使用するようなことは、困難であ
る。それは、システム共通領域を含むセグメント内のペ
ージは対応するどの実ページも、共用ページテーブルを
介して、すべての仮想記憶空間、すなわちすべてのジョ
ブにより共用されるからである。その結果、境界にある
システム共通領域のセグメント内にシステム共通領域と
して使われないページがあつても、それをジョブ個有領
域として使うことはできず、遊休領域が生じることがあ
る。
は、セグメント境界と一致していた。その原因は、シス
テム共通領域については同じページテーブルを指定する
ように、全仮想記憶空間のセグメントテーブルが設定さ
れることにある。このようなページテーブルの共用は、
システム共通領域内の同一仮想アドレスは同一実アドレ
スに変換されねばならないという、前述の要請に起因す
る。この要請は、システム共通領域のためのページテー
ブルの内容が、全仮想記憶空間について常に同一でなけ
ればならないことを意味する。前記のようなページテー
ブルの共用は、前記の要請に応じるために採用されたも
のである。このような機構の下では、一つのセグメント
の一部をシステム共通領域として使用し、他の部分をジ
ョブ個有領域として使用するようなことは、困難であ
る。それは、システム共通領域を含むセグメント内のペ
ージは対応するどの実ページも、共用ページテーブルを
介して、すべての仮想記憶空間、すなわちすべてのジョ
ブにより共用されるからである。その結果、境界にある
システム共通領域のセグメント内にシステム共通領域と
して使われないページがあつても、それをジョブ個有領
域として使うことはできず、遊休領域が生じることがあ
る。
第２図は、前述の、共用ページテーブルによるシステム
共通領域に対するアドレス変換過程を、模式的に示す。
３個の仮想記憶空間があるとし、各仮想記憶空間のセグ
メントテーブルＳＧＴ１−１，ＳＧＴ２−１，ＳＧＴ３
−１のエントリSGTE１−１，SGTE２−１，SGTE３−１
は、システム共通領域を含むセグメントに対応し、同じ
ページテーブルＰＧＴ−１を指す。ページテーブルＰＧ
Ｔ−１の各エントリは、対応する仮想ページが割当てら
れているか否か、及びその仮想ページに対する実ページ
の割当てがあるか否かを表示し、実ページの割当てがあ
るときは、その実ページＲＰＧ−１を指す。これらの状
況は通常動的に変化し、それに応じて、ページテーブル
ＰＧＴ−１の内容は更新される。図示のＰＧＴ−１中、
斜線を施した部分はシステム共通領域として実際に使用
されているページに対応する部分であり、その余の部分
は遊休ページに対応する部分である。
共通領域に対するアドレス変換過程を、模式的に示す。
３個の仮想記憶空間があるとし、各仮想記憶空間のセグ
メントテーブルＳＧＴ１−１，ＳＧＴ２−１，ＳＧＴ３
−１のエントリSGTE１−１，SGTE２−１，SGTE３−１
は、システム共通領域を含むセグメントに対応し、同じ
ページテーブルＰＧＴ−１を指す。ページテーブルＰＧ
Ｔ−１の各エントリは、対応する仮想ページが割当てら
れているか否か、及びその仮想ページに対する実ページ
の割当てがあるか否かを表示し、実ページの割当てがあ
るときは、その実ページＲＰＧ−１を指す。これらの状
況は通常動的に変化し、それに応じて、ページテーブル
ＰＧＴ−１の内容は更新される。図示のＰＧＴ−１中、
斜線を施した部分はシステム共通領域として実際に使用
されているページに対応する部分であり、その余の部分
は遊休ページに対応する部分である。
従来の仮想記憶装置は、セグメントサイズが比較的小さ
いため、前記のような遊休ページの数も限られており、
従つて、さしたる問題はなかつた。しかし、仮想記憶空
間が拡がり、それにつれてセグメントサイズが大きくな
ると、遊休ページの数は時として非常に多いものとな
る。例えば、セグメントサイズが６４Ｋバイト（１６ペ
ージ）であれば、遊休ページはたかだか１５個である。
しかし、１Ｍバイト（２５６ページ）の大きさのセグメ
ントを２０４８個持つ２Ｇバイトの仮想記憶空間におい
ては、遊休ページは最悪２５５個に達する。これはもは
や無視し難い無駄であり、特に、従来サイズの仮想記憶
空間を前提として作成されたジョブをこの大きい仮想記
憶空間上で実行する場合には、ジョブ固有領域が甚しく
圧迫されることになる。
いため、前記のような遊休ページの数も限られており、
従つて、さしたる問題はなかつた。しかし、仮想記憶空
間が拡がり、それにつれてセグメントサイズが大きくな
ると、遊休ページの数は時として非常に多いものとな
る。例えば、セグメントサイズが６４Ｋバイト（１６ペ
ージ）であれば、遊休ページはたかだか１５個である。
しかし、１Ｍバイト（２５６ページ）の大きさのセグメ
ントを２０４８個持つ２Ｇバイトの仮想記憶空間におい
ては、遊休ページは最悪２５５個に達する。これはもは
や無視し難い無駄であり、特に、従来サイズの仮想記憶
空間を前提として作成されたジョブをこの大きい仮想記
憶空間上で実行する場合には、ジョブ固有領域が甚しく
圧迫されることになる。
本発明の目的は、仮想記憶空間上の一つのセグメント
を、システム共通領域とジョブ個有領域に自由に分けて
使用することを可能にし、それによつて、仮想記憶空間
の利用効率を改善することにある。
を、システム共通領域とジョブ個有領域に自由に分けて
使用することを可能にし、それによつて、仮想記憶空間
の利用効率を改善することにある。
本発明は、システム共通領域とジョブ個有領域の間の領
域境界を、セグメント境界とは無関係に、任意のページ
境界に設定し、このように設定された領域境界を含むセ
グメント（以下境界セグメントという）については、各
仮想記憶空間ごとにそれぞれのページテーブルを用意す
る。これにより、境界セグメント内でシステム共通領域
として使用されない仮想ページは、ジョブ個有領域とし
て、それぞれのジョブに自由に使用させることができ
る。
域境界を、セグメント境界とは無関係に、任意のページ
境界に設定し、このように設定された領域境界を含むセ
グメント（以下境界セグメントという）については、各
仮想記憶空間ごとにそれぞれのページテーブルを用意す
る。これにより、境界セグメント内でシステム共通領域
として使用されない仮想ページは、ジョブ個有領域とし
て、それぞれのジョブに自由に使用させることができ
る。
境界セグメント内のシステム共通領域に属する仮想ペー
ジには、実ページを固定的に割当てるのが有利である。
これにより、システム共通領域に対する複数のページテ
ーブルを一斉に更新する必要がなくなる。しかし、これ
らの仮想ページも、仮想記憶領域の動的な割当ての対象
にすることはできる。
ジには、実ページを固定的に割当てるのが有利である。
これにより、システム共通領域に対する複数のページテ
ーブルを一斉に更新する必要がなくなる。しかし、これ
らの仮想ページも、仮想記憶領域の動的な割当ての対象
にすることはできる。
第１図は、本発明により境界セグメントに対して用意さ
れたアドレス変換テーブルと、それを用いたアドレス変
換の過程を模式的に示す。３個の仮想記憶空間があるも
のとし、各仮想記憶空間のためのセグメントテーブルＳ
ＧＴ１−２，ＳＧＴ２−２，ＳＧＴ３−２の境界セグメ
ントに対応するエントリSGTE１−２，SGTE２−２，SGTE
３−２に対して、それぞれ別個のページテーブルＰＧＴ
１−２，ＰＧＴ２−２，ＰＧＴ３−２が用意される。換
言すれば、前記の各エントリは、これら別個のページテ
ーブルを指す。これらのページテーブルにおいて、斜線
部分PGTC１−２，PGTC２−２，PGTC３−２はシステム共
通領域に対応し、これらの部分における同じ位置にある
エントリは同一の実ページ、例えばRPGC−２を指す。し
たがつて、これらのページテーブルの部分の内容は互に
同一である。各ページテーブルのその余の部分PGTJ１−
２，PGTJ２−２，PGTJ３−２は、各仮想記憶空間ごとに
異なる内容を持つことができ、したがつて、それぞれ異
なる実ページ、例えばRPGJ１−２，RPGJ２−２，RPGJ３
−２を指すことができる。すなわち、これらの部分はジ
ョブ個有領域として使用できる。システム共通領域とジ
ョブ個有領域の間の境界ＢＣＪ１−２，ＢＣＪ２−２，
ＢＣＪ３−２は、セグメント境界とは無関係に、任意の
ページ境界に設定される。
れたアドレス変換テーブルと、それを用いたアドレス変
換の過程を模式的に示す。３個の仮想記憶空間があるも
のとし、各仮想記憶空間のためのセグメントテーブルＳ
ＧＴ１−２，ＳＧＴ２−２，ＳＧＴ３−２の境界セグメ
ントに対応するエントリSGTE１−２，SGTE２−２，SGTE
３−２に対して、それぞれ別個のページテーブルＰＧＴ
１−２，ＰＧＴ２−２，ＰＧＴ３−２が用意される。換
言すれば、前記の各エントリは、これら別個のページテ
ーブルを指す。これらのページテーブルにおいて、斜線
部分PGTC１−２，PGTC２−２，PGTC３−２はシステム共
通領域に対応し、これらの部分における同じ位置にある
エントリは同一の実ページ、例えばRPGC−２を指す。し
たがつて、これらのページテーブルの部分の内容は互に
同一である。各ページテーブルのその余の部分PGTJ１−
２，PGTJ２−２，PGTJ３−２は、各仮想記憶空間ごとに
異なる内容を持つことができ、したがつて、それぞれ異
なる実ページ、例えばRPGJ１−２，RPGJ２−２，RPGJ３
−２を指すことができる。すなわち、これらの部分はジ
ョブ個有領域として使用できる。システム共通領域とジ
ョブ個有領域の間の境界ＢＣＪ１−２，ＢＣＪ２−２，
ＢＣＪ３−２は、セグメント境界とは無関係に、任意の
ページ境界に設定される。
境界セグメント内のシステム共通領域において、仮想ペ
ージへの実ページの割当てが変更されれば、すべてのペ
ージテーブルＰＧＴ１−２，ＰＧＴ２−２，ＰＧＴ３−
３の対応するエントリを一斉に更新しなければならな
い。これは少なからぬオーバヘツドを生じる。これを避
けるために、境界セグメント内のシステム共通領域につ
いては、全仮想ページに実ページを固定的に割当てる。
すなわち、この領域は実ページの動的割当ての対象から
除外する。
ージへの実ページの割当てが変更されれば、すべてのペ
ージテーブルＰＧＴ１−２，ＰＧＴ２−２，ＰＧＴ３−
３の対応するエントリを一斉に更新しなければならな
い。これは少なからぬオーバヘツドを生じる。これを避
けるために、境界セグメント内のシステム共通領域につ
いては、全仮想ページに実ページを固定的に割当てる。
すなわち、この領域は実ページの動的割当ての対象から
除外する。
第３図は、境界セグメントと、それに対応するページテ
ーブルと、システム共通領域に割当てられた実ページと
の関係を示す。仮想記憶空間ＶＳＰ−３の境界セグメン
トＢＳＧ−３のためのページテーブルＰＧＴ−３におい
て、システム共通領域のページVPGC１−３〜VPGCL−３
に対応するエントリＰＴＣ１−３〜ＰＴＣＬ−３は、そ
れぞれ実ページRPGC１−３〜RPGCL−３を指し、これら
のエントリの実ページ割当てビツトＰＶＭ−３は“０”
にセツトされて、実ページが割当てられていることを示
している。これ以外の領域のページVPGJ１−３〜VPGJL
−３は、ジョブ個有領域として自由に使うことができ、
それらに対応するエントリＰＴＪ１−３〜ＰＴＪＬ−３
は、適当に割当てられた他の実ページを指すか、又は実
ページの割当てがないかである。実ページの割当てがな
いページのエントリのＰＶＭ−３ビツトは“１”にセツ
トされる。ＰＧＢ−３はシステム共通領域とジョブ個有
領域の境界であり、ＳＧＢ１−３とＳＧＢ２−３はセグ
メント境界である。
ーブルと、システム共通領域に割当てられた実ページと
の関係を示す。仮想記憶空間ＶＳＰ−３の境界セグメン
トＢＳＧ−３のためのページテーブルＰＧＴ−３におい
て、システム共通領域のページVPGC１−３〜VPGCL−３
に対応するエントリＰＴＣ１−３〜ＰＴＣＬ−３は、そ
れぞれ実ページRPGC１−３〜RPGCL−３を指し、これら
のエントリの実ページ割当てビツトＰＶＭ−３は“０”
にセツトされて、実ページが割当てられていることを示
している。これ以外の領域のページVPGJ１−３〜VPGJL
−３は、ジョブ個有領域として自由に使うことができ、
それらに対応するエントリＰＴＪ１−３〜ＰＴＪＬ−３
は、適当に割当てられた他の実ページを指すか、又は実
ページの割当てがないかである。実ページの割当てがな
いページのエントリのＰＶＭ−３ビツトは“１”にセツ
トされる。ＰＧＢ−３はシステム共通領域とジョブ個有
領域の境界であり、ＳＧＢ１−３とＳＧＢ２−３はセグ
メント境界である。
境界セグメント内のシステム共通領域に割当てられた実
ページRPGC１−３〜RPGCL−３には、実記憶保護キーＲ
ＰＫ１−３〜ＲＰＫＬ−３が備えられる。これらの実記
憶保護キーは、これらの実ページへのアクセス要求を発
したプログラムに与えられたキーと比較され、一致しな
いプログラムによる読出し及び書込みを阻止し、それに
より、システム共通領域の内容がプログラムの誤りや悪
意により破壊又は悪用されるのを防止する。
ページRPGC１−３〜RPGCL−３には、実記憶保護キーＲ
ＰＫ１−３〜ＲＰＫＬ−３が備えられる。これらの実記
憶保護キーは、これらの実ページへのアクセス要求を発
したプログラムに与えられたキーと比較され、一致しな
いプログラムによる読出し及び書込みを阻止し、それに
より、システム共通領域の内容がプログラムの誤りや悪
意により破壊又は悪用されるのを防止する。
本実施例では、境界セグメント内のシステム共通領域
は、実ページの割当てについては前述のように固定され
るが、ジョブへの仮想記憶領域の動的な割当てと解放の
対象にはなる。すなわち、システム共通領域の割当て要
求に対して境界セグメント内のシステム共通領域を割当
てて、必要がなくなつた時には割当を解除することがで
きるようにする。そのために、システム共通領域の割当
て要求に対して境界セグメント内のシステム共通領域を
割当てる時に、予めこのシステム共通領域に割当てられ
ていた実ページの実記憶保護キーを、割当て要求を発し
たプログラムによる読出し及び書込みが可能となるよう
に、設定し直す。もちろん、キーの異なる他のプログラ
ムによる読出しと書込みは、依然として不可である。そ
して、割当てを解除する時は、実記憶保護キーを、解除
されたプログラムによる読出し及び書込みができないよ
うに、再度設定し直す。第４図は、システム共通領域の
割当てに伴なう実記憶保護キーの設定の処理のフローを
示す。
は、実ページの割当てについては前述のように固定され
るが、ジョブへの仮想記憶領域の動的な割当てと解放の
対象にはなる。すなわち、システム共通領域の割当て要
求に対して境界セグメント内のシステム共通領域を割当
てて、必要がなくなつた時には割当を解除することがで
きるようにする。そのために、システム共通領域の割当
て要求に対して境界セグメント内のシステム共通領域を
割当てる時に、予めこのシステム共通領域に割当てられ
ていた実ページの実記憶保護キーを、割当て要求を発し
たプログラムによる読出し及び書込みが可能となるよう
に、設定し直す。もちろん、キーの異なる他のプログラ
ムによる読出しと書込みは、依然として不可である。そ
して、割当てを解除する時は、実記憶保護キーを、解除
されたプログラムによる読出し及び書込みができないよ
うに、再度設定し直す。第４図は、システム共通領域の
割当てに伴なう実記憶保護キーの設定の処理のフローを
示す。
なお、第４図ないし第６図はＰＡＤ（Problem Analysis
Diagram）として知られる形式により表現されているの
で、ＰＡＤついて簡単に説明する。ＰＡＤは、３種のボ
ツクスの相互接続により処理の流れを表現する、一種の
フローチヤートである。単純矩形のボツクスは、普通の
シーケンシヤルな処理単位を表わし、矩形の右端に切込
みのあるボツクスは、その中に表示された選択条件の成
否に従つて、右上又は右下の角に接続されたボツクスの
いずれか一方の処理が行なわれることを表わし、矩形の
右端部に縦線があるボツクスは、右方に接続されたボツ
クスの処理の反覆実行を表わす。全体的な処理の流れ
は、上方から下方へ進行する。例えば、第４図は、ま
ず、システム共通領域の割当て処理を行ない、次いで、
割当てた仮想ページのそれぞれについて、それが境界セ
グメント内の仮想ページであれば実行記憶保護キーを設
定するという処理を繰返すことを表わす。
Diagram）として知られる形式により表現されているの
で、ＰＡＤついて簡単に説明する。ＰＡＤは、３種のボ
ツクスの相互接続により処理の流れを表現する、一種の
フローチヤートである。単純矩形のボツクスは、普通の
シーケンシヤルな処理単位を表わし、矩形の右端に切込
みのあるボツクスは、その中に表示された選択条件の成
否に従つて、右上又は右下の角に接続されたボツクスの
いずれか一方の処理が行なわれることを表わし、矩形の
右端部に縦線があるボツクスは、右方に接続されたボツ
クスの処理の反覆実行を表わす。全体的な処理の流れ
は、上方から下方へ進行する。例えば、第４図は、ま
ず、システム共通領域の割当て処理を行ない、次いで、
割当てた仮想ページのそれぞれについて、それが境界セ
グメント内の仮想ページであれば実行記憶保護キーを設
定するという処理を繰返すことを表わす。
システム共通領域とジョブ個有領域の境界を、本発明に
よりセグメント境界と無関係にページ境界に設定する
か、それとも従来のようにセグメント境界に一致させる
かを、システム構成時又は始動時（ＩＰＬ時）に選択で
きるようにすることができる。ページ境界に設定するこ
とが選択されても、設定された領域境界としてのページ
境界がたまたまセグメント境界と一致した場合には、従
来どおりの扱いでよい。この選択に応じて処理を行なう
ために、システム始動時における初期設定処理中に、ど
ちらが選択されているかを調べて、ページ境界に設定す
ることが選択されていれば、更に、領域境界としてのペ
ージ境界がセグメント境界と一致するか否かを調べ、一
致しなければ、境界セグメント内のシステム共通領域へ
の実ページの割当て等の処理を行なうとともに、ＯＳの
制御テーブル中に、ページ境界に設定することが選択さ
れたことを示すビツトを立てる。そして、以後における
仮想記憶装置の管理については、前記のビツトを参照し
て処理の選択が行なわれる。以上の処理のフローを第５
図及び第６図に示す。図中「ＣＳＢＲ」は領域境界を本
発明によりページ境界に設定するモードを表わす。
よりセグメント境界と無関係にページ境界に設定する
か、それとも従来のようにセグメント境界に一致させる
かを、システム構成時又は始動時（ＩＰＬ時）に選択で
きるようにすることができる。ページ境界に設定するこ
とが選択されても、設定された領域境界としてのページ
境界がたまたまセグメント境界と一致した場合には、従
来どおりの扱いでよい。この選択に応じて処理を行なう
ために、システム始動時における初期設定処理中に、ど
ちらが選択されているかを調べて、ページ境界に設定す
ることが選択されていれば、更に、領域境界としてのペ
ージ境界がセグメント境界と一致するか否かを調べ、一
致しなければ、境界セグメント内のシステム共通領域へ
の実ページの割当て等の処理を行なうとともに、ＯＳの
制御テーブル中に、ページ境界に設定することが選択さ
れたことを示すビツトを立てる。そして、以後における
仮想記憶装置の管理については、前記のビツトを参照し
て処理の選択が行なわれる。以上の処理のフローを第５
図及び第６図に示す。図中「ＣＳＢＲ」は領域境界を本
発明によりページ境界に設定するモードを表わす。
本実施例では、境界セグメント内のシステム共通領域へ
の実ページの割当てが固定されるため、この領域ではペ
ージフオルトが起こらず、したがつて、スワツプ等によ
る処理の遅延も生じない。そのため、頻繁に使用される
プログラムやデータ、例えば、言語プロセツサ、フアイ
ルインデクス等をこの領域に常駐させることにより、処
理効率を改善することができる。
の実ページの割当てが固定されるため、この領域ではペ
ージフオルトが起こらず、したがつて、スワツプ等によ
る処理の遅延も生じない。そのため、頻繁に使用される
プログラムやデータ、例えば、言語プロセツサ、フアイ
ルインデクス等をこの領域に常駐させることにより、処
理効率を改善することができる。
また、境界セグメントが仮想記憶領域の動的割当ての対
象になつているため、従来方式との互換性が高い。更
に、システム共通領域とジョブ個有領域の境界を、従来
通りセグメント境界にするか、そのともセグメント境界
と無関係にページ境界にするかを、ＩＰＬ時のパラメー
タ設定で容易に行なうことができ、したがつて、システ
ムの柔軟な運用が可能である。
象になつているため、従来方式との互換性が高い。更
に、システム共通領域とジョブ個有領域の境界を、従来
通りセグメント境界にするか、そのともセグメント境界
と無関係にページ境界にするかを、ＩＰＬ時のパラメー
タ設定で容易に行なうことができ、したがつて、システ
ムの柔軟な運用が可能である。
本発明によれば、仮想記憶空間上のシステム共通領域と
ジョブ個有領域の間の境界を任意のページ境界に設定す
ることができる。したがつて、従来技術では生じたはず
の遊休ページを各ジョブにその個有領域として割当てる
ことができ、仮想記憶空間の利用効率を改善することが
できる。このことは、また、ジョブ個有領域の拡張を意
味し、既成のアプリケーシヨンプログラムの拡張を容易
にする。セグメントサイズが大きいほど、本発明の効果
も大きい。
ジョブ個有領域の間の境界を任意のページ境界に設定す
ることができる。したがつて、従来技術では生じたはず
の遊休ページを各ジョブにその個有領域として割当てる
ことができ、仮想記憶空間の利用効率を改善することが
できる。このことは、また、ジョブ個有領域の拡張を意
味し、既成のアプリケーシヨンプログラムの拡張を容易
にする。セグメントサイズが大きいほど、本発明の効果
も大きい。
第１図は本発明による境界セグメントに対するアドレス
変換機構の模式図、第２図は境界セグメントに相当する
セグメントに対する従来のアドレス変換機構の模式図、
第３図は本発明による境界セグメントとページテーブル
と実ページの関係を示す模式図、第４図ないし第６図は
本発明の一実施例における処理のフローチヤートであ
る。 ＳＧＴ１−２〜ＳＧＴ３−２……セグメントテーブル、
ＰＧＴ１−２〜ＰＧＴ３−２……境界セグメントに対応
するページテーブル、ＰＧＴＣ１−２〜ＰＧＴＣ３−２
……システム共通領域のページに対応するページテーブ
ルエントリ、ＰＧＴＪ１−２〜ＰＧＴＪ３−２……ジョ
ブ個有領域のページに対応するページテーブルエント
リ、ＲＰＧＣ−２……システム共通領域のページに割当
てられた実ページ、ＲＰＧＪ１−２〜ＲＰＧＪ３−２…
…ジョブ個有領域のページに割当てられた実ページ。
変換機構の模式図、第２図は境界セグメントに相当する
セグメントに対する従来のアドレス変換機構の模式図、
第３図は本発明による境界セグメントとページテーブル
と実ページの関係を示す模式図、第４図ないし第６図は
本発明の一実施例における処理のフローチヤートであ
る。 ＳＧＴ１−２〜ＳＧＴ３−２……セグメントテーブル、
ＰＧＴ１−２〜ＰＧＴ３−２……境界セグメントに対応
するページテーブル、ＰＧＴＣ１−２〜ＰＧＴＣ３−２
……システム共通領域のページに対応するページテーブ
ルエントリ、ＰＧＴＪ１−２〜ＰＧＴＪ３−２……ジョ
ブ個有領域のページに対応するページテーブルエント
リ、ＲＰＧＣ−２……システム共通領域のページに割当
てられた実ページ、ＲＰＧＪ１−２〜ＲＰＧＪ３−２…
…ジョブ個有領域のページに割当てられた実ページ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 俊之 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 柴宮 実 神奈川県横浜市戸塚区戸塚町5030番地 株 式会社日立製作所ソフトウエア工場内 (72)発明者 久保 隆重 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内
Claims (5)
- 【請求項１】複数の一定サイズの実ページに分割された
実アドレス空間を持つ記憶装置と、複数の仮想記憶空間
上の仮想アドレスを実アドレスに変換するアドレス変換
機構とを有し、各前記仮想アドレス空間は複数のセグメ
ントから構成され、各前記セグメントは複数の前記一定
サイズの仮想ページから構成され、前記アドレス変換機
構は、各前記セグメント内の仮想ページを実ページに対
応づける複数のページテーブルと、各前記仮想空間ごと
にセグメントを前記ページテーブルに対応づける複数の
セグメントテーブルとを有する仮想記憶装置において、
各前記仮想記憶空間上に設定される、諸仮想記憶空間に
共通な情報のためのシステム共通領域と各仮想記憶空間
に固有な情報のためのジョブ固有領域を管理する方法で
あって、前記システム共通領域と前記ジョブ固有領域の
間の境界である領域境界をセグメント境界と無関係にペ
ージ境界上に設定し、前記領域境界が内部に存在するセ
グメントである境界セグメントに対応するページテーブ
ルを各前記仮想記憶空間ごとに個別に設定する、領域管
理方法。 - 【請求項２】特許請求の範囲１において、前記境界セグ
メント内のシステム共通領域の仮想ページへ実ページを
固定的に割当てる、領域管理方法。 - 【請求項３】特許請求の範囲２において、前記境界セグ
メント内のシステム共通領域の仮想ページをプログラム
からの要求に応じて動的に割当てる、領域管理方法。 - 【請求項４】特許請求の範囲３において、前記境界セグ
メント内のシステム共通領域の仮想ページに固定的に割
当てられた実ページに実記憶保護キーを設け、前記保護
キーを、前記システム共通領域の仮想ページの動的な割
当てに際して、当該実ページに対応する仮想ページの割
当てを要求したプログラムにアクセスを許すように設定
し、前記割当ての解除に際して、前記プログラムにアク
セスを許さないように設定する、領域管理方法。 - 【請求項５】特許請求の範囲１ないし４のいずれかにお
いて、前記領域境界をセグメント境界上に設定するか、
セグメント境界とは無関係にページ境界上に設定するか
を、前記仮想記憶装置の初期設定中に選択する、領域管
理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60239360A JPH0658649B2 (ja) | 1985-10-28 | 1985-10-28 | 仮想記憶装置における領域管理方法 |
| US06/924,028 US4991082A (en) | 1985-10-28 | 1986-10-28 | Virtual storage system and method permitting setting of the boundary between a common area and a private area at a page boundary |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60239360A JPH0658649B2 (ja) | 1985-10-28 | 1985-10-28 | 仮想記憶装置における領域管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62100851A JPS62100851A (ja) | 1987-05-11 |
| JPH0658649B2 true JPH0658649B2 (ja) | 1994-08-03 |
Family
ID=17043598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60239360A Expired - Lifetime JPH0658649B2 (ja) | 1985-10-28 | 1985-10-28 | 仮想記憶装置における領域管理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4991082A (ja) |
| JP (1) | JPH0658649B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5123101A (en) * | 1986-11-12 | 1992-06-16 | Xerox Corporation | Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss |
| US5724540A (en) * | 1988-03-28 | 1998-03-03 | Hitachi, Ltd. | Memory system having a column address counter and a page address counter |
| US5159677A (en) * | 1988-11-21 | 1992-10-27 | International Business Machines Corp. | Method and system for storing data in and retrieving data from a non-main storage virtual data space |
| JP2858795B2 (ja) * | 1989-07-14 | 1999-02-17 | 株式会社日立製作所 | 実記憶割り当て方法 |
| JP2734466B2 (ja) * | 1991-05-02 | 1998-03-30 | 三菱電機株式会社 | マイクロコンピュータ |
| JP2675961B2 (ja) * | 1992-05-20 | 1997-11-12 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 実記憶のページをロックするための方法 |
| US5911152A (en) * | 1995-09-05 | 1999-06-08 | Compaq Computer Corporation | Computer system and method for storing data in a buffer which crosses page boundaries utilizing beginning and ending buffer pointers |
| US5873120A (en) * | 1996-05-03 | 1999-02-16 | Digital Equipment Corporation | Variable split virtual address space allocation with multi-system compatibility |
| US6061773A (en) * | 1996-05-03 | 2000-05-09 | Digital Equipment Corporation | Virtual memory system with page table space separating a private space and a shared space in a virtual memory |
| US5913231A (en) * | 1997-03-31 | 1999-06-15 | International Business Machines Corporation | Method and system for high speed memory address forwarding mechanism |
| US6804766B1 (en) * | 1997-11-12 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Method for managing pages of a designated memory object according to selected memory management policies |
| US6085296A (en) * | 1997-11-12 | 2000-07-04 | Digital Equipment Corporation | Sharing memory pages and page tables among computer processes |
| US6289432B1 (en) | 1998-03-25 | 2001-09-11 | International Business Machines Corporation | Sharing segments of storage by enabling the sharing of page tables |
| US6233668B1 (en) | 1999-10-27 | 2001-05-15 | Compaq Computer Corporation | Concurrent page tables |
| US7055015B2 (en) | 2002-02-25 | 2006-05-30 | Ricoh Company, Ltd. | Information processing apparatus in which processes can reduce overhead of memory access and efficiently share memory |
| US7426625B2 (en) * | 2004-03-31 | 2008-09-16 | International Business Machines Corporation | Data processing system and computer program product for support of system memory addresses with holes |
| US9053053B2 (en) * | 2010-11-29 | 2015-06-09 | International Business Machines Corporation | Efficiently determining identical pieces of memory used by virtual machines |
| US9201678B2 (en) | 2010-11-29 | 2015-12-01 | International Business Machines Corporation | Placing a virtual machine on a target hypervisor |
| US9823869B2 (en) * | 2014-01-08 | 2017-11-21 | Nvidia Corporation | System and method of protecting data in dynamically-allocated regions of memory |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3412382A (en) * | 1965-11-26 | 1968-11-19 | Massachusetts Inst Technology | Shared-access data processing system |
| NL6806735A (ja) * | 1968-05-11 | 1969-11-13 | ||
| FR2230258A5 (ja) * | 1973-05-16 | 1974-12-13 | Honeywell Bull Soc Ind | |
| FR122199A (ja) * | 1973-12-17 | |||
| JPS52149444A (en) * | 1976-06-08 | 1977-12-12 | Fujitsu Ltd | Multiplex virtual space processing data processing system |
| US4084226A (en) * | 1976-09-24 | 1978-04-11 | Sperry Rand Corporation | Virtual address translator |
| US4253145A (en) * | 1978-12-26 | 1981-02-24 | Honeywell Information Systems Inc. | Hardware virtualizer for supporting recursive virtual computer systems on a host computer system |
| US4456954A (en) * | 1981-06-15 | 1984-06-26 | International Business Machines Corporation | Virtual machine system with guest architecture emulation using hardware TLB's for plural level address translations |
| US4439830A (en) * | 1981-11-09 | 1984-03-27 | Control Data Corporation | Computer system key and lock protection mechanism |
| US4581702A (en) * | 1983-01-10 | 1986-04-08 | International Business Machines Corporation | Critical system protection |
-
1985
- 1985-10-28 JP JP60239360A patent/JPH0658649B2/ja not_active Expired - Lifetime
-
1986
- 1986-10-28 US US06/924,028 patent/US4991082A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62100851A (ja) | 1987-05-11 |
| US4991082A (en) | 1991-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0658649B2 (ja) | 仮想記憶装置における領域管理方法 | |
| US6275917B1 (en) | High-speed address translation system | |
| EP0238158B1 (en) | Copy-on-write segment sharing in a virtual memory, virtual machine data processing system | |
| US4758951A (en) | Method for translating virtual addresses into real addresses | |
| US6023749A (en) | Object and method for providing efficient multi-user access to shared operating system kernal code using instancing | |
| US5978892A (en) | Virtual memory allocation in a virtual address space having an inaccessible gap | |
| US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
| US6021462A (en) | Methods and apparatus for system memory efficient disk access to a raid system using stripe control information | |
| US5873127A (en) | Universal PTE backlinks for page table accesses | |
| JPH0552540B2 (ja) | ||
| JPH0330897B2 (ja) | ||
| JPH0654479B2 (ja) | 仮想記憶方式 | |
| EP0892351A1 (en) | Large memory allocation method and apparatus | |
| JP3629507B2 (ja) | コンピュータ・システム内で共用仮想セグメント識別を使用して共用メモリを提供するシステムおよび方法 | |
| JP3808058B2 (ja) | 複数のホストが圧縮データを記憶するメモリ・セクタの集合を共用できるようにするための装置 | |
| JP2933628B2 (ja) | 主記憶装置管理方法および計算機システム | |
| US5761738A (en) | Computer system which stores management or control information in different address space but same offset as corresponding data | |
| JPS62163154A (ja) | 仮想論理ボリユ−ム方式 | |
| JPH04344549A (ja) | 計算機システムにおけるページ割り当て方式 | |
| JPS62131352A (ja) | アドレス変換制御方式 | |
| KR20020009247A (ko) | 다중프로세스 시스템에서 비수행 프로세스의 데이터에접근하는 방법 | |
| JPH03129543A (ja) | 主記憶装置管理方式 | |
| JPH01140342A (ja) | 仮想計算機システム | |
| JPH0619725A (ja) | タスク固有空間間データ転送方法 | |
| JPH07253930A (ja) | ダイナミックアドレス変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |