JP2675961B2 - 実記憶のページをロックするための方法 - Google Patents

実記憶のページをロックするための方法

Info

Publication number
JP2675961B2
JP2675961B2 JP5098274A JP9827493A JP2675961B2 JP 2675961 B2 JP2675961 B2 JP 2675961B2 JP 5098274 A JP5098274 A JP 5098274A JP 9827493 A JP9827493 A JP 9827493A JP 2675961 B2 JP2675961 B2 JP 2675961B2
Authority
JP
Japan
Prior art keywords
page
lock
real
instruction
lkpg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5098274A
Other languages
English (en)
Other versions
JPH0652050A (ja
Inventor
ジェフリ・アラン・フレイ
デイビッド・クリー・マナーズ
ジェフリ・マーク・ニック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0652050A publication Critical patent/JPH0652050A/ja
Application granted granted Critical
Publication of JP2675961B2 publication Critical patent/JP2675961B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、全般的には、仮想ア
ドレッシングを使用するデータ処理システムにおけるデ
ータの保護に関し、特に、実記憶のページをロックする
ために高性能の中央演算処理装置の命令を使用する方法
およびシステムに関する。
【０００２】
【従来の技術】多重仮想アドレス空間における仮想アド
レッシングを使用するデータ処理システムは周知であ
り、例えばＭＶＳ（多重仮想記憶）制御プログラミング
を使用するＩＢＭ システム／３９０のようなシステム
が含まれる。ＩＢＭ システム／３９０の構成およびハ
ードウェア／アーキテクチャの特徴は「ＩＢＭ システ
ム／３９０の動作原理」、資料番号ＳＡ２２−７２０１
−００に記載されている。ＭＶＳシステムは、多くの他
のデータ処理システムと同様に、例えば、中央演算処理
装置（ＣＰＵ）および主記憶装置を有する。ＣＰＵは、
命令の実行、割り込み動作、タイミング機能、初期プロ
グラム・ローディングおよび他の計算機に関連する機能
を順序付けし、処理する機能を有する。主記憶装置は、
直接アドレス可能であり、ＣＰＵによって高速のデータ
処理を行う。主記憶装置は、ＣＰＵに物理的に集積され
るか、あるいは、独立型の装置で構成される。
【０００３】オペレーティング・システムによる適切な
支援によって、記憶装置がその構成において使用可能な
主記憶装置よりも大規模に見えるシステムをユーザに提
供するために、動的アドレス変換機能を使用することが
できる。この見かけの主記憶装置は仮想記憶と呼ばれ、
この仮想記憶における場所を指定するために使用される
アドレスは仮想アドレスと呼ばれる。ユーザの仮想記憶
は、その構成において使用可能な主記憶装置のサイズを
超えるかも知れず、従って通常は補助記憶装置内に保持
される。この仮想記憶は、ページと呼ばれる、アドレス
のブロックから成ると考えられる。最も最近に仮想記憶
のページと呼ばれるものだけが、物理的な主記憶装置の
ブロックを占有するように割り当てられる。ユーザが主
記憶装置に存在しないページを呼ぶ時、それらは、必要
とされない可能性が強い主記憶装置内のページと置換さ
れる。記憶装置のページのスワッピングは、ユーザ・プ
ログラムによる援助なしに、オペレーティング・システ
ムによって実行することができる。
【０００４】仮想記憶に関連する仮想アドレスの順序は
アドレス空間と呼ばれる。オペレーティング・システム
による適切な支援によって、多数のアドレス空間を提供
するために動的アドレス変換機能を使用することができ
る。これらのアドレス空間は、ユーザ間の分離の自由度
を提供するために使用することができる。そのような支
援は、それぞれのユーザのための完全に異なるアドレス
空間により構成することができ、これによって完全な分
離をもたらす。あるいは、それぞれのアドレス空間の一
部分を単一の共通の記憶領域にマップすることによっ
て、共有領域を提供することができる。また、半特権プ
ログラムが一つよりも多くのそのようなアドレス空間に
アクセスするのを可能とする命令が提供される。動的ア
ドレス変換は、制御レジスタにおける変換パラメータを
変更する必要なく、複数の異なるアドレス空間からの仮
想アドレスの変換を行う。これらのアドレス空間は、一
次アドレス空間、二次アドレス空間およびＡＲ指定アド
レス空間と呼ばれる。特権プログラムは、ホーム・アド
レス空間制御モードの使用によってホーム・アドレス空
間にアクセスすることもできる。
【０００５】一次アドレス、二次アドレス、ＡＲ指定ア
ドレスまたはホーム・アドレスは、異なる時刻におい
て、異なる制御レジスタから得られるか、アクセス・レ
ジスタによって指定されるセグメント・テーブル指定に
よって変換される。この選択は、現在のプログラム状況
ワード（ＰＳＷ）において指定される変換モードによっ
て決定される。四つの変換モード、すなわち一次空間モ
ード、二次空間モード、アクセス・レジスタ・モード
（ＡＲモード）およびホーム空間モードを使用すること
ができる。変換モードに応じて、異なるアドレス空間を
アドレス可能である。
【０００６】ＣＰＵが一次空間モードまたは二次空間モ
ードにある時にはいつでも、ＣＰＵは、二つのアドレス
空間、すなわち一次アドレス空間および二次アドレス空
間に属している仮想アドレスを変換することができる。
ＣＰＵがアドレス・レジスタ・モードにある時にはいつ
でも、それは、最大１６個のアドレス空間、すなわち一
次アドレス空間、二次アドレス空間および最大１４個の
ＡＲ指定アドレス空間の仮想アドレスを変換することが
できる。ＣＰＵがホーム空間モードにある時にはいつで
も、それは、ホーム・アドレス空間の仮想アドレスを変
換することができる。
【０００７】一次アドレス空間は、それが一次セグメン
ト・テーブル指定によって変換される一次仮想アドレス
から成ることをもって識別される。同様に、二次アドレ
ス空間は二次セグメント・テーブル指定によって変換さ
れる二次仮想アドレスから成り、ＡＲ指定アドレス空間
はＡＲ指定セグメント・テーブル指定によって変換され
るＡＲ指定仮想アドレスから成り、ホーム・アドレス空
間はホーム・セグメント・テーブル指定によって変換さ
れるホーム仮想アドレスから成る。一次および二次セグ
メント・テーブル指定は、それぞれ制御レジスタ１およ
び７内にある。ＡＲ指定セグメント・テーブル指定は、
制御レジスタ１および７並びにアドレス空間番号（ＡＳ
Ｎ）二次テーブル・エントリと呼ばれるテーブル・エン
トリ内にある。ホーム・セグメント・テーブル指定は制
御レジスタ１３内にある。
【０００８】選択されたセグメント・テーブル指定は、
ページ・テーブルの位置指定に使用されるセグメント・
テーブルを位置指定するために、動的アドレス変換中に
使用される。実記憶の現在の割り当てを反映するこれら
のテーブルは、仮想アドレスを実アドレスに変換するた
めに使用される。実記憶の割り当てはページ単位で起こ
り、実位置はページ内に連続的に割り当てられる。これ
らのページは、一組の順序付けされた仮想アドレスに割
り当てられても、実記憶内で隣接している必要はない。
【０００９】例えば、記憶装置に対しておよび記憶装置
からデータが転送される時には、データにアクセスする
ために、仮想アドレスではなく、主記憶装置の実アドレ
スが使用される。このデータは転送期間中、実記憶内に
固定される必要がある。データを固定すなわちロックす
るために、例えばＭＶＳの実記憶管理プログラム（ＲＳ
Ｍ）（物理的な実記憶のすべてを管理する責任がある）
によって提供されるオペレーティング・システム・サー
ビスを、一例として、データ転送期間中に主記憶装置内
のデータを固定するために使用することができる。実記
憶管理プログラムは、他の中央演算処理装置上で実行さ
れている実記憶管理プログラムによって提供されるサー
ビスを含む他のサービスがアドレス空間内のデータのペ
ージの配置を変更することが不可能となるように、転送
すべきデータのページを含むアドレス空間がロックされ
ることを必要とする。
【００１０】実記憶管理プログラムによって提供される
ようなサービスを使用する実記憶のページを固定するコ
ストは非常に高い。例えば、実記憶管理プログラムを使
用する実記憶のページを固定するためには、少なくとも
８００ＣＰＵサイクルかかる。この長い経路長は性能低
下を引き起こす。また、ページの後処理を変更すること
が可能な他のサービスは実行不可能であるので、全アド
レス空間がロックされた時には性能が低下する。この性
能低下は、マルチタスキングが生じるか、または多量の
記憶が必要とされるシステムにおいては著しくなる。
【００１１】
【発明が解決しようとする課題】システムの性能を低下
させないロック機構の必要性が存在する。さらに、実記
憶のページが固定されるたびにアドレス空間のロックま
たはアドレス空間のシリアル化を必要としないロック方
法およびシステムの必要性も存在する。さらにまた、実
記憶のページを固定するための経路長を減少させるロッ
ク機構の必要性も存在する。従って、本発明の目的は、
新規なロック制御命令（ＬＯＣＫ ＰＡＧＥ命令）をユ
ーザ・プログラムに組み込んで実行することにより、仮
想アドレスを使用して対応する実記憶のページをロック
したり、またはアンロックしたりすると同時に、そのロ
ックされたページの実アドレスを生成できるロック／ア
ンロックの方法を提供することである。
【００１２】
【課題を解決するための手段】仮想アドレスを使用する
ことによって実記憶のページをロックするための方法お
よびシステムの提供によるこの発明の原理によれば、従
来技術の欠点が克服され、付加的な利点が提供される。
【００１３】この発明の原理によれば、データ処理シス
テムにおいて実記憶のページをロックするための方法が
提供される。この方法は、システム・テーブルの１つで
あるページ・テーブル・エントリ（ＰＴＥ）内に存在す
るロック標識が、例えばロック状態、にセットされてい
るか否かを決定するステップと、ロックすべきページが
実記憶内に存在するか否かを決定するステップと、ロッ
ク標識がセットされておらず、かつ、ページが実記憶内
に存在する時にロック標識をアトム的に（すなわちイン
ターロック更新動作により）セットするステップとを有
する。
【００１４】一実施例において、ページをロックするた
めの方法は、ページ・テーブル・エントリの第１のコピ
ーおよび第２のコピーを生成するステップをさらに有す
る。さらに、ロック標識をアトム的にセットするステッ
プとは、第１のコピーの内容をページ・テーブル・エン
トリの内容と比較するステップと、第１のコピーの内容
がページ・テーブル・エントリの内容と等しい時にペー
ジ・テーブル・エントリを第２のコピーの内容と置換す
るステップとを有するものをいう。
【００１５】この発明のさらに他の形態においては、実
記憶のページをロックするためにＮビットを有する命令
を実行するように構成された中央演算処理装置が提供さ
れる。この命令は、Ｎビットのうちの第１の部分を有す
る命令コード、第２の部分を有する第１のオペランドお
よび第３の部分を有する第２のオペランドを含む。命令
コードは、中央演算処理装置によって実行すべき命令を
示す。第１のオペランドはロックすべきページの実アド
レスを指定し、第２のオペランドはロックすべきページ
の仮想アドレスを指定する。
【００１６】一実施例において、命令の実行は、ロック
動作またはアンロック動作の一方を実行させる。実行す
べき動作はロック制御ビットに基づいて選択され、ロッ
ク制御ビットが第１の状態に等しい時にはロック動作が
実行され、ロック制御ビットが第２の状態に等しい時に
はアンロック動作が実行される。
【００１７】この発明のさらに他の形態においては、デ
ータ処理システム内の実記憶をシリアル化するためのシ
ステムが提供される。このシステムは、システム・テー
ブル内に存在するロック標識と、実記憶を管理するため
のオペレーティング・システム・サービスを実行するた
めの手段とを有する。このオペレーティング・システム
・サービスは、実記憶のページが再利用可能である時を
決定するための手段と、ロック標識がセットされておら
ず、かつ、実記憶のページが再利用可能である時にロッ
ク標識をアトム的にセットするための手段とを有する。
【００１８】
【実施例】この発明の原理による、仮想アドレスを使用
する実記憶のページをロックするための方法およびシス
テムに関連するハードウェア構成要素の一例を図１に示
す。図１に示すように、システム１００は、例えば、一
つ以上の中央演算処理装置（ＣＰＵ）１０２、主記憶装
置１０４および一つ以上の記憶装置１０６を有する。
【００１９】一般に、中央演算処理装置１０２は、命令
の実行、割り込み動作、タイミング機能、初期プログラ
ム・ローディングおよび他の計算機に関連する機能のた
めの順序付けおよび処理機能を有する。中央演算処理装
置１０２は、直接アドレス可能であり、ＣＰＵによる高
速のデータ処理を行う主記憶装置１０４に接続されてい
る。主記憶装置１０４は、ＣＰＵに物理的に集積される
か、または、独立型の装置で構成される。
【００２０】主記憶装置１０４はまた、記憶装置１０６
に接続されている。データは主記憶装置１０４から記憶
装置１０６に転送され、記憶装置から主記憶装置に逆に
転送される。一実施例においては、記憶装置１０６に関
連するデータ転送動作は、ＣＰＵ上での命令の実行と同
期しており、従ってこの動作はできるだけ速く実行する
のが有利である。
【００２１】典型的には、転送すべきデータは、転送動
作の期間中実記憶に固定されなければならないデータの
ページから成る。この発明の原理による、実記憶のペー
ジを固定すなわちロックするための方法およびシステム
の一例を以下に詳細に説明する。また、もはやページを
ロックする必要がない時に実記憶のページをアンロック
するための方法およびシステムの一例も詳細に説明す
る。
【００２２】図２を参照して、ＬＯＣＫ ＰＡＧＥ（Ｌ
ＫＰＧ）と呼ばれる中央演算処理装置の命令について説
明する。この発明の原理によれば、ＬＯＣＫ ＰＡＧＥ
命令２００は、命令コード（ｏｐコード）２０２、第１
のオペランド２０４および第２のオペランド２０６から
成る。ｏｐコード２０２は、一つ以上の中央演算処理装
置１０２によってどの動作を実行すべきかを指定し、任
意の固有の１６進値が割り当てられる。第１のオペラン
ド２０４は、Ｒ1 フィールドによって指定されるレジス
タ（汎用レジスタＲ1 とも呼ばれる）の内容を示し、第
２のオペランド２０６はＲ2 フィールドによって指定さ
れるレジスタ（汎用レジスタＲ2 ）の内容を示す。Ｒ1
およびＲ2 はここでは、汎用レジスタを示すために使用
され、任意の一つの特定の汎用レジスタと関連するもの
ではない。
【００２３】この発明の原理によれば、汎用レジスタＲ
1 は、実記憶内の指定されたページの仮想アドレスに対
応する実アドレスの値を記憶するために使用され（以下
に説明する）、汎用レジスタＲ2 は指定されたページの
仮想アドレスを含む。
【００２４】ＬＯＣＫ ＰＡＧＥ命令２００は、例え
ば、ユーザ・プログラムによって出される。ＬＯＣＫ
ＰＡＧＥ命令２００の実行に関連する論理フローの一例
を図３に示し、以下に詳細に説明する。
【００２５】図３を参照すると、一実施例においては、
まず、照会３０２の「ＧＲ０内のビット１６〜２１、２
３＝０？」で、汎用レジスタ０のビット１６〜２１およ
び２３が０に等しいか否かについて決定が行われる。も
しこれらのビットが０に等しくなければ、ステップ３０
４の「例外」で指定例外が認識され、ステップ３０６の
「ＬＫＰＧの終了」でＬＯＣＫ ＰＡＧＥ命令が終了す
る。一方、もしすべてのビットが０に等しければ、照会
３０８の「ＤＡＴはオン？」で、動的アドレス変換（Ｄ
ＡＴ）機能（以下に説明する）が使用可能か否かについ
て決定が行われる。もしＤＡＴがオフであるならば、再
びステップ３０４の「例外」で指定例外が認識され、ス
テップ３０６の「ＬＫＰＧの終了」でＬＯＣＫ ＰＡＧ
Ｅ命令が終了する。
【００２６】しかしながら、ＤＡＴが使用可能であると
すると、照会３１０の「ＡＲモードはオン？」で、アク
セス・レジスタ・モード（ＡＲモード）がオンか否かを
決定するために照会が行われる。もしアクセス・レジス
タ・モードがオフであれば、ステップ３１１の「ＳＴＤ
にアクセス」で、いくつかの制御レジスタのうちの一つ
からセグメント・テーブル指定が選択される。特に、も
し一次空間モードが指定されれば、制御レジスタ１（図
４中のＣＲ１に対応）内に含まれる一次セグメント・テ
ーブル指定が選択される。同様に、もし二次空間モード
またはホーム空間モードが指定されれば、制御レジスタ
７（図４中のＣＲ７に対応）内に存在する二次セグメン
ト・テーブル指定または制御レジスタ１３（図示せず）
内に含まれるホーム・セグメント・テーブル指定がそれ
ぞれ選択される。選択されたセグメント・テーブル指定
は、以下に説明するように、動的アドレス変換中に使用
される。
【００２７】ステップ３１０に戻り、アクセス・レジス
タ・モードがオンであるとすると、ステップ３１２の
「ＡＲＴを実行」で、アクセス・レジスタ変換が、図４
を参照して以下に説明するように実行される。
【００２８】以下により完全に説明されるように、動的
アドレス変換によって使用されるセグメント・テーブル
指定（ＳＴＤ）を得るために、アクセス・レジスタ・モ
ードがオンの時に、アクセス・レジスタ変換が使用され
る。好ましい一実施例においては、アクセス・レジスタ
変換は、ＬＯＣＫ ＰＡＧＥ命令２００の汎用レジスタ
Ｒ2 に関連するアクセス・レジスタ上で実行される。特
に、もし汎用レジスタＲ2 が汎用レジスタ４に対応する
ならば（前述のように、Ｒ1 およびＲ2 はコンピュータ
・システムの汎用レジスタのいずれか一つに対する一般
的な用語である）、アクセス・レジスタ変換はアクセス
・レジスタ４上で実行される。指定されたアクセス・レ
ジスタの内容は、アクセス・リスト・エントリ・トーク
ン（ＡＬＥＴ）４０４と呼ばれ、これはＳＴＤ４０２を
得るためにアクセス・レジスタ変換中に使用される。
【００２９】アクセス・レジスタ変換中に、もしＡＬＥ
Ｔ４０４が１６進値の００００００００の値を有するな
らば、制御レジスタ１内に存在する一次セグメント・テ
ーブル指定４０６が得られ、同様に、もしＡＬＥＴ４０
４が１６進値の０００００００１の値を有するならば、
制御レジスタ７内に存在する二次セグメント・テーブル
指定４０８が得られる。得られたＳＴＤ４０２は次に、
以下にさらに説明するように、動的アドレス変換中に使
用される。ＡＬＥＴ４０４が１６進値の０００００００
１よりも大きい時には、以下に詳細に説明するように、
指定されたセグメント・テーブル指定がアドレス空間番
号（ＡＳＮ）二次テーブル・エントリ４１０から得られ
る。（以下に説明する、ＡＳＮ二次テーブル・エントリ
４１０からＳＴＤを得る処理は、ＡＬＥＴ４０４が１６
進値の００００００００または０００００００１の値を
有する時には適用することができない。）
【００３０】ＡＬＥＴの値が１６進値の０００００００
０または０００００００１と異なるならば、ビットがす
べて０に等しいことを確認するために、４１２でＡＬＥ
Ｔ４０４の左端の７ビットが検査される。もしそれらが
０に等しくなければ、条件コード３（例外条件が存在す
る）が認識され、ＬＯＣＫ ＰＡＧＥ命令は終了する。
そうでなければ、処理が続く。条件コード機構は周知で
あり、プログラム状況ワード内に存在する。このプログ
ラム状況ワードも周知であり、ＩＢＭ システム／３９
０の計算機アーキテクチャ内に存在する。条件コードの
最も典型的な従来技術による使用は、二つの数の算術的
比較の結果を報告することであり、うまくいかなかった
アドレス変換を報告することではない。しかしながら、
この発明のＬＯＣＫ ＰＡＧＥ命令は条件コードによっ
て例外条件を報告するので、プログラムの割り込み（典
型的にはそのような条件を報告するために使用される）
の必要性がなくなり、従ってユーザ・プログラムの異常
な終了を生じるオペレーティング・システムの割り込み
処理の悪影響を回避することができる。
【００３１】ＡＬＥＴ４０４は、一次リスト・ビット
（Ｐ）４１４、アクセス・リスト・エントリ順序番号
（ＡＬＥＳＮ）４１６およびアクセス・リスト・エント
リ番号（ＡＬＥＮ）４１８を含む。一次リスト・ビット
４１４は、有効アクセス・リスト４２０がディスパッチ
可能な装置のアクセス・リストまたは一次空間アクセス
・リストであるか否かを指定する。ビット４１４が０に
等しければ、有効アクセス・リスト４２０はディスパッ
チ可能な装置のアクセス・リストである。同様に、もし
ビット４１４が１に等しければ、有効アクセス・リスト
４２０は一次空間アクセス・リストである。
【００３２】有効アクセス・リスト４２０は、有効アク
セス・リスト指定４２２によって指定される。有効アク
セス・リスト指定４２２は、有効アクセス・リスト起点
（ＡＬＯ）４２４および有効アクセス・リスト長（ＡＬ
Ｌ）４２６を含む。アクセス・レジスタ変換中には、４
２８で、右端に４個の０が付属したＡＬＥＮ４１８が有
効アクセス・リスト起点４２４によって指定される３１
ビットの実アドレスに付加される。（一例においては、
３１ビットの実アドレスを形成するためにＡＬＯ４２４
の右端に７個の０が付属される。）４２８でのこの付加
の結果は、有効アクセス・リスト４２０内に存在する指
定されたアクセス・リスト・エントリ４３０の実アドレ
スである。その後、ＡＬＥＮ４１８は、ＡＬＥＮ４１８
がリスト４２０内のエントリ４３０を指定するか否かを
決定するために、左端に４個の０が付属した有効アクセ
ス・リスト長４２６と比較される。もし指定されたエン
トリがリストの境界の外側にあるならば、条件コード３
が認識され、ＬＯＣＫ ＰＡＧＥ命令の実行は終了す
る。
【００３３】上記に加えて、４３２で、ＡＬＥＴ４０４
内に存在するアクセス・リスト・エントリ順序番号４１
６がアクセス・リスト・エントリ４３０内に存在するア
クセス・リスト・エントリ順序番号（ＡＬＥＳＮ）４３
４と比較される。これらの値が等しくなければ、条件コ
ード３が認識され、ＬＯＣＫ ＰＡＧＥ命令の実行は終
了する。そうでなければ、処理が続く。
【００３４】アクセス・リスト・エントリ４３０は、ア
クセス・リスト・エントリ番号無効ビット（Ｉ）４３
６、私用ビット（Ｐ）４３８、ＡＬＥＳＮ４３４、アク
セス・リスト・エントリ権限インデックス（ＡＬＥＡ
Ｘ）４４０、アドレス空間番号二次テーブル・エントリ
（ＡＳＴＥ）アドレス４４２およびアドレス空間番号二
次テーブル・エントリ順序番号（ＡＳＴＥＳＮ）４４４
を含む。これらのフィールドのそれぞれについて以下に
説明する。
【００３５】ＡＬＥＮ無効ビット４３６は、アクセス・
リスト・エントリ４３０の内容が有効であるか否かを示
す。ビット４３６の値は、４４６で、それが０に等しい
か否かを決定するために検査される。もしそれが０に等
しければ、アクセス・リスト・エントリ４３０の内容は
有効である。しかしながら、もしビット４３６が１に等
しければ、その内容は信用することができず、条件コー
ド３が認識され、ＬＯＣＫ ＰＡＧＥ命令の実行は終了
する。
【００３６】アクセス・リスト・エントリ４３０の内容
が有効であることを決定した後、アドレス空間番号二次
テーブル・エントリ・アドレス４４２の右端に６個の０
を付属させることによって得られるアドレス空間番号二
次テーブル・エントリ４１０が有効であるか否かについ
ての決定が行われる。特に、アドレス空間番号二次テー
ブル・エントリ４１０内に存在するアドレス空間番号二
次テーブル・インデックス（ＡＳＸ）無効ビット（Ｉ）
４４３が、４４５で、エントリ４１０が有効であるか否
かを決定するために検査される。無効ビット４４３が０
に等しければ、ＡＳＴＥの内容は有効であり、処理が続
く。そうでなければ、もしビット４４３が１に等しけれ
ば、その内容は信用することができず、条件コード３が
認識され、ＬＯＣＫ ＰＡＧＥは終了する。
【００３７】ＡＳＴＥ４１０内には、アドレス空間番号
二次テーブル・エントリ順序番号（ＡＳＴＥＳＮ）４６
２も存在し、これは４６４でＡＳＴＥＳＮ４４４と比較
される。ＡＳＴＥＳＮ４４４の値がＡＳＴＥＳＮ４６２
の値と等しくなければ、条件コード３が認識され、ＬＯ
ＣＫ ＰＡＧＥの実行は終了する。そうでなければ、Ｌ
ＯＣＫ ＰＡＧＥの実行が続く。
【００３８】アクセス・リスト・エントリおよびアドレ
ス空間番号二次テーブル・エントリの内容が有効である
か否かの決定に加えて、アクセス・レジスタ変換におい
てアクセス・リスト・エントリを使用することをプログ
ラムが許可されているか否かを決定するために検査が行
われる。私用ビット４３８がこの決定に使用される。４
４８で、それが０に等しいか否かが検査される。それが
０に等しいとすると、任意のプログラムがアクセス・リ
スト・エントリ４３０を使用することを許可されてい
る。しかしながら、もしビット４３８が１に等しけれ
ば、以下に説明するように、ＡＬＥＡＸ４４０によって
許可が決定される。
【００３９】特別なプログラムがアクセス・レジスタ変
換中にアクセス・リスト・エントリ４３０を使用するこ
とを許可されているか否かを決定するために、ビット４
３８に加えてＡＬＥＡＸ４４０が使用される。ＡＬＥＡ
Ｘ４４０は、４５０で、制御レジスタ８内に存在する拡
張権限インデックス（ＥＡＸ）４５２と比較される。そ
の結果が等しければ、許可が認められる。しかしなが
ら、もしＡＬＥＡＸ４４０がＥＡＸ４５２に等しくなけ
れば、ＥＡＸ４５２は、権限テーブル４５８(authoriza
tion table) から二次ビット４５６を選択するために、
権限テーブル起点（ＡＴＯ）４５４と関連して使用され
る。特に、権限テーブル４５８において１バイトの３１
ビット実アドレスを得るために、右端に２個の０が付属
したＡＴＯ４５４が、４６０において、左端に１７個の
０が付属したＥＡＸ４５２に付加される。選択されたバ
イトは、それぞれ２ビットの四つの権限テーブル・エン
トリを含む。権限インデックスの右端の２ビット、すな
わち制御レジスタ８のビット１４および１５は、四つの
エントリのうちの一つを選択するために使用される。次
に、権限試験は二次アドレス空間番号に対するものであ
るから、右のビット（二次ビット４５６）が試験され
る。二次ビット４５６が１に等しいとすると、許可が認
められる。しかしながら、もし二次ビット４５６が０に
等しければ、条件コード３が認識され、ＬＯＣＫ ＰＡ
ＧＥの実行が終了する。
【００４０】アクセス・リスト・エントリ４３０および
アドレス空間番号二次テーブル・エントリ４１０の内容
が有効であり、プログラム権限が適切であるとすると、
ＡＳＴＥ４１０内に存在するセグメント・テーブル指定
４６０がアクセス・レジスタ変換中にアクセスされ、得
られたＳＴＤ４０２として使用される。
【００４１】性能を向上させるため、アクセス・レジス
タ変換機構は、アクセス・リスト、ＡＳＮ二次テーブル
および権限テーブルにおいて指定されたアクセス・リス
ト指定および情報が、ＡＲＴルックアサイド・バッファ
（ＡＬＢ）４６６と呼ばれるバッファ内に保持されるよ
うに実行される。そして、ＡＬＢ４６６内に記憶された
情報を使用して次のアクセス・レジスタ変換が実行され
る。ＡＲＴルックアサイド・バッファは知られており、
従って詳細は説明しない。（ＡＲＴルックアサイド・バ
ッファに関するより詳細な情報に関しては「ＩＢＭ シ
ステム／３９０の動作原理」、資料番号ＳＡ２２−７２
０１−００を参照されたい。）
【００４２】図３を参照すると、適切なセグメント・テ
ーブル指定を得た後、ステップ３１４の「ＩＰＴＥ信号
をロック・アウト」で、無効ページ・テーブル・エント
リ（ＩＰＴＥ）命令によって出される任意の信号が、Ｌ
ＯＣＫ ＰＡＧＥ命令が実行されている中央演算処理装
置上で同報通信されることが防止される。これは、ステ
ップ３１６の「ＤＡＴを実行」（以下に説明する）での
動的アドレス変換から得られる実アドレスが、ＩＰＴＥ
命令によって変化せず、有効のままであることを保証す
る。
【００４３】図５を参照して動的アドレス変換を詳細に
説明する。動的アドレス変換は、仮想アドレスを対応す
る実アドレスに変換する処理である。仮想アドレスは、
一次仮想アドレス、二次仮想アドレス、ＡＲ指定仮想ア
ドレスまたはホーム仮想アドレスである。これらのアド
レスは、一次、二次、ＡＲ指定またはホーム・セグメン
ト・テーブル指定によってそれぞれ変換される。適切な
セグメント・ テーブル指定の選択については前に説明
した。
【００４４】前述のようにアクセス・レジスタ変換によ
って得られたか、制御レジスタ１、７または１３から得
られた選択されたセグメント・テーブル指定５０２は、
有効セグメント・テーブル指定５０４と呼ばれる。有効
セグメント・テーブル指定５０４は、セグメント・テー
ブル起点（ＳＴＯ）５０６およびセグメント・テーブル
５１０の長さ（ＳＴＬ）５０８を含む。セグメント・テ
ーブル５１０からエントリ５１６を選択するために、右
端に１２個の０が付属したＳＴＯ５０６（有効セグメン
ト・テーブル指定５０４のビット１〜１９）が、右端に
２個の０、左端に１８個の０が付属した仮想アドレス５
１４のセグメント・インデックス（ＳＸ）５１２に付加
される。
【００４５】セグメント・テーブル・エントリ５１６
は、ページ・テーブル５２０内のエントリ５１８を指定
するために使用される。エントリ５１６は、ページ・テ
ーブル起点（ＰＴＯ）５２２、セグメント無効ビット
（Ｉ）５２３およびページ・テーブル長（ＰＴＬ）５２
４を含む。セグメント・テーブル・エントリ５１６のビ
ット２６に対応するセグメント無効ビット（Ｉ）５２３
は、セグメント・テーブル・エントリ５１６に関連する
セグメントが使用可能であるか否かを制御する。無効ビ
ット５２３が１である時、セグメント・テーブル・エン
トリ５１６は変換のために使用することができず、従っ
て条件コード３が出され、ＬＯＣＫ ＰＡＧＥ命令の実
行は終了する。しかしながら、無効ビット５２３が０の
時には、ＤＡＴ処理が続く。
【００４６】ページ・テーブル・エントリ５１８を選択
するために、右端に６個の０が付属したセグメント・テ
ーブル・エントリ５１６のビット１〜２５から成るペー
ジ・テーブル起点５２２が、右端に２個の０、左端に２
１個の０が付属した仮想アドレス５１４のページ・イン
デックス（ＰＸ）部分５２６に付加される。
【００４７】この発明の原理によれば、ページ・テーブ
ル・エントリ５１８は、ページ・フレーム実アドレス
（ＰＦＲＡ）５２８、ページ無効ビット（Ｉ）５２９お
よびロック標識ビット（Ｌ）５３０を含む。これらのフ
ィールドのそれぞれは以下に説明される。
【００４８】ＰＦＲＡ５２８のビット１〜１９は、汎用
レジスタＲ2 から得られる仮想アドレス５１４の変換を
表す実アドレス５３１の左端のビットを提供する。左端
のビットが右端の仮想アドレス５１４の１２ビットのバ
イト・インデックス（ＢＸ）フィールド５３２と連結さ
れた時、３１ビットの実アドレス５３１が得られる。
【００４９】ページ無効ビット５２９（ページ・テーブ
ル・エントリ５１８のビット２１）は、ページ・テーブ
ル・エントリ５１８に関連するページが主（実）記憶装
置内で使用可能であるか否かを制御する。セグメント無
効ビットの場合と同様に、もしページ無効ビット５２９
が１であるならば、ページ・テーブル・エントリは変換
のために使用することができず、従って条件コード３が
認識され、ＬＯＣＫＰＡＧＥは終了する。一方、もしペ
ージ無効ビット５２９が０に等しければ、処理が続く。
【００５０】この発明の原理によれば、仮想アドレス５
１４によって指定されたページがロックされているか否
かを決定するために、ロック・ビット５３０（ページ・
テーブル・エントリ５１８のビット３１）が使用され
る。以下にさらに説明するように、もしロック・ビット
５３０が０に等しければ、ページはロックされておら
ず、使用可能である。しかしながら、もしロック・ビッ
ト５３０が１に等しければ、ページはロックされてお
り、従ってデータは例えば記憶装置に転送される。
【００５１】実または絶対記憶における変換テーブルの
参照に関連する遅延を解消するために、テーブルからフ
ェッチされた情報は、変換ルックアサイド・バッファ
（ＴＬＢ）５３４にも入れられ、同一のテーブル・エン
トリを含む次の変換（前に説明した）がＴＬＢ５３４に
記録された情報を使用することによって実行される。Ｔ
ＬＢ５３４に関連する動作は知られており、従ってここ
では詳細に説明しない（「ＩＢＭ システム／３９０の
動作原理」、資料番号ＳＡ２２−７２０１−００を参照
されたい）。しかしながら、この発明の原理によれば、
動的アドレス変換中の例外（例えば、アドレッシング例
外、セグメント変換例外、変換指定例外、ページ変換例
外など）またはＴＬＢ動作を通常引き起こす任意の条件
が代わりに条件コード３を出し、ＩＰＴＥからの任意の
保留同報通信が発生するのを可能とし、その後ＬＯＣＫ
ＰＡＧＥの実行を終了する。
【００５２】再び図３を参照すると、動的アドレス変換
の実行後に、ステップ３１８の「ＰＴＥの内容をコピー
１にフェッチ」で、選択されたページ・テーブル・エン
トリの内容のコピーが「ＣＯＰＹ１」と呼ばれる変数に
記憶される。次に、ロック動作またはアンロック動作を
実行すべきか否かの決定が行われる。すなわち、この発
明の原理によれば、照会３２０の「ロック制御ビット＝
１？」でロック制御ビット（汎用レジスタ０内のビット
２２）の値が検査され、もしロック制御ビットの値が１
に等しければ、ロック動作が実行されている。同様に、
もしロック制御ビットの値が０に等しければ、アンロッ
ク動作が実行されている。
【００５３】ロック動作が実行されている時に、照会３
２２の「ＣＯＰＹ１内のロック・ビット＝０？」で、Ｃ
ＯＰＹ１内に存在するロック・ビットが０に等しいか否
かについて決定が行われる。ＣＯＰＹ１のロック・ビッ
トが０でないとすると、ステップ３２４の「ＣＣ＝１」
で条件コード１（ロック・ビットはすでに１である）が
認識され、ステップ３２６の「ＩＰＴＥ信号を許可」で
ＩＰＴＥ信号が許可され、ステップ３０６の「ＬＫＰＧ
の終了」でＬＯＣＫ ＰＡＧＥの実行が終了する。
【００５４】照会３２２に戻り、もしロック・ビットが
０に等しいと、ステップ３２８の「ロック・ビット＝１
でＣＯＰＹ２を生成」で、ＣＯＰＹ２と呼ばれる変数が
生成される。ＣＯＰＹ２は、ロック・ビットが１に等し
くセットされていることを除いて、ＣＯＰＹ１と同一で
ある。
【００５５】ＣＯＰＹ２の生成後、不可分のインターロ
ック更新参照（interlocked-updatereference＝アトム
的動作とも呼ばれる）が実行される。この参照において
は、ＣＯＰＹ１の内容がページ・テーブル・エントリの
内容と比較され、もしそれらが等しければ、ステップ３
３０の「比較および置換」で、ページ・テーブル・エン
トリの内容がＣＯＰＹ２の内容と置換される。もしそれ
らが等しくなければ、ページ・テーブル・エントリは置
換されない。比較および置換動作はアトム的であるの
で、一旦動作が開始して特定の記憶場所のフェッチが行
われると、他の中央演算処理装置によるインターロック
更新参照に関連するすべての記憶アクセスとフェッチお
よび記憶アクセスとが、フェッチと比較および置換動作
の記憶アクセスとの間に同一の記憶場所に発生するのが
防止される。
【００５６】比較および置換動作が終了した後、照会３
３２の「ＰＴＥは置換されたか？」で、ページ・テーブ
ル・エントリの内容が置換されたか否かの決定が行われ
る。もしページ・テーブル・エントリの内容が置換され
なかったならば、フローはステップ３１８に戻り、ペー
ジ・テーブル・エントリの内容は再びＣＯＰＹ１にフェ
ッチされる。しかしながら、もしページ・テーブル・エ
ントリの内容が置換されたら、それが１に等しいか否か
を見るために、照会３３４の「ロック制御ビット＝１
？」で、汎用レジスタ０内のロック制御ビットが検査さ
れる。
【００５７】ロック制御ビットが１であり、従ってロッ
ク動作が実行されているとすると、ＬＯＣＫ ＰＡＧＥ
命令の第１のオペランド（Ｒ1 ）がロックされたページ
の実アドレスによって置換される。特に、第１のオペラ
ンドは、ステップ３３８の「第１のオペランドを置換」
で、左端に１個の０が付属したページ・テーブル・エン
トリのビット１〜１９および右端に付属した第２のオペ
ランド（Ｒ2 ）のビット２０〜３１によって置換され
る。次に、条件コード０（ロック・ビットはロック動作
中１にセットされる）がセットされ、フローはステップ
３２６の「ＩＰＴＥ信号を許可」に戻る。その後、ＬＯ
ＣＫ ＰＡＧＥ命令のロック動作の実行が終了する。
【００５８】しかしながら、もし照会３３４の結果がロ
ック制御ビットが０に等しいことを示すならば、以下に
説明するアンロック動作が実行されている。
【００５９】照会３２０に戻り、アンロック動作につい
て説明する。汎用レジスタ０内のロック制御ビットが０
であり、従ってアンロック動作が実行されている時、照
会３４０の「ＣＯＰＹ１内のロック・ビット＝１？」
で、ＣＯＰＹ１（ＣＯＰＹ１はページ・テーブル・エン
トリのコピーであり、従ってＣＯＰＹ１内のロック・ビ
ットはページ・テーブル・エントリ内のロック・ビット
５３０と等価である）内のロック・ビットが１に等しい
か否かについて照会が行われる。ＣＯＰＹ１のロック・
ビットが１に等しくない時には、ステップ３２４の「Ｃ
Ｃ＝１」で条件コード１（ロック・ビットはすでに０で
ある）がセットされ、ステップ３２６の「ＩＰＴＥ信号
を許可」でＩＰＴＥ信号が許可され、ステップ３０６の
「ＬＫＰＧの終了」でＬＯＣＫ ＰＡＧＥが終了する。
【００６０】しかしながら、もしロック・ビットが１に
等しければ、ステップ３４２の「ロック・ビット＝０で
ＣＯＰＹ２を生成」で、ＣＯＰＹ１のコピーを取り、Ｃ
ＯＰＹ２内のロック・ビットを０にセットすることによ
って、ＣＯＰＹ２が生成される。これによって、以下に
さらに説明するように、ページはアンロックされる。ロ
ック・ビットを０にセットした後、フローはステップ３
３０に行き、ＬＯＣＫＰＡＧＥの実行が続く。
【００６１】特に、ステップ３３０の「比較および置
換」で、上述のように不可分のインターロック更新参照
が実行される。ＣＯＰＹ１の内容は、ページ・テーブル
・エントリの内容と比較され、もしそれらが等しけれ
ば、ページ・テーブル・エントリの内容はＣＯＰＹ２の
内容と置換される。もしそれらが等しくなければ、ペー
ジ・テーブル・エントリは置換されない。
【００６２】比較および置換動作が終了した後、照会３
３２の「ＰＴＥは置換されたか？」で、ページ・テーブ
ル・エントリの内容が置換されたか否かについて決定が
行われる。もしページ・テーブル・エントリの内容が置
換されなかったならば、フローはステップ３１８に戻
り、ページ・テーブル・エントリの内容が再びＣＯＰＹ
１にフェッチされる。しかしながら、もしページ・テー
ブル・エントリの内容が置換されたならば、それが１に
等しいか否かを見るために、照会３３４の「ロック制御
ビット＝１？」で、汎用レジスタ０内のロック制御ビッ
トが検査される。
【００６３】ロック制御ビットが０であり、従ってアン
ロック動作が実行されているとすると、ステップ３３６
の「ＣＣ＝０」で条件コード０（ロック・ビットはアン
ロック動作中０にセットされる）が認識され、フローは
ステップ３２６の「ＩＰＴＥ信号を許可」に戻る。その
後、ＬＯＣＫ ＰＡＧＥの実行は終了する。しかしなが
ら、もしロック制御ビットが１に等しければ、上述のロ
ック動作が実行されている。
【００６４】前述のように、この発明のＬＯＣＫ ＰＡ
ＧＥ命令は、仮想アドレスを使用する実記憶のページを
ロックまたはアンロックするため、および、ロックされ
たページの実アドレスを得るために使用される。ＬＯＣ
Ｋ ＰＡＧＥ中に得られる実アドレスは次に、データの
実フレームを位置指定するために使用される。データの
実ページがロックされたとすると、このページは、例え
ば、記憶装置に転送される。
【００６５】実記憶は、ＭＶＳシステムで使用可能な実
記憶管理プログラム（ＲＳＭ）のようなオペレーティン
グ・システム・サービスによって管理される。ＲＳＭ
は、ページおよびセグメント故障の処理と、実記憶のペ
ージが使用されておらず、従って再利用可能である時の
決定とを含む、物理的実記憶のすべてを管理する責任が
ある。
【００６６】実記憶の適切な管理を保証するために、こ
の発明の原理によれば、この発明のＬＯＣＫ ＰＡＧＥ
機能との交差を提供するため、実記憶管理プログラムは
変更されている。特に、ＲＳＭは、それがそのページを
スチールまたは再利用する前にＬＯＣＫ ＰＡＧＥによ
ってページが固定されているか否かを決定する必要があ
る。この検査を実行するための技術を、図６を参照して
以下に説明する。
【００６７】図６を参照すると、ＲＳＭが実記憶のペー
ジを再利用したい時、ステップ６０２の「ＲＳＭレベル
・シリアル化を得る」において、ＲＳＭは、アドレス空
間レベルのロックを取得する。ロック取得のアドレス空
間内では任意のページの処理がシリアル化され、すなわ
ち逐次化され、例えば他のＣＰＵ上で実行されている他
のどのようなＲＳＭ機能もこのロック取得のアドレス空
間内に存在するページの処理を変更することができな
い。アドレス空間レベルのロックを取得した後、ステッ
プ６０４の「仮想記憶ページを位置指定」において、Ｒ
ＳＭは、再利用のための候補である仮想記憶ページを見
付ける。例えば、ＲＳＭは、インターバル・カウントを
利用して、所定数のマシン・サイクルの間、参照されて
いなかったページを捜し、その未参照ページを再利用の
ための候補として見付ける（すなわち位置指定する）。
候補の仮想記憶ページが位置指定された後、照会６０６
の「ページは使用可能か？」で、主記憶装置内でページ
が有効であり（上述のように、これは無効ビット５２９
（図５）を検査することによって達成される）、ロック
のために使用可能である（他のサービス、例えば、ＭＶ
Ｓエンタープライズ・システム・アーキテクチャ・ペー
ジ・フィックス・サービスによってページが固定されて
いないことを保証する）か否かについて決定が行われ
る。もしロックのためにページが使用不可能であれば、
フローはステップ６０４の「仮想記憶ページを位置指
定」に戻る。一方、もしページが使用可能であれば、ス
テップ６０８の「比較およびスワップ」で、ＭＶＳで使
用可能な比較およびスワップ動作が実行される。
【００６８】比較およびスワップ動作中、ページ・テー
ブル・エントリ５１８内に存在するロック・ビット５３
０は０から１に変更され、従ってページがロックされて
いることを示す。特に、ロック・ビット５３０の内容は
特定の記憶場所からフェッチされ、従って同一の場所に
１が記憶される。ここで使用される比較およびスワップ
動作は、アトム的動作またはインターロック更新参照と
も呼ばれる。言い換えると、一旦比較およびスワップ動
作が開始すると、他の中央演算処理装置によるインター
ロック更新参照に関連するすべての記憶アクセスとフェ
ッチおよび記憶アクセスとが、フェッチと比較およびス
ワップ（インターロック更新参照）の記憶アクセスとの
間に同一の記憶場所に発生するのが防止される。当業者
には、動作がアトム的である限り、ロック・ビットをセ
ットするために他の動作または方法を使用してもよいこ
とが明らかである。この発明の原理によりロック・ビッ
トがセットされるように実記憶管理プログラムのシリア
ル化機構（制御機構）を変更することによって、ＬＯＣ
Ｋ ＰＡＧＥと実記憶の管理者との間に交差が提供され
る。
【００６９】比較およびスワップ動作の終了後、照会６
１０の「比較およびスワップはうまく行われたか？」
で、動作がうまく終了したか否かについて決定が行われ
る。もし動作がうまく行われなかったら（例えば、ペー
ジがＬＯＣＫ ＰＡＧＥによってすでに固定されてい
る）、記憶の他の仮想ページが位置指定されるようにフ
ローは再びステップ６０４に戻る。しかしながら、比較
およびスワップ動作がうまく行われたとすると、ページ
はロックされていると考えられ、もしＬＯＣＫ ＰＡＧ
Ｅ命令が出されればそれは失敗する。その後、ステップ
６１２の「ＩＰＴＥ」で無効ページ・テーブル・エント
リ（ＩＰＴＥ）命令が出される。上述のように、ＩＰＴ
Ｅは、ページ無効ビット５２９（図５）を１にセットす
ることによってページを無効にする。
【００７０】上記に加えて、ステップ６１４の「ロック
・ビットをリセット」でロック・ビットを０にセットす
ることによってロック・ビット５３０がリセットされ、
ステップ６１６の「ページ再利用を終了」でページ再利
用技術は終了する。その後、ステップ６１８の「ＲＳＭ
レベル・シリアル化を解除」で、他のサービスがアドレ
ス空間内に存在するページの後処理を変更するように、
実記憶管理プログラムによって保持されたアドレス空間
レベル・ロックが解除される。
【００７１】上述のように、仮想アドレスを使用する実
記憶のページをロックおよびアンロックするための方法
およびシステムについて説明した。この方法およびシス
テムは、所望のページだけをロックすることができ、そ
の処理をシリアル化するためにアドレス空間レベル・ロ
ックを必要としない。また、ＲＳＭのようなオペレーテ
ィング・システム・サービスとＬＯＣＫ ＰＡＧＥとの
間の交差についても説明した。ＲＳＭは、ページ再利用
中にＩＰＴＥを実行する前に、もしそれがすでにセット
されていなければロック・ビットを１にセットする比較
およびスワップ動作を実行するように変更された。この
ため、交差が得られた。
【００７２】以上好ましい実施例について詳細に説明し
たが、当業者には、この発明の思想から逸脱しない限
り、種々の変形、付加、置換などを行うことができ、従
ってこれらは添付の請求項に記載されているようにこの
発明の範囲内であると考えられることが明らかである。
【図面の簡単な説明】
【図１】この発明の原理による、ページをロックするた
めのシステムのハードウェア構成要素の一例によるブロ
ック図である。
【図２】この発明のＬＯＣＫ ＰＡＧＥ命令のブロック
図である。
【図３】この発明の原理による、図２のＬＯＣＫ ＰＡ
ＧＥ命令の一例による論理フロー図である。
【図４】この発明の原理により使用されるアクセス・レ
ジスタ変換の一例による論理フロー図である。
【図５】この発明の原理により使用される動的アドレス
変換処理の一例による論理フロー図である。
【図６】この発明の原理による、実記憶のページを再利
用するためのオペレーティング・システム・サービスの
一例による論理フロー図である。
【符号の説明】
１０２ 中央演算処理装置 １０４ 主記憶装置 １０６ 記憶装置
フロントページの続き (72)発明者 デイビッド・クリー・マナーズ アメリカ合衆国、ニューヨーク州ワッピ ンジャーズフォールズ、オーチャードド ライブ 17 (72)発明者 ジェフリ・マーク・ニック アメリカ合衆国、ニューヨーク州フィッ シュキル、プリマスロード 43 (56)参考文献 特開 平３−3057（ＪＰ，Ａ)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの中央処理装置（以下、
    ＣＰＵと呼ぶ）を含むデータ処理システムの実記憶にお
    ける少なくとも１ページ・フレームのロックおよびアン
    ロックを選択的に制御するための方法であって、 （Ａ）指定した仮想記憶ページをロックまたはアンロッ
    ク制御するために所定のレジスタ内のロック制御フィー
    ルドをユーザの指示の下にロックまたはアンロックの制
    御状態へ予めセットしておくステップと、 （Ｂ）ロックまたはアンロックすべき少なくとも１つの
    仮想記憶ページを指定するための仮想アドレス・オペラ
    ンドを有する少なくとも１つのロック制御命令（以下、
    ＬＫＰＧ命令と呼ぶ）を前記ＣＰＵ上を走行するユーザ
    ・プログラム内に組み入れることにより、ロックまたは
    アンロックすべき各仮想記憶ページを選択するためのス
    テップと、 （Ｃ）前記選択済みの仮想記憶ページを前記レジスタ内
    の前記ロック制御フィールドの制御状態に依存してロッ
    クまたはアンロックするために前記ＬＫＰＧ命令を組み
    込んでいる前記プログラムを実行するためのステップで
    あって、各ＬＫＰＧ命令の実行は、 ａ）対応実記憶ページ・フレームのロックおよびアンロ
    ック状態を制御するためのロック標識および対応実記憶
    ページ・フレームの実記憶内の駐在／不在を表わすペー
    ジ有効／無効の表示を含んでいるシステム・テーブルの
    ページ・テーブル・エントリ（以下、ＰＴＥと呼ぶ）に
    アクセスして前記各ＬＫＰＧ命令内の前記各仮想アドレ
    ス・オペランドを対応する実記憶ぺージ・フレームの実
    アドレスへ変換するためのステップ、ならびに ｂ）前記ページ有効／無効表示に基づいて、対応実記憶
    ページ・フレームが実記憶内に駐在しているか不在であ
    るかを判定し、そして、不在の場合に対応実記憶ページ
    ・フレームを実記憶内にコピーさせるためのステップを
    含み、 （Ｄ）各ＬＫＰＧ命令の実行中に前記所定のレジスタ内
    の前記ロック制御フィールドの前記制御状態をテストす
    ると共に、該ＬＫＰＧ命令実行中に、各対応ＰＴＥ内の
    前記ロック標識を前記ロック制御フィールドの前記制御
    状態にセットして該対応ＰＴＥ内において対応実記憶ペ
    ージ・フレームに対するロックまたはアンロック状態を
    指示させ、それにより前記プログラムの実行中に、前記
    実記憶内の少なくとも１つの対応実ページ・フレームを
    ロックしたりアンロックしたりするためのステップと、 から成る方法。
  2. 【請求項２】 前記各ＬＫＰＧ命令の実行ステップは、
    所定の汎用レジスタ内の前記ロック制御フィールドにア
    クセスするためのステップを含み、該ロック制御フィー
    ルドに対して各ユーザ・プログラムが該プログラムに関
    連した１組のページのうちの所定数のページのロックお
    よびアンロック状態を選択的に制御する請求項１に記載
    の方法。
  3. 【請求項３】 前記各ＬＫＰＧ命令の実行ステップは、
    前記汎用レジスタの１つにストアされている仮想アドレ
    ス・オペランドにアクセスするステップを含む請求項２
    に記載の方法。
  4. 【請求項４】 前記ＰＴＥのコピーである第１および第
    ２のＰＴＥコピーを実記憶内に作成し、その際、第２Ｐ
    ＴＥコピー内のロック標識を前記ロック制御フィールド
    の前記制御状態にセットさせる請求項３に記載の方法。
  5. 【請求項５】 前記判定ステップは、前記ＰＴＥ内のペ
    ージ無効ビットを、当該ぺージが実記憶内に駐在してい
    ることを示す有効状態に関して、テストするステップを
    含み、 データ処理システムの仮想記憶内の所定の１組のページ
    のロックおよびアンロック状態を選択的に制御するため
    の請求項１に記載の方法。
  6. 【請求項６】 請求項１に記載の方法を使用するデータ
    処理システムの実記憶の予め選択した仮想記憶ページを
    アンロックするための、各ＬＫＰＧ命令を実行する方法
    であって、 ユーザ・プログラムの実行に先立って、前記ロック制御
    フィールドをアンロック制御状態にセットするためのス
    テップと、 ユーザ・プログラム中の各ＬＫＰＧ命令のためのインタ
    ーロック更新動作を使用して実記憶内に駐在する選択し
    た各ページ・フレームに対応する各ＰＴＥ内のロック標
    識を前記ロック制御フィールドの前記アンロック制御状
    態にセットすることにより、前記ユーザ・プログラムに
    より制御される所定数のページに対応する実記憶内の各
    ページ・フレームがアンロックされるように各ＬＫＰＧ
    命令を実行するステップと、 を含む請求項１に記載の方法。
  7. 【請求項７】 請求項１に記載の方法を使用するデータ
    処理システムにおけるユーザ・プログラムの実行の間仮
    想記憶ページを実記憶に固定するための方法であって、 ユーザ・プログラムの実行に先立って、前記ロック制御
    フィールドをロック制御状態にセットするためのステッ
    プと、 インターロック更新動作を使用して各選択した仮想記憶
    ページに対応する各ＰＴＥ内のロック標識を前記ロック
    制御フィールドの前記ロック制御状態にセットすること
    により、ユーザ・プログラム内の１組のＬＫＰＧ命令を
    実行するステップと、 を含む請求項１に記載の方法。
JP5098274A 1992-05-20 1993-04-26 実記憶のページをロックするための方法 Expired - Lifetime JP2675961B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88627392A 1992-05-20 1992-05-20
US886273 1992-05-20

Publications (2)

Publication Number Publication Date
JPH0652050A JPH0652050A (ja) 1994-02-25
JP2675961B2 true JP2675961B2 (ja) 1997-11-12

Family

ID=25388752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5098274A Expired - Lifetime JP2675961B2 (ja) 1992-05-20 1993-04-26 実記憶のページをロックするための方法

Country Status (2)

Country Link
US (1) US5613086A (ja)
JP (1) JP2675961B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946711A (en) * 1997-05-30 1999-08-31 Oracle Corporation System for locking data in a shared cache
US6574720B1 (en) 1997-05-30 2003-06-03 Oracle International Corporation System for maintaining a buffer pool
US6078994A (en) * 1997-05-30 2000-06-20 Oracle Corporation System for maintaining a shared cache in a multi-threaded computer environment
US6324623B1 (en) 1997-05-30 2001-11-27 Oracle Corporation Computing system for implementing a shared cache
US6347364B1 (en) * 1998-11-20 2002-02-12 International Business Machines Corp. Schedulable dynamic memory pinning
US7197585B2 (en) * 2002-09-30 2007-03-27 International Business Machines Corporation Method and apparatus for managing the execution of a broadcast instruction on a guest processor
US7624237B2 (en) * 2006-05-03 2009-11-24 International Business Machines Corporation Compare, swap and store facility with no external serialization
US8176279B2 (en) * 2008-02-25 2012-05-08 International Business Machines Corporation Managing use of storage by multiple pageable guests of a computing environment
US7941616B2 (en) * 2008-10-21 2011-05-10 Microsoft Corporation System to reduce interference in concurrent programs
US8914586B2 (en) 2012-07-31 2014-12-16 Advanced Micro Devices, Inc. TLB-walk controlled abort policy for hardware transactional memory
US8943278B2 (en) * 2012-07-31 2015-01-27 Advanced Micro Devices, Inc. Protecting large regions without operating-system support
US9378572B2 (en) 2012-08-17 2016-06-28 Intel Corporation Shared virtual memory
US9830289B2 (en) 2014-09-16 2017-11-28 Apple Inc. Methods and apparatus for aggregating packet transfer over a virtual bus interface
US9971397B2 (en) 2014-10-08 2018-05-15 Apple Inc. Methods and apparatus for managing power with an inter-processor communication link between independently operable processors
US10042794B2 (en) 2015-06-12 2018-08-07 Apple Inc. Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US9697143B2 (en) 2015-09-30 2017-07-04 International Business Machines Corporation Concurrent virtual storage management
US10085214B2 (en) 2016-01-27 2018-09-25 Apple Inc. Apparatus and methods for wake-limiting with an inter-device communication link
US10572390B2 (en) 2016-02-29 2020-02-25 Apple Inc. Methods and apparatus for loading firmware on demand
US10198364B2 (en) 2016-03-31 2019-02-05 Apple Inc. Memory access protection apparatus and methods for memory mapped access between independently operable processors
US10591976B2 (en) 2016-11-10 2020-03-17 Apple Inc. Methods and apparatus for providing peripheral sub-system stability
US10775871B2 (en) 2016-11-10 2020-09-15 Apple Inc. Methods and apparatus for providing individualized power control for peripheral sub-systems
US10346226B2 (en) 2017-08-07 2019-07-09 Time Warner Cable Enterprises Llc Methods and apparatus for transmitting time sensitive data over a tunneled bus interface
US10331612B1 (en) 2018-01-09 2019-06-25 Apple Inc. Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors
US11792307B2 (en) 2018-03-28 2023-10-17 Apple Inc. Methods and apparatus for single entity buffer pool management
US10430352B1 (en) 2018-05-18 2019-10-01 Apple Inc. Methods and apparatus for reduced overhead data transfer with a shared ring buffer
US10585699B2 (en) 2018-07-30 2020-03-10 Apple Inc. Methods and apparatus for verifying completion of groups of data transactions between processors
US10719376B2 (en) 2018-08-24 2020-07-21 Apple Inc. Methods and apparatus for multiplexing data flows via a single data structure
US10846224B2 (en) 2018-08-24 2020-11-24 Apple Inc. Methods and apparatus for control of a jointly shared memory-mapped region
US10789110B2 (en) 2018-09-28 2020-09-29 Apple Inc. Methods and apparatus for correcting out-of-order data transactions between processors
US10838450B2 (en) 2018-09-28 2020-11-17 Apple Inc. Methods and apparatus for synchronization of time between independently operable processors
US11558348B2 (en) 2019-09-26 2023-01-17 Apple Inc. Methods and apparatus for emerging use case support in user space networking
US11829303B2 (en) 2019-09-26 2023-11-28 Apple Inc. Methods and apparatus for device driver operation in non-kernel space
US11606302B2 (en) 2020-06-12 2023-03-14 Apple Inc. Methods and apparatus for flow-based batching and processing
US11775359B2 (en) 2020-09-11 2023-10-03 Apple Inc. Methods and apparatuses for cross-layer processing
US11954540B2 (en) 2020-09-14 2024-04-09 Apple Inc. Methods and apparatus for thread-level execution in non-kernel space
US11799986B2 (en) 2020-09-22 2023-10-24 Apple Inc. Methods and apparatus for thread level execution in non-kernel space
US11610004B2 (en) 2021-04-14 2023-03-21 Bank Of America Corporation System for implementing enhanced file encryption technique
US11876719B2 (en) 2021-07-26 2024-01-16 Apple Inc. Systems and methods for managing transmission control protocol (TCP) acknowledgements
US11882051B2 (en) 2021-07-26 2024-01-23 Apple Inc. Systems and methods for managing transmission control protocol (TCP) acknowledgements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373179A (en) * 1978-06-26 1983-02-08 Fujitsu Limited Dynamic address translation system
US4445176A (en) * 1979-12-28 1984-04-24 International Business Machines Corporation Block transfers of information in data processing networks
US4891749A (en) * 1983-03-28 1990-01-02 International Business Machines Corporation Multiprocessor storage serialization apparatus
JPS6079460A (ja) * 1983-10-07 1985-05-07 Nec Corp 密結合多重演算装置における制御方式
US4695950A (en) * 1984-09-17 1987-09-22 International Business Machines Corporation Fast two-level dynamic address translation method and means
JPH0658649B2 (ja) * 1985-10-28 1994-08-03 株式会社日立製作所 仮想記憶装置における領域管理方法
US4718008A (en) * 1986-01-16 1988-01-05 International Business Machines Corporation Method to control paging subsystem processing in a virtual memory data processing system during execution of critical code sections
US5127094A (en) * 1987-11-09 1992-06-30 Hitachi, Ltd. Virtual storage type computer system
US4937736A (en) * 1987-11-30 1990-06-26 International Business Machines Corporation Memory controller for protected memory with automatic access granting capability
US5239635A (en) * 1988-06-06 1993-08-24 Digital Equipment Corporation Virtual address to physical address translation using page tables in virtual memory
JPH033057A (ja) * 1989-05-31 1991-01-09 Hitachi Ltd 入出力制御方法および入出力割込み方法
US5237668A (en) * 1989-10-20 1993-08-17 International Business Machines Corporation Process using virtual addressing in a non-privileged instruction to control the copying of a page of data in or between multiple media
US5276847A (en) * 1990-02-14 1994-01-04 Intel Corporation Method for locking and unlocking a computer address
US5197139A (en) * 1990-04-05 1993-03-23 International Business Machines Corporation Cache management for multi-processor systems utilizing bulk cross-invalidate
US5249286A (en) * 1990-05-29 1993-09-28 National Semiconductor Corporation Selectively locking memory locations within a microprocessor's on-chip cache
EP0570516A4 (en) * 1991-02-06 1998-03-11 Storage Technology Corp Disk drive array memory system using nonuniform disk drives

Also Published As

Publication number Publication date
JPH0652050A (ja) 1994-02-25
US5613086A (en) 1997-03-18

Similar Documents

Publication Publication Date Title
JP2675961B2 (ja) 実記憶のページをロックするための方法
US10977190B2 (en) Dynamic address translation with access control in an emulator environment
EP0331900B1 (en) Method and apparatus for capability control
CA2050834C (en) Multiple controlled data-space facility
US5220669A (en) Linkage mechanism for program isolation
US4979098A (en) Multiple address space token designation, protection controls, designation translation and lookaside
US5574936A (en) Access control mechanism controlling access to and logical purging of access register translation lookaside buffer (ALB) in a computer system
US9244856B2 (en) Dynamic address translation with translation table entry format control for identifying format of the translation table entry
KR940011668B1 (ko) 페이지 메모리 관리 장치
JP4608484B2 (ja) ストレージの無効化、バッファ・エントリの消去
US8041923B2 (en) Load page table entry address instruction execution based on an address translation format control field
JP6202543B2 (ja) 動的アドレス変換テーブルを管理する方法、システムおよびコンピュータ・プログラム
US6216214B1 (en) Apparatus and method for a virtual hashed page table
US5023773A (en) Authorization for selective program access to data in multiple address spaces
CA2701086C (en) Dynamic address translation with frame management
US6430667B1 (en) Single-level store computer incorporating process-local address translation data structures
US8082405B2 (en) Dynamic address translation with fetch protection
WO2009087131A1 (en) Dynamic address translation with load real address
US5745676A (en) Authority reduction and restoration method providing system integrity for subspace groups and single address spaces during program linkage
US5390312A (en) Access look-aside facility
JPH0769867B2 (ja) 仮想記憶システムのためのディレクトリ索引テーブル論理装置
EP0327839B1 (en) Information handling system
US5493661A (en) Method and system for providing a program call to a dispatchable unit's base space
JPH08287022A (ja) マルチプロセッサ・システム及びその排他的制御方法
CA1312142C (en) Linkage mechanism for program isolation