JP4608484B2 - ストレージの無効化、バッファ・エントリの消去 - Google Patents
ストレージの無効化、バッファ・エントリの消去 Download PDFInfo
- Publication number
- JP4608484B2 JP4608484B2 JP2006506228A JP2006506228A JP4608484B2 JP 4608484 B2 JP4608484 B2 JP 4608484B2 JP 2006506228 A JP2006506228 A JP 2006506228A JP 2006506228 A JP2006506228 A JP 2006506228A JP 4608484 B2 JP4608484 B2 JP 4608484B2
- Authority
- JP
- Japan
- Prior art keywords
- entry
- address translation
- address
- region
- entries
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 80
- 238000013519 translation Methods 0.000 claims abstract description 99
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000012545 processing Methods 0.000 claims abstract description 32
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000004590 computer program Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims 3
- 238000005192 partition Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 19
- 230000006870 function Effects 0.000 description 10
- 238000010926 purge Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 8
- 239000002131 composite material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0808—Multiuser, multiprocessor or multiprocessing cache systems with cache invalidating means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/68—Details of translation look-aside buffer [TLB]
- G06F2212/683—Invalidation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
- Advance Control (AREA)
- Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
- Electrically Operated Instructional Devices (AREA)
Description
TO エントリを形成するために使用されたアドレス・スペース・コントロール要素内のテーブル起点と、
RX エントリを形成するために使用された仮想アドレスの領域索引と、
SX エントリを形成するために使用された仮想アドレスのセグメント索引と、
PTO 実または絶対ストレージ内のセグメント・テーブル・エントリから取り出されたページ・テーブル起点と、
C 実または絶対ストレージ内のセグメント・テーブル・エントリから取り出された共通セグメント・ビットと、
P 実または絶対ストレージ内のセグメント・テーブル・エントリから取り出されたページ保護ビットと、
のフィールドを含む。
TO エントリがどのように形成されたかに応じて、エントリを形成するために使用されたアドレス・スペース・コントロール要素またはTLB複合領域およびセグメント・テーブル・エントリ内のテーブル起点と、
PTO エントリを形成するために使用されたページ・テーブル起点と、
PX エントリを形成するために使用された仮想アドレスのページ索引と、
PFRA 実または絶対ストレージ内のページ・テーブル・エントリから取り出されたページ・フレーム実アドレスと、
P 実または絶対ストレージ内のページ・テーブル・エントリから取り出されたページ保護ビットと、
を含む。
プロセッサは所定量の時間だけ待機して、再度状況をチェックするか、または完了に関する信号、INQUIRY 904を受信する。
セグメント索引である有効無効化索引に等しいセグメント索引を含むすべての複合領域およびセグメント・テーブル・エントリ(CRSTE)を消去するか、あるいは有効無効化索引がセグメント索引でない場合にすべてのCRSTEを消去することができる。さらに、エントリ内のページ・テーブル起点に関係なくCRSTEまたはページ・テーブル・エントリを消去することができる。ASCEオペレーションによる消去が実行される場合、エントリ内のテーブル起点に関係なくページ・テーブル・エントリを消去することができる。いずれかのオペレーションが実行される場合、一実施形態では、正確な必要最低数のエントリを消去することができる。
Claims (25)
- コンピュータ・システムにおいて、アドレス変換バッファを消去するため、および関連するストレージのアドレス変換テーブル・エントリの範囲を無効化するための方法であって、
前記コンピュータ・システムはメイン・ストレージと通信する1つまたは複数の中央処理ユニットを有し、前記中央処理ユニットは汎用レジスタを有し、前記中央処理ユニットはアドレス変換バッファを有し、前記アドレス変換バッファはアドレス変換情報を保持するアドレス変換バッファ・エントリを有し、前記コンピュータ・システムはページ・テーブル、および1つまたは複数の処理ユニットのうちの1つの中央処理ユニットの仮想メイン・ストレージ・アドレスを前記コンピュータ・システムのメイン・ストレージ・アドレスに変換するためアドレス変換テーブルを有し、前記アドレス変換テーブルは、
1つまたは複数のセグメント・テーブルと、
1つまたは複数のセグメント・テーブルおよび1つまたは複数の第1領域テーブルと、
1つまたは複数のセグメント・テーブル、1つまたは複数の第1領域テーブル、および1つまたは複数の第2領域テーブルと、
1つまたは複数のセグメント・テーブル、1つまたは複数の第1領域テーブル、1つまたは複数の第2領域テーブル、および1つまたは複数の第3領域テーブルと、
のうちのいずれか1つを有し、
セグメント・テーブル・エントリはページ・テーブル起点を有し、
前記方法は、
動的アドレス変換テーブル・エントリ無効化(IDTE)命令を取り出すステップであって、前記IDTE命令は、命令をIDTE命令として識別するオペレーション・コード・フィールド値を有するオペレーション・コード・フィールドを有し、前記IDTE命令は第1機能または第2機能のいずれかを実行するためのものであり、前記第1機能は無効化および消去の両オペレーションを有し、前記第2機能は消去オペレーションを有するが無効オペレーションは有さない、取り出すステップと、
前記IDTE命令を実行するステップと、
を有し、前記実行するステップは、
前記取り出されたIDTE命令の機能のインジケーションを有する第2情報を検索するステップと、
前記取り出されたIDTE命令の機能が無効化および消去オペレーションからなる場合、
1)アドレス変換テーブルの1つまたは複数のアドレス変換テーブル・エントリのうちの、所定のアドレス変換テーブル・エントリの場所から始まる所定の範囲を無効化するステップと、
2)前記無効化された1つまたは複数のアドレス変換テーブル・エントリに関連付けられたアドレス変換バッファのアドレス変換バッファ・エントリを消去するステップと、
前記取り出されたIDTE命令の前記機能が消去オペレーションのみからなる場合、
前記1つまたは複数のアドレス変換テーブル・エントリに関連付けられたアドレス変換バッファのアドレス変換バッファ・エントリを消去するステップであって、前記1つまたは複数のアドレス変換テーブル・エントリが、アドレス変換テーブルのうちの、所定のアドレス変換テーブル・エントリの場所から始まる所定の範囲の1つまたは複数のアドレス変換テーブル・エントリを有する、消去するステップと、
を実行する、方法。 - 前記中央処理ユニットが前記メイン・ストレージから命令を取り出すステップをさらに有し、前記命令は、
前記命令の機能を示すための命令オペレーション・コード・フィールドと、
無効化用のアドレス変換テーブル起点場所を有する第1の情報の位置を指定するための第1のフィールドと、
第2の情報の位置を指定するための第2のフィールドとを有し、
前記第2の情報は範囲値を有し、前記範囲値は無効化されることになるいくつかの追加エントリを示し、
前記命令は第3の情報の位置を指定するための第3のフィールドをさらに有し、前記第3の情報は消去用のアドレス変換テーブル起点を有し、
前記取り出された命令の前記命令オペレーション・コード・フィールドを復号するステップをさらに有する、
請求項1に記載の方法。 - 前記取り出されたIDTE命令の前記機能が無効化および消去オペレーションからなる場合、
a)前記第1の情報を検索するステップと、
b)無効化されることになるアドレス変換テーブル・エントリの範囲を決定するステップと、
c)前記第1の情報および前記第2の情報に基づいて、無効化されることになるアドレス変換テーブル・エントリを決定するステップと、
d)前記決定されたアドレス変換テーブル・エントリを無効化するステップと、
e)アドレス変換バッファのアドレス変換バッファ・エントリのうちの所定のアドレス変換バッファ・エントリ部分が消去用の値を含むかどうかを判定するステップと、
f)消去用のアドレスの値を有すると判定されたアドレス変換バッファ・エントリを消去するステップと、
g)影響を受けるすべてのアドレス変換バッファ・エントリに対してステップc)〜g)を反復するステップと、
をさらに実行する、請求項2に記載の方法。 - 前記取り出されたIDTE命令の前記機能が消去オペレーションのみからなる場合、
h)前記第3の情報が存在する場合、前記第3の情報を検索するステップと、
i)前記第3の情報が存在しない場合、前記第3の情報を形成するステップと、
j)アドレス変換バッファのアドレス変換バッファ・エントリのうちの所定のアドレス変換バッファ・エントリ部分が前記第3の情報を含むかどうかを判定するステップと、
k)消去用のアドレス変換テーブル起点の値を有すると判定されたアドレス変換バッファ・エントリを消去するステップと、
l)複数のアドレス変換バッファ・エントリに対してステップj)〜l)を反復するステップと、
をさらに実行する、請求項2に記載の方法。 - 前記IDTE命令が32の連続ビットからなり、前記オペレーション・コード・フィールドが16の連続ビットからなり、前記第1のフィールドが4つの連続ビットからなり、前記第2のフィールドが4つの連続ビットからなり、前記第3のフィールドが4つの連続ビットからなり、前記第1のフィールドの連続ビットが前記第2のフィールドの連続ビットに隣接する、請求項2に記載の方法。
- 前記第1のフィールドが第1の汎用レジスタ内の第1の情報の位置を指定し、前記無効化用のアドレス変換テーブル起点場所が領域テーブルまたはセグメント・テーブルのうちのいずれか1つのアドレスを有する、請求項2に記載の方法。
- 前記第1の情報が、1つまたは複数の無効化用の領域テーブル、あるいは無効化用のセグメント・テーブルのうちの、いずれか1つを指定するための指定タイプ・コントロール・フィールドをさらに有する、請求項6に記載の方法。
- 前記第2の情報が、第1の領域索引フィールド、第2の領域索引フィールド、第3の領域索引フィールド、またはセグメント索引フィールドのうちのいずれか1つをさらに有する、請求項2に記載の方法。
- 前記第2の情報が、消去オペレーションのみが実行されることになる機能のインジケーションをさらに有する、請求項2に記載の方法。
- 前記第3のフィールドが第3の汎用レジスタ内の前記第3の情報の位置を指定し、前記消去用のアドレス変換テーブル起点が、消去用の領域テーブル起点、または消去用のセグメント・テーブル起点のうちのいずれか1つを有する、請求項2に記載の方法。
- 前記第3のフィールドが0である場合、任意のエントリが消去される、請求項2に記載の方法。
- 前記IDTE命令の命令フォーマットが前記中央処理ユニットの命令アーキテクチャに固有のフォーマットである、請求項1に記載の方法。
- 前記IDTE命令の命令フォーマットが前記中央処理ユニットの命令アーキテクチャに固有のフォーマットでなく、
前記IDTE命令のオペレーションをエミュレートするために、複数の命令を有する所定のソフトウェア・ルーチンを識別するように前記IDTE命令を解釈するステップと
前記所定のソフトウェア・ルーチンを実行するステップと、
をさらに有する、請求項1に記載の方法。 - 前記第1の情報が無効化用の領域テーブル起点または無効化用のセグメント・テーブル起点のうちのいずれか1つをさらに有し、さらに前記第2のフィールドが前記第2の情報を有する第2の汎用レジスタの位置を指定し、前記第2の情報が領域索引フィールドまたはセグメント索引フィールドのうちのいずれか1つをさらに有し、1つまたは複数のアドレス変換テーブル・エントリの所定の範囲を無効化する前記ステップが、
第1の領域エントリ、第2の領域エントリ、または第3の領域エントリのうちのいずれか1つを無効化する場合、
(aa)ターゲット領域エントリのアドレスを形成するために、前記第1の領域索引、前記第2の領域索引、または前記第3の領域索引のうちのいずれか1つを前記領域テーブル起点に追加するステップと、
(ba)前記ターゲット領域エントリのアドレスに配置された前記ターゲット領域エントリを無効化するステップと、
(ca)前記ターゲット領域エントリのアドレスを増分するステップと、
(da)無効化されることになるエントリの範囲の値を減分するステップと、
(ea)前記無効化されることになるエントリの範囲の減分された値がゼロより大きい場合、ステップ(aa)から(ea)を反復するステップと、
を実行するステップと、
セグメント・エントリを無効化する場合、
(fa)ターゲット・セグメント・エントリのアドレスを形成するために、無効化用のセグメント・テーブル起点に前記セグメント索引フィールドを追加するステップと、
(ga)前記ターゲット・セグメント・エントリのアドレスに配置された前記ターゲット・セグメント・エントリを無効化するステップと、
(ha)前記ターゲット・セグメント・エントリのアドレスを増分するステップと、
(ia)無効化されることになるエントリの範囲の値を減分するステップと、
(ja)前記無効化されることになるエントリの範囲の減分された値がゼロより大きい場合、ステップ(fa)から(ja)を反復するステップと、
を実行するステップと、
前記無効化されることになるエントリの範囲の減分された値がゼロの場合、前記IDTE命令の実行を終了するステップと、
をさらに有する、請求項2に記載の方法。 - 前記第1の情報が、無効化されることになる第1の領域エントリ、第2の領域エントリ、第3の領域エントリ、またはセグメント・エントリのうちのいずれか1つを指定するための宛先タイプ・フィールドをさらに有する、請求項2に記載の方法。
- 前記第2のフィールドによって識別された前記第2の情報場所に、前記無効化されることになるエントリの範囲の増分された値を保存するステップをさらに有する、請求項14
に記載の方法。 - 前記アドレス変換バッファが変換ルックアサイド・バッファ(TLB)を有する、請求項1に記載の方法。
- 前記所定のアドレス・テーブル・エントリの範囲を無効化するステップが、アドレス変換テーブル・エントリのエントリ無効フィールドを無効としてマーキングするステップをさらに有する、請求項1に記載の方法。
- 前記アドレス変換バッファが、
前記中央処理ユニットに関連付けられたアドレス変換バッファと、
前記コンピュータ・システムの他の中央処理ユニットに関連付けられたアドレス変換バッファと、
前記コンピュータ・システムに関連付けられたすべてのアドレス変換バッファと、
のうちのいずれか1つである、請求項1に記載の方法。 - 無効化されることになるアドレス変換テーブル・エントリを決定する前記ステップc)が、
c1)前記第1の領域索引フィールドの値に基づいて、第2の領域テーブル起点を有する無効化するエントリを見つけるために第1の領域テーブルに索引付けするステップと、
c2)前記第2の領域索引フィールドの値に基づいて、第3の領域テーブル起点を有する無効化するエントリを見つけるために第2の領域テーブルに索引付けするステップと、
c3)前記第3の領域索引フィールドの値に基づいて、セグメント・テーブル起点を有する無効化するエントリを見つけるために第3の領域テーブルに索引付けするステップと、
c4)前記セグメント索引フィールドの値に基づいて、ページ・テーブル起点を有する無効化するエントリを見つけるためにセグメント・テーブルに索引付けするステップと、
c5)前記無効化されることになるエントリの範囲の値を減分するステップと、
のうちのいずれか1つを有する、請求項3に記載の方法。 - アドレス変換バッファのアドレス変換バッファ・エントリの所定のアドレス変換バッファ・エントリ部分が消去用の値を含むかどうかを判定する前記ステップe)が、
e1)前記第1の領域索引フィールドの値に基づいて、第2の領域テーブル起点を有する消去するエントリを見つけるために第1の領域テーブルに索引付けするステップと、
e2)前記第2の領域索引フィールドの値に基づいて、第3の領域テーブル起点を有する消去するエントリを見つけるために第2の領域テーブルに索引付けするステップと、
e3)前記第3の領域索引フィールドの値に基づいて、セグメント・テーブル起点を有する消去するエントリを見つけるために第3の領域テーブルに索引付けするステップと、
e4)前記セグメント索引フィールドの値に基づいて、ページ・テーブル起点を有する消去するエントリを見つけるためにセグメント・テーブルに索引付けするステップと、
のうちのいずれか1つを有し、
e5)前記方法が、前記消去するエントリをバッファリングするアドレス変換バッファの前記消去するエントリを消去するステップをさらに有する、
請求項3に記載の方法。 - 前記中央処理ユニットがページ・テーブルをさらに有し、前記ページ・テーブルが実メイン・ストレージ・アドレスを有し、実メイン・ストレージ・アドレスは、絶対アドレス、実アドレス、または物理アドレスのうちのいずれか1つを有する、請求項1に記載の方法。
- 前記第2の情報のビット52が0の場合、前記第2の情報が無効化および消去オペレーションを示し、さらに前記第2の情報のビット52が1の場合、前記第2の情報が消去オペレーションのみを示す、請求項1に記載の方法。
- 請求項1ないし23のいずれか一項に記載の方法をコンピュータに実行させるための命令を有するコンピュータ・プログラム。
- コンピュータ・システムにおいて、アドレス変換バッファを消去するため、および関連するストレージのアドレス変換テーブル・エントリの範囲を無効化するためのシステムであって、前記システムは、
メイン・ストレージと、
前記メイン・ストレージと通信する1つまたは複数の中央処理ユニットと、
を有し、前記中央処理ユニットは、
汎用レジスタと、
アドレス変換情報を保持するアドレス変換バッファ・エントリを有するアドレス変換バッファと、
1つまたは複数の処理ユニットのうちの1つの中央処理ユニットの仮想メイン・ストレージ・アドレスを前記コンピュータ・システムのメイン・ストレージ・アドレスに変換するためのアドレス変換テーブルであって、前記アドレス変換テーブルがセグメント・テーブル、第1の領域テーブル、第2の領域テーブル、または第3の領域テーブルのうちのいずれか1つを有する、アドレス変換テーブルと、
1つまたは複数の命令実行ユニットであって、前記命令実行ユニットが前記汎用レジスタと通信し、前記命令実行ユニットが前記メイン・ストレージから取り出したマシン命令を実行する、1つまたは複数の命令実行ユニットと、
を有し、
前記コンピュータ・システムは、
メイン・ストレージと、
前記メイン・ストレージと通信する1つまたは複数の中央処理ユニットと、
を有し、前記中央処理ユニットは、
汎用レジスタと、
アドレス変換情報を保持するアドレス変換バッファ・エントリを有するアドレス変換バッファと、
ページ・テーブル、および1つまたは複数の処理ユニットのうちの1つの中央処理ユニットの仮想メイン・ストレージ・アドレスを前記コンピュータ・システムのメイン・ストレージ・アドレスに変換するための他のアドレス変換テーブルと、
を有し、前記アドレス変換テーブルは、
1つまたは複数のセグメント・テーブルと、
1つまたは複数のセグメント・テーブルおよび1つまたは複数の第1領域テーブルと、
1つまたは複数のセグメント・テーブル、1つまたは複数の第1領域テーブル、および1つまたは複数の第2領域テーブルと、
1つまたは複数のセグメント・テーブル、1つまたは複数の第1領域テーブル、1つまたは複数の第2領域テーブル、および1つまたは複数の第3領域テーブルと、
のうちのいずれか1つを有し、
セグメント・テーブル・エントリはページ・テーブル起点を有し、
前記コンピュータ・システムは請求項1から23のいずれか一項に記載の方法を実行するための命令を含む、システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/435,919 US7284100B2 (en) | 2003-05-12 | 2003-05-12 | Invalidating storage, clearing buffer entries, and an instruction therefor |
PCT/GB2004/001971 WO2004099997A1 (en) | 2003-05-12 | 2004-05-06 | Invalidating storage, clearing buffer entries |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006526203A JP2006526203A (ja) | 2006-11-16 |
JP2006526203A5 JP2006526203A5 (ja) | 2007-06-14 |
JP4608484B2 true JP4608484B2 (ja) | 2011-01-12 |
Family
ID=33417045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006506228A Expired - Lifetime JP4608484B2 (ja) | 2003-05-12 | 2004-05-06 | ストレージの無効化、バッファ・エントリの消去 |
Country Status (16)
Country | Link |
---|---|
US (7) | US7284100B2 (ja) |
EP (5) | EP1653343B1 (ja) |
JP (1) | JP4608484B2 (ja) |
KR (2) | KR100834362B1 (ja) |
CN (2) | CN100363908C (ja) |
AT (5) | ATE491178T1 (ja) |
CY (2) | CY1111421T1 (ja) |
DE (6) | DE602004011018T2 (ja) |
DK (4) | DK1701269T3 (ja) |
ES (5) | ES2297417T3 (ja) |
GB (3) | GB2413876B (ja) |
IL (1) | IL171905A (ja) |
PL (4) | PL1701269T3 (ja) |
PT (2) | PT1653343E (ja) |
SI (2) | SI1653343T1 (ja) |
WO (1) | WO2004099997A1 (ja) |
Families Citing this family (101)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8312222B1 (en) * | 2002-12-13 | 2012-11-13 | Open Text, S.A. | Event-driven regeneration of pages for web-based applications |
US8463998B1 (en) | 2002-12-13 | 2013-06-11 | Open Text S.A. | System and method for managing page variations in a page delivery cache |
US7284100B2 (en) | 2003-05-12 | 2007-10-16 | International Business Machines Corporation | Invalidating storage, clearing buffer entries, and an instruction therefor |
US7530067B2 (en) * | 2003-05-12 | 2009-05-05 | International Business Machines Corporation | Filtering processor requests based on identifiers |
US9454490B2 (en) | 2003-05-12 | 2016-09-27 | International Business Machines Corporation | Invalidating a range of two or more translation table entries and instruction therefore |
US7415035B1 (en) * | 2005-04-04 | 2008-08-19 | Sun Microsystems, Inc. | Device driver access method into a virtualized network interface |
US7415034B2 (en) * | 2005-04-04 | 2008-08-19 | Sun Microsystems, Inc. | Virtualized partitionable shared network interface |
US7443878B2 (en) * | 2005-04-04 | 2008-10-28 | Sun Microsystems, Inc. | System for scaling by parallelizing network workload |
JP2006333438A (ja) * | 2005-04-28 | 2006-12-07 | Fujitsu Ten Ltd | ゲートウェイ装置及びルーティング方法 |
US20070005932A1 (en) * | 2005-06-29 | 2007-01-04 | Intel Corporation | Memory management in a multiprocessor system |
JP4978008B2 (ja) * | 2006-01-11 | 2012-07-18 | 株式会社日立製作所 | 仮想計算機上でのページテーブルアドレスの変更を高速化する方法 |
JP2007233615A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ltd | アドレス変換装置 |
US7797555B2 (en) * | 2006-05-12 | 2010-09-14 | Intel Corporation | Method and apparatus for managing power from a sequestered partition of a processing system |
US7647509B2 (en) * | 2006-05-12 | 2010-01-12 | Intel Corporation | Method and apparatus for managing power in a processing system with multiple partitions |
US7401185B2 (en) * | 2006-07-06 | 2008-07-15 | International Business Machines Corporation | Buffered indexing to manage hierarchical tables |
US7555628B2 (en) * | 2006-08-15 | 2009-06-30 | Intel Corporation | Synchronizing a translation lookaside buffer to an extended paging table |
US20080270827A1 (en) * | 2007-04-26 | 2008-10-30 | International Business Machines Corporation | Recovering diagnostic data after out-of-band data capture failure |
US8799620B2 (en) * | 2007-06-01 | 2014-08-05 | Intel Corporation | Linear to physical address translation with support for page attributes |
US8180997B2 (en) * | 2007-07-05 | 2012-05-15 | Board Of Regents, University Of Texas System | Dynamically composing processor cores to form logical processors |
US8145876B2 (en) * | 2007-08-06 | 2012-03-27 | Advanced Micro Devices, Inc. | Address translation with multiple translation look aside buffers |
US8082405B2 (en) | 2008-01-11 | 2011-12-20 | International Business Machines Corporation | Dynamic address translation with fetch protection |
US8335906B2 (en) | 2008-01-11 | 2012-12-18 | International Business Machines Corporation | Perform frame management function instruction for clearing blocks of main storage |
US8103851B2 (en) | 2008-01-11 | 2012-01-24 | International Business Machines Corporation | Dynamic address translation with translation table entry format control for indentifying format of the translation table entry |
US8417916B2 (en) * | 2008-01-11 | 2013-04-09 | International Business Machines Corporation | Perform frame management function instruction for setting storage keys and clearing blocks of main storage |
US8041922B2 (en) | 2008-01-11 | 2011-10-18 | International Business Machines Corporation | Enhanced dynamic address translation with load real address function |
US8041923B2 (en) | 2008-01-11 | 2011-10-18 | International Business Machines Corporation | Load page table entry address instruction execution based on an address translation format control field |
US8037278B2 (en) | 2008-01-11 | 2011-10-11 | International Business Machines Corporation | Dynamic address translation with format control |
US8117417B2 (en) | 2008-01-11 | 2012-02-14 | International Business Machines Corporation | Dynamic address translation with change record override |
US8019964B2 (en) | 2008-01-11 | 2011-09-13 | International Buisness Machines Corporation | Dynamic address translation with DAT protection |
US8677098B2 (en) | 2008-01-11 | 2014-03-18 | International Business Machines Corporation | Dynamic address translation with fetch protection |
US8151083B2 (en) * | 2008-01-11 | 2012-04-03 | International Business Machines Corporation | Dynamic address translation with frame management |
US8112174B2 (en) * | 2008-02-25 | 2012-02-07 | International Business Machines Corporation | Processor, method and computer program product for fast selective invalidation of translation lookaside buffer |
US8086811B2 (en) | 2008-02-25 | 2011-12-27 | International Business Machines Corporation | Optimizations of a perform frame management function issued by pageable guests |
US8176280B2 (en) | 2008-02-25 | 2012-05-08 | International Business Machines Corporation | Use of test protection instruction in computing environments that support pageable guests |
US8458438B2 (en) * | 2008-02-26 | 2013-06-04 | International Business Machines Corporation | System, method and computer program product for providing quiesce filtering for shared memory |
US8380907B2 (en) * | 2008-02-26 | 2013-02-19 | International Business Machines Corporation | Method, system and computer program product for providing filtering of GUEST2 quiesce requests |
US8140834B2 (en) * | 2008-02-26 | 2012-03-20 | International Business Machines Corporation | System, method and computer program product for providing a programmable quiesce filtering register |
US8095773B2 (en) | 2008-02-26 | 2012-01-10 | International Business Machines Corporation | Dynamic address translation with translation exception qualifier |
US8527715B2 (en) | 2008-02-26 | 2013-09-03 | International Business Machines Corporation | Providing a shared memory translation facility |
US8266411B2 (en) * | 2009-02-05 | 2012-09-11 | International Business Machines Corporation | Instruction set architecture with instruction characteristic bit indicating a result is not of architectural importance |
US8510511B2 (en) * | 2009-12-14 | 2013-08-13 | International Business Machines Corporation | Reducing interprocessor communications pursuant to updating of a storage key |
US8918601B2 (en) * | 2009-12-14 | 2014-12-23 | International Business Machines Corporation | Deferred page clearing in a multiprocessor computer system |
US8930635B2 (en) | 2009-12-14 | 2015-01-06 | International Business Machines Corporation | Page invalidation processing with setting of storage key to predefined value |
US8806179B2 (en) * | 2009-12-15 | 2014-08-12 | International Business Machines Corporation | Non-quiescing key setting facility |
US8214598B2 (en) * | 2009-12-22 | 2012-07-03 | Intel Corporation | System, method, and apparatus for a cache flush of a range of pages and TLB invalidation of a range of entries |
US8407701B2 (en) | 2010-06-24 | 2013-03-26 | International Business Machines Corporation | Facilitating quiesce operations within a logically partitioned computer system |
US8595469B2 (en) | 2010-06-24 | 2013-11-26 | International Business Machines Corporation | Diagnose instruction for serializing processing |
US8918885B2 (en) * | 2012-02-09 | 2014-12-23 | International Business Machines Corporation | Automatic discovery of system integrity exposures in system code |
US9251091B2 (en) * | 2012-06-15 | 2016-02-02 | International Business Machines Corporation | Translation look-aside table management |
US20130339656A1 (en) * | 2012-06-15 | 2013-12-19 | International Business Machines Corporation | Compare and Replace DAT Table Entry |
US9182984B2 (en) * | 2012-06-15 | 2015-11-10 | International Business Machines Corporation | Local clearing control |
US9043565B2 (en) * | 2012-09-07 | 2015-05-26 | Kabushiki Kaisha Toshiba | Storage device and method for controlling data invalidation |
US9196014B2 (en) | 2012-10-22 | 2015-11-24 | Industrial Technology Research Institute | Buffer clearing apparatus and method for computer graphics |
US9330017B2 (en) | 2012-11-02 | 2016-05-03 | International Business Machines Corporation | Suppressing virtual address translation utilizing bits and instruction tagging |
US9092382B2 (en) | 2012-11-02 | 2015-07-28 | International Business Machines Corporation | Reducing microprocessor performance loss due to translation table coherency in a multi-processor system |
US20140258635A1 (en) * | 2013-03-08 | 2014-09-11 | Oracle International Corporation | Invalidating entries in a non-coherent cache |
US10509725B2 (en) | 2013-03-08 | 2019-12-17 | Oracle International Corporation | Flushing by copying entries in a non-coherent cache to main memory |
US9652646B1 (en) | 2013-03-11 | 2017-05-16 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Methods, systems and apparatuses for radio frequency identification |
US9619387B2 (en) * | 2014-02-21 | 2017-04-11 | Arm Limited | Invalidating stored address translations |
US9886391B2 (en) * | 2014-03-20 | 2018-02-06 | International Business Machines Corporation | Selective purging of PCI I/O address translation buffer |
EP2997478B1 (en) * | 2014-07-21 | 2019-03-13 | VIA Alliance Semiconductor Co., Ltd. | Efficient address translation caching in processor that supports large number of different address spaces |
US9684606B2 (en) * | 2014-11-14 | 2017-06-20 | Cavium, Inc. | Translation lookaside buffer invalidation suppression |
US9697137B2 (en) * | 2014-11-14 | 2017-07-04 | Cavium, Inc. | Filtering translation lookaside buffer invalidations |
US9477516B1 (en) | 2015-03-19 | 2016-10-25 | Google Inc. | Concurrent in-memory data publication and storage system |
US10169044B2 (en) | 2015-06-26 | 2019-01-01 | Microsoft Technology Licensing, Llc | Processing an encoding format field to interpret header information regarding a group of instructions |
US10346168B2 (en) | 2015-06-26 | 2019-07-09 | Microsoft Technology Licensing, Llc | Decoupled processor instruction window and operand buffer |
US9952867B2 (en) | 2015-06-26 | 2018-04-24 | Microsoft Technology Licensing, Llc | Mapping instruction blocks based on block size |
US10175988B2 (en) | 2015-06-26 | 2019-01-08 | Microsoft Technology Licensing, Llc | Explicit instruction scheduler state information for a processor |
US9946548B2 (en) | 2015-06-26 | 2018-04-17 | Microsoft Technology Licensing, Llc | Age-based management of instruction blocks in a processor instruction window |
US11755484B2 (en) | 2015-06-26 | 2023-09-12 | Microsoft Technology Licensing, Llc | Instruction block allocation |
US10409599B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Decoding information about a group of instructions including a size of the group of instructions |
US10409606B2 (en) | 2015-06-26 | 2019-09-10 | Microsoft Technology Licensing, Llc | Verifying branch targets |
US10191747B2 (en) | 2015-06-26 | 2019-01-29 | Microsoft Technology Licensing, Llc | Locking operand values for groups of instructions executed atomically |
US11126433B2 (en) | 2015-09-19 | 2021-09-21 | Microsoft Technology Licensing, Llc | Block-based processor core composition register |
US10768936B2 (en) | 2015-09-19 | 2020-09-08 | Microsoft Technology Licensing, Llc | Block-based processor including topology and control registers to indicate resource sharing and size of logical processor |
US11016770B2 (en) | 2015-09-19 | 2021-05-25 | Microsoft Technology Licensing, Llc | Distinct system registers for logical processors |
US10942683B2 (en) | 2015-10-28 | 2021-03-09 | International Business Machines Corporation | Reducing page invalidation broadcasts |
US10162764B2 (en) | 2016-07-18 | 2018-12-25 | International Business Machines Corporation | Marking page table/page status table entries to indicate memory used to back address translation structures |
US10282305B2 (en) | 2016-07-18 | 2019-05-07 | International Business Machines Corporation | Selective purging of entries of structures associated with address translation in a virtualized environment |
US10802986B2 (en) | 2016-07-18 | 2020-10-13 | International Business Machines Corporation | Marking to indicate memory used to back address translation structures |
US10241924B2 (en) | 2016-07-18 | 2019-03-26 | International Business Machines Corporation | Reducing over-purging of structures associated with address translation using an array of tags |
US10180909B2 (en) | 2016-07-18 | 2019-01-15 | International Business Machines Corporation | Host-based resetting of active use of guest page table indicators |
US10176110B2 (en) | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Marking storage keys to indicate memory used to back address translation structures |
US10176111B2 (en) | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Host page management using active guest page table indicators |
US10168902B2 (en) | 2016-07-18 | 2019-01-01 | International Business Machines Corporation | Reducing purging of structures associated with address translation |
US10223281B2 (en) | 2016-07-18 | 2019-03-05 | International Business Machines Corporation | Increasing the scope of local purges of structures associated with address translation |
US10248573B2 (en) | 2016-07-18 | 2019-04-02 | International Business Machines Corporation | Managing memory used to back address translation structures |
US10169243B2 (en) | 2016-07-18 | 2019-01-01 | International Business Machines Corporation | Reducing over-purging of structures associated with address translation |
US10176006B2 (en) | 2016-07-18 | 2019-01-08 | International Business Machines Corporation | Delaying purging of structures associated with address translation |
US11531552B2 (en) | 2017-02-06 | 2022-12-20 | Microsoft Technology Licensing, Llc | Executing multiple programs simultaneously on a processor core |
US10528488B1 (en) * | 2017-03-30 | 2020-01-07 | Pure Storage, Inc. | Efficient name coding |
US10437729B2 (en) | 2017-04-19 | 2019-10-08 | International Business Machines Corporation | Non-disruptive clearing of varying address ranges from cache |
US10725928B1 (en) * | 2019-01-09 | 2020-07-28 | Apple Inc. | Translation lookaside buffer invalidation by range |
US11151267B2 (en) * | 2019-02-25 | 2021-10-19 | International Business Machines Corporation | Move data and set storage key based on key function control |
US11042483B2 (en) | 2019-04-26 | 2021-06-22 | International Business Machines Corporation | Efficient eviction of whole set associated cache or selected range of addresses |
US11132470B2 (en) * | 2019-11-07 | 2021-09-28 | Micron Technology, Inc. | Semiconductor device with secure access key and associated methods and systems |
US11030124B2 (en) | 2019-11-07 | 2021-06-08 | Micron Technology, Inc. | Semiconductor device with secure access key and associated methods and systems |
US11182308B2 (en) * | 2019-11-07 | 2021-11-23 | Micron Technology, Inc. | Semiconductor device with secure access key and associated methods and systems |
CN111338987B (zh) * | 2020-02-13 | 2023-12-12 | 江苏华创微系统有限公司 | 快速无效组相联tlb的方法 |
US11422946B2 (en) | 2020-08-31 | 2022-08-23 | Apple Inc. | Translation lookaside buffer striping for efficient invalidation operations |
US11615033B2 (en) | 2020-09-09 | 2023-03-28 | Apple Inc. | Reducing translation lookaside buffer searches for splintered pages |
Family Cites Families (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US592853A (en) | 1897-11-02 | Electric battery | ||
US4432053A (en) * | 1981-06-29 | 1984-02-14 | Burroughs Corporation | Address generating apparatus and method |
JPS5815195A (ja) | 1981-07-22 | 1983-01-28 | 株式会社日立製作所 | 制御棒駆動装置の自動交換装置 |
JPS5815196A (ja) | 1981-07-22 | 1983-01-28 | 株式会社日立製作所 | 蒸気発生プラント |
JPS58150195A (ja) | 1982-02-27 | 1983-09-06 | Fujitsu Ltd | 主記憶キ−制御方式 |
JPS58150196A (ja) | 1982-02-27 | 1983-09-06 | Fujitsu Ltd | 主記憶キ−の更新制御方式 |
JPS5994289A (ja) * | 1982-11-22 | 1984-05-30 | Hitachi Ltd | 記憶制御方式 |
US4779188A (en) * | 1983-12-14 | 1988-10-18 | International Business Machines Corporation | Selective guest system purge control |
US4792895A (en) * | 1984-07-30 | 1988-12-20 | International Business Machines Corp. | Instruction processing in higher level virtual machines by a real machine |
DE3686984T2 (de) | 1985-06-28 | 1993-03-11 | Hewlett Packard Co | Verfahren und mittel zum laden und speichern von daten in einem rechner mit beschraenktem befehlssatz. |
DE3650021T2 (de) * | 1985-10-30 | 1995-03-09 | Ibm | Cache-Speicherübereinstimmungsvorrichtung mit Verriegelung. |
JP2545789B2 (ja) * | 1986-04-14 | 1996-10-23 | 株式会社日立製作所 | 情報処理装置 |
JPS62295147A (ja) * | 1986-06-16 | 1987-12-22 | Hitachi Ltd | 仮想計算機システム |
JP2960415B2 (ja) * | 1987-05-22 | 1999-10-06 | 株式会社日立製作所 | 記憶保護方法および装置 |
JP2510605B2 (ja) | 1987-07-24 | 1996-06-26 | 株式会社日立製作所 | 仮想計算機システム |
JP2507785B2 (ja) * | 1988-07-25 | 1996-06-19 | 富士通株式会社 | ペ―ジテ―ブルエントリ無効化装置 |
JP2592958B2 (ja) * | 1989-06-30 | 1997-03-19 | キヤノン株式会社 | 液晶装置 |
US5471593A (en) * | 1989-12-11 | 1995-11-28 | Branigin; Michael H. | Computer processor with an efficient means of executing many instructions simultaneously |
US5317705A (en) * | 1990-10-24 | 1994-05-31 | International Business Machines Corporation | Apparatus and method for TLB purge reduction in a multi-level machine system |
US5500948A (en) * | 1991-10-29 | 1996-03-19 | Intel Corporation | Translating instruction pointer virtual addresses to physical addresses for accessing an instruction cache |
US5423014A (en) * | 1991-10-29 | 1995-06-06 | Intel Corporation | Instruction fetch unit with early instruction fetch mechanism |
JP3242161B2 (ja) * | 1992-09-11 | 2001-12-25 | 株式会社日立製作所 | データプロセッサ |
US5615354A (en) * | 1992-12-23 | 1997-03-25 | International Business Machines Corporation | Method and system for controlling references to system storage by overriding values |
AU6629894A (en) | 1993-05-07 | 1994-12-12 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
DE69425310T2 (de) * | 1993-10-18 | 2001-06-13 | Via-Cyrix, Inc. | Mikrosteuereinheit für einen superpipeline-superskalaren Mikroprozessor |
JP2806778B2 (ja) * | 1994-01-28 | 1998-09-30 | 甲府日本電気株式会社 | 変換索引バッファクリア命令処理方式 |
WO1995031783A1 (de) | 1994-05-11 | 1995-11-23 | Gmd - Forschungszentrum Informationstechnik Gmbh | Speichervorrichtung zum speichern von daten |
US5551013A (en) | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
JP2842313B2 (ja) * | 1995-07-13 | 1999-01-06 | 日本電気株式会社 | 情報処理装置 |
US5790825A (en) | 1995-11-08 | 1998-08-04 | Apple Computer, Inc. | Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions |
US5761743A (en) * | 1996-06-28 | 1998-06-09 | Marmon Holdings, Inc. | Finger cot and method of manufacturing finger cot |
US5761734A (en) * | 1996-08-13 | 1998-06-02 | International Business Machines Corporation | Token-based serialisation of instructions in a multiprocessor system |
US5782029A (en) * | 1996-09-25 | 1998-07-21 | Saf T Lok Corporation | Firearm safety mechanism |
JPH10301814A (ja) * | 1997-04-23 | 1998-11-13 | Hitachi Ltd | 情報処理システム |
US6009261A (en) | 1997-12-16 | 1999-12-28 | International Business Machines Corporation | Preprocessing of stored target routines for emulating incompatible instructions on a target processor |
US6119219A (en) * | 1998-04-30 | 2000-09-12 | International Business Machines Corporation | System serialization with early release of individual processor |
US6079013A (en) * | 1998-04-30 | 2000-06-20 | International Business Machines Corporation | Multiprocessor serialization with early release of processors |
US6199219B1 (en) | 1998-05-08 | 2001-03-13 | Howard Silken | Device to facilitate removal of a helmet face mask |
US6308255B1 (en) * | 1998-05-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system |
US6119204A (en) * | 1998-06-30 | 2000-09-12 | International Business Machines Corporation | Data processing system and method for maintaining translation lookaside buffer TLB coherency without enforcing complete instruction serialization |
US6978357B1 (en) | 1998-07-24 | 2005-12-20 | Intel Corporation | Method and apparatus for performing cache segment flush and cache segment invalidation operations |
US20020147969A1 (en) | 1998-10-21 | 2002-10-10 | Richard A. Lethin | Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method |
GB9825102D0 (en) * | 1998-11-16 | 1999-01-13 | Insignia Solutions Plc | Computer system |
US6467007B1 (en) * | 1999-05-19 | 2002-10-15 | International Business Machines Corporation | Processor reset generated via memory access interrupt |
US6587964B1 (en) * | 2000-02-18 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Transparent software emulation as an alternative to hardware bus lock |
US6604187B1 (en) * | 2000-06-19 | 2003-08-05 | Advanced Micro Devices, Inc. | Providing global translations with address space numbers |
US6651132B1 (en) * | 2000-07-17 | 2003-11-18 | Microsoft Corporation | System and method for emulating the operation of a translation look-aside buffer |
EP1182570A3 (en) | 2000-08-21 | 2004-08-04 | Texas Instruments Incorporated | TLB with resource ID field |
US6684305B1 (en) | 2001-04-24 | 2004-01-27 | Advanced Micro Devices, Inc. | Multiprocessor system implementing virtual memory using a shared memory, and a page replacement method for maintaining paged memory coherence |
US6715050B2 (en) * | 2001-05-31 | 2004-03-30 | Oracle International Corporation | Storage access keys |
US6801993B2 (en) * | 2001-09-28 | 2004-10-05 | International Business Machines Corporation | Table offset for shortening translation tables from their beginnings |
US6931471B2 (en) * | 2002-04-04 | 2005-08-16 | International Business Machines Corporation | Method, apparatus, and computer program product for migrating data subject to access by input/output devices |
US7197585B2 (en) * | 2002-09-30 | 2007-03-27 | International Business Machines Corporation | Method and apparatus for managing the execution of a broadcast instruction on a guest processor |
JP3936672B2 (ja) * | 2003-04-30 | 2007-06-27 | 富士通株式会社 | マイクロプロセッサ |
US7356710B2 (en) * | 2003-05-12 | 2008-04-08 | International Business Machines Corporation | Security message authentication control instruction |
US7284100B2 (en) | 2003-05-12 | 2007-10-16 | International Business Machines Corporation | Invalidating storage, clearing buffer entries, and an instruction therefor |
US7530067B2 (en) * | 2003-05-12 | 2009-05-05 | International Business Machines Corporation | Filtering processor requests based on identifiers |
-
2003
- 2003-05-12 US US10/435,919 patent/US7284100B2/en not_active Expired - Lifetime
-
2004
- 2004-05-06 ES ES04731399T patent/ES2297417T3/es not_active Expired - Lifetime
- 2004-05-06 AT AT05108510T patent/ATE491178T1/de active
- 2004-05-06 AT AT05108507T patent/ATE500553T1/de active
- 2004-05-06 SI SI200431564T patent/SI1653343T1/sl unknown
- 2004-05-06 GB GB0516192A patent/GB2413876B/en not_active Expired - Lifetime
- 2004-05-06 EP EP05108510A patent/EP1653343B1/en not_active Expired - Lifetime
- 2004-05-06 ES ES08150756T patent/ES2336973T3/es not_active Expired - Lifetime
- 2004-05-06 SI SI200431659T patent/SI1653365T1/sl unknown
- 2004-05-06 DK DK06116358T patent/DK1701269T3/da active
- 2004-05-06 KR KR1020057019375A patent/KR100834362B1/ko active IP Right Grant
- 2004-05-06 AT AT06116358T patent/ATE430963T1/de active
- 2004-05-06 GB GB0518901A patent/GB2414841B/en not_active Expired - Lifetime
- 2004-05-06 GB GB0518904A patent/GB2414842B/en not_active Expired - Lifetime
- 2004-05-06 PL PL06116358T patent/PL1701269T3/pl unknown
- 2004-05-06 DK DK05108507.4T patent/DK1653365T3/da active
- 2004-05-06 CN CNB2004800118949A patent/CN100363908C/zh not_active Expired - Lifetime
- 2004-05-06 EP EP05108507A patent/EP1653365B1/en not_active Expired - Lifetime
- 2004-05-06 EP EP06116358A patent/EP1701269B1/en not_active Expired - Lifetime
- 2004-05-06 ES ES06116358T patent/ES2327058T3/es not_active Expired - Lifetime
- 2004-05-06 EP EP04731399A patent/EP1588267B1/en not_active Expired - Lifetime
- 2004-05-06 ES ES05108507T patent/ES2359893T3/es not_active Expired - Lifetime
- 2004-05-06 DE DE602004011018T patent/DE602004011018T2/de not_active Expired - Lifetime
- 2004-05-06 EP EP08150756A patent/EP1914627B1/en not_active Expired - Lifetime
- 2004-05-06 PT PT05108510T patent/PT1653343E/pt unknown
- 2004-05-06 WO PCT/GB2004/001971 patent/WO2004099997A1/en active IP Right Grant
- 2004-05-06 DE DE602004021030T patent/DE602004021030D1/de not_active Expired - Lifetime
- 2004-05-06 PL PL05108507T patent/PL1653365T3/pl unknown
- 2004-05-06 ES ES05108510T patent/ES2357802T3/es not_active Expired - Lifetime
- 2004-05-06 CN CNB2006101218343A patent/CN100397368C/zh not_active Expired - Lifetime
- 2004-05-06 DK DK04731399T patent/DK1588267T3/da active
- 2004-05-06 DE DE602004024254T patent/DE602004024254D1/de not_active Expired - Lifetime
- 2004-05-06 DK DK05108510.8T patent/DK1653343T3/da active
- 2004-05-06 PL PL04731399T patent/PL1588267T3/pl unknown
- 2004-05-06 AT AT08150756T patent/ATE449374T1/de not_active IP Right Cessation
- 2004-05-06 JP JP2006506228A patent/JP4608484B2/ja not_active Expired - Lifetime
- 2004-05-06 KR KR1020067015744A patent/KR100834365B1/ko active IP Right Grant
- 2004-05-06 AT AT04731399T patent/ATE382896T1/de active
- 2004-05-06 PL PL05108510T patent/PL1653343T3/pl unknown
- 2004-05-06 DE DE602004030452T patent/DE602004030452D1/de not_active Expired - Lifetime
- 2004-05-06 DE DE112004000464T patent/DE112004000464T5/de not_active Ceased
- 2004-05-06 PT PT05108507T patent/PT1653365E/pt unknown
- 2004-05-06 DE DE602004031628T patent/DE602004031628D1/de not_active Expired - Lifetime
-
2005
- 2005-08-09 US US11/199,666 patent/US7197601B2/en not_active Expired - Lifetime
- 2005-08-15 US US11/204,321 patent/US7281115B2/en not_active Expired - Lifetime
- 2005-08-15 US US11/204,131 patent/US20060036824A1/en not_active Abandoned
- 2005-11-13 IL IL171905A patent/IL171905A/en active IP Right Grant
-
2007
- 2007-04-10 US US11/733,224 patent/US7890731B2/en active Active
-
2010
- 2010-12-22 CY CY20101101184T patent/CY1111421T1/el unknown
-
2011
- 2011-01-13 US US13/005,659 patent/US8122224B2/en not_active Expired - Lifetime
- 2011-03-23 CY CY20111100318T patent/CY1111466T1/el unknown
-
2012
- 2012-01-13 US US13/349,724 patent/US8452942B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4608484B2 (ja) | ストレージの無効化、バッファ・エントリの消去 | |
US10776112B2 (en) | Performing an operation absent host intervention | |
US9804970B2 (en) | Invalidating a range of two or more translation table entries and instruction therefor | |
JP6202543B2 (ja) | 動的アドレス変換テーブルを管理する方法、システムおよびコンピュータ・プログラム | |
JP6284130B2 (ja) | ローカル・クリア制御 | |
JP2011509469A (ja) | フォーマット制御を有する動的アドレス変換 | |
JP2000122928A (ja) | ペ―ジ・テ―ブルのアクセス方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100706 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100714 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4608484 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |