JPS5984458A - ゲ−トタ−ンオフサイリスタ組立体 - Google Patents
ゲ−トタ−ンオフサイリスタ組立体Info
- Publication number
- JPS5984458A JPS5984458A JP57194822A JP19482282A JPS5984458A JP S5984458 A JPS5984458 A JP S5984458A JP 57194822 A JP57194822 A JP 57194822A JP 19482282 A JP19482282 A JP 19482282A JP S5984458 A JPS5984458 A JP S5984458A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- anode
- electrode
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はゲートターンオフサイリスク組立体に係るも
ので、ゲート回路、フライホイルダイオード及びスナバ
回路の接続部分の改良に関するものである。
ので、ゲート回路、フライホイルダイオード及びスナバ
回路の接続部分の改良に関するものである。
−ｉにゲート信号によってスイッチング作用、すなわち
ターンオン・ターンオフ機能をもつ半導体装置としてゲ
ートターンオフサイリスタ（Ｇａｔｅ−Ｔｕｒｎ−Ｏｆ
ｆ −Ｔｈｙｒｉｓｔｏｒ ＋ ＧＴＯ）がある。近年
、このＧＴＯは新たな電力半導体装置として注目をあび
ており、現在では１００ＯＡの陽極電流を制御できるも
のが開発されている。
ターンオン・ターンオフ機能をもつ半導体装置としてゲ
ートターンオフサイリスタ（Ｇａｔｅ−Ｔｕｒｎ−Ｏｆ
ｆ −Ｔｈｙｒｉｓｔｏｒ ＋ ＧＴＯ）がある。近年
、このＧＴＯは新たな電力半導体装置として注目をあび
ており、現在では１００ＯＡの陽極電流を制御できるも
のが開発されている。
第１図は従来のＧＴＯ組立体の一例の措造を示す断面図
である。この従来例では、銅（Ｏｕ）ベース板＋１）の
上に、所要個所に半田付けするためのメタライズ層を有
するセラミック基板（２）を半田（３）によって半田付
けし、セラミック基板（１）の上面にはメタライズ層に
半田（４）を介してアノード電極（６）、カソード電極
（６）およびゲート電極（７）が取りつけられている０
７ノード電極（６）の底板部（５ａ）の上には半田（８
）を介してＧＴ○チップ（９）が半田付けされている。
である。この従来例では、銅（Ｏｕ）ベース板＋１）の
上に、所要個所に半田付けするためのメタライズ層を有
するセラミック基板（２）を半田（３）によって半田付
けし、セラミック基板（１）の上面にはメタライズ層に
半田（４）を介してアノード電極（６）、カソード電極
（６）およびゲート電極（７）が取りつけられている０
７ノード電極（６）の底板部（５ａ）の上には半田（８
）を介してＧＴ○チップ（９）が半田付けされている。
ＧＴＯチップ（９）のカソード領域およびゲート領域と
はそれぞれカソード電極（６）の底板部（６ａ）および
ゲート電極（７）の底板部（７ａ）にアルミニウム（Ａ
ｔ）などの金属ワイヤ（１０）で接続されている。この
ような構成体はアノード電極（５）、カソード電極（６
）およびゲート電極（７）の上端部の外部接続部分を除
いテケース（＋＋） 内に収容され、ケース（１１）の
中にシリコーンゲル０２）及びさらにその上にエポキシ
樹脂（１３）が充填されている。
はそれぞれカソード電極（６）の底板部（６ａ）および
ゲート電極（７）の底板部（７ａ）にアルミニウム（Ａ
ｔ）などの金属ワイヤ（１０）で接続されている。この
ような構成体はアノード電極（５）、カソード電極（６
）およびゲート電極（７）の上端部の外部接続部分を除
いテケース（＋＋） 内に収容され、ケース（１１）の
中にシリコーンゲル０２）及びさらにその上にエポキシ
樹脂（１３）が充填されている。
さて、第２図はＧＴＯの基本的制御回路を示す図でＣ牛
はゲート回路、ＣＢはスナバ回路、ＤＦはフライホイル
ダイオードである。このような回路構成において、第１
図の従来構成のＧＴＯ組立体では、ゲート回路のカソー
ド配線長さく第２図に示すＬ）が長くなる。第３図はこ
のカソード配線長と可制御電流値との関係を示す特性図
で、第３図に示すようにカソード配線長が長くなると可
制御電流が小さくなる。また、周知のスナバ回路におけ
る回路配線長によるインダクタンスの影響で可制御電流
が低下するなどの問題を生じる場合がしばしばあった。
はゲート回路、ＣＢはスナバ回路、ＤＦはフライホイル
ダイオードである。このような回路構成において、第１
図の従来構成のＧＴＯ組立体では、ゲート回路のカソー
ド配線長さく第２図に示すＬ）が長くなる。第３図はこ
のカソード配線長と可制御電流値との関係を示す特性図
で、第３図に示すようにカソード配線長が長くなると可
制御電流が小さくなる。また、周知のスナバ回路におけ
る回路配線長によるインダクタンスの影響で可制御電流
が低下するなどの問題を生じる場合がしばしばあった。
この発明はこのような点を改善する目的でなされたもの
で、カソード電極にフライホイルダイオード用、ゲート
回路用およびスナバ回路用の接続点をＧＴＯチップのカ
ソード領域への接続部に近く設け、また、アノード電極
にもスナバ回路用およびフライホイルダイオード用の接
続点をその底板部に近く設けることによって、可制御電
流の低下のないＧＴＣ）組立体を提案するものである。
で、カソード電極にフライホイルダイオード用、ゲート
回路用およびスナバ回路用の接続点をＧＴＯチップのカ
ソード領域への接続部に近く設け、また、アノード電極
にもスナバ回路用およびフライホイルダイオード用の接
続点をその底板部に近く設けることによって、可制御電
流の低下のないＧＴＣ）組立体を提案するものである。
第４図はこの発明の一実施例を示す断面図で、その構成
は第１図の従来例と大略は同様であり、同等部分は同一
符号で示しその説明は省略する。
は第１図の従来例と大略は同様であり、同等部分は同一
符号で示しその説明は省略する。
２
（国はこの実施例におけるアノード電極で、底板部（１
５ａ）を有し、その形状は従来装置におけるアノード１
Ｅ極（５）と同様であるが、底板部（１５ａ、）上に半
田付けされたＧＴＯチップ（９）に近い部位にスナバ回
路ａＳおよびフライホイルダイオードＤＦを接続するだ
めの接続穴θカが設けられている。（１６）はこの実施
例におけるカソード電極で、底板部（１６ａ）を有し、
その形状は従来装置におけるカソード電極（６）と同様
であるが、底板部（１６ａ）に近い部分にゲート回路Ｃ
Ｇ、スナバ回路Ｃ５およびフライホイルダイオードＤＦ
を接続するだめの接続穴（１８）が、設けられている。
５ａ）を有し、その形状は従来装置におけるアノード１
Ｅ極（５）と同様であるが、底板部（１５ａ、）上に半
田付けされたＧＴＯチップ（９）に近い部位にスナバ回
路ａＳおよびフライホイルダイオードＤＦを接続するだ
めの接続穴θカが設けられている。（１６）はこの実施
例におけるカソード電極で、底板部（１６ａ）を有し、
その形状は従来装置におけるカソード電極（６）と同様
であるが、底板部（１６ａ）に近い部分にゲート回路Ｃ
Ｇ、スナバ回路Ｃ５およびフライホイルダイオードＤＦ
を接続するだめの接続穴（１８）が、設けられている。
θ９）はスナバ回路Ｏｓおよびフライホイルダイメート
ＤＦ接続用のアノード側補助端子、（２０）はゲート回
路００＋スナバ回路Ｃ５およびフライボイルダイオード
ＤＦ接続用のカソード側補助端子である。これらの補助
端子α９） 、 ＠０）も主電極（７）。
ＤＦ接続用のアノード側補助端子、（２０）はゲート回
路００＋スナバ回路Ｃ５およびフライボイルダイオード
ＤＦ接続用のカソード側補助端子である。これらの補助
端子α９） 、 ＠０）も主電極（７）。
０５１ 、０６）とともにその上端部を残して、ケース
（＋＋）内に充填されたシリコーンゲル（１２１、エポ
キシ樹脂（１に埋め込まれ固定されており、アノード側
補助端子（１９）はその下端部においてアノード電極０
６）の接続孔θηとはリード線（２１）で接続され、カ
ソード側補助端子り（））はその下端部において、カソ
ード電極（１６）の接続孔θ８）とリード＃！伐乃で接
続されている。このような構造にすることによって、第
２図に示したカソード配線長りは極めて短くなり、可制
御電流の低下はなくなる。
（＋＋）内に充填されたシリコーンゲル（１２１、エポ
キシ樹脂（１に埋め込まれ固定されており、アノード側
補助端子（１９）はその下端部においてアノード電極０
６）の接続孔θηとはリード線（２１）で接続され、カ
ソード側補助端子り（））はその下端部において、カソ
ード電極（１６）の接続孔θ８）とリード＃！伐乃で接
続されている。このような構造にすることによって、第
２図に示したカソード配線長りは極めて短くなり、可制
御電流の低下はなくなる。
以上実施例ではディスク’、ｌ−トな構成の場合につい
て述べたが、複合素子化したモジュールにこ〜（ｄ）に
はカソード電！（１６）の各種形状例、第宮図（ａ）、
（ｂ）にはアノード電極θ５）の形状例を示した、場合
に応じて適当な形状を用いればよい。
て述べたが、複合素子化したモジュールにこ〜（ｄ）に
はカソード電！（１６）の各種形状例、第宮図（ａ）、
（ｂ）にはアノード電極θ５）の形状例を示した、場合
に応じて適当な形状を用いればよい。
以上説明したように、この発明ではゲート回路。
フライホイルダイオードまたはスナバ回路へ接続するＧ
ＴＯチップのアノード補助端子、およびカソード補助端
子の取り出し位置をＧＴＯチップに出来るだけ近接させ
るようにしたので、カソード及びアノード配線長を短く
することかでき、可制御電流の低下のない安定なＧＴＯ
組立体が得られる。
ＴＯチップのアノード補助端子、およびカソード補助端
子の取り出し位置をＧＴＯチップに出来るだけ近接させ
るようにしたので、カソード及びアノード配線長を短く
することかでき、可制御電流の低下のない安定なＧＴＯ
組立体が得られる。
第１図は従来のＧＴＯ組立体の一例の構造を示す断面図
、第２図はＧＴＯの基本的制御回路を示す回路図、第３
図はカソード配線長と可制御電流値との関係を示す特性
図、第４図はこの発明の一実施例の構造を示す断面図、
第５図はカソード電極の各種形状例を示す斜視図、第６
図はアノード電極の各種形状例を示す斜視図である。 図にお゛いて、（１）は底板、（７）はゲート電極、（
９）はＧＴＯチップ、（１２）はシリコーンゲル、（１
３）は封止用エポキシ樹脂、（１５）はアノード電極、
（１６）はカソード電極、（１７） ｌ （ＩＲ）は接
続孔、（１９）はアノード補助端子、い０）はカソード
補助端子、Ｈ、（２２）は接続リード線、Ｃｏはゲート
回路、ａＳはスナバ回路、ＤＦはフライホイルダイオー
ドである。 なお、図中同一符号は同一または相当部分を示す０ 代理人 葛 野 信 −（外１名） 第１図 第２１４ 第３図 第４図 第５図 第６図 （噌 （ｂ） （６Ｌ）（Ｃ）Ｃ０Ｌ
） （／Ｌ）
、第２図はＧＴＯの基本的制御回路を示す回路図、第３
図はカソード配線長と可制御電流値との関係を示す特性
図、第４図はこの発明の一実施例の構造を示す断面図、
第５図はカソード電極の各種形状例を示す斜視図、第６
図はアノード電極の各種形状例を示す斜視図である。 図にお゛いて、（１）は底板、（７）はゲート電極、（
９）はＧＴＯチップ、（１２）はシリコーンゲル、（１
３）は封止用エポキシ樹脂、（１５）はアノード電極、
（１６）はカソード電極、（１７） ｌ （ＩＲ）は接
続孔、（１９）はアノード補助端子、い０）はカソード
補助端子、Ｈ、（２２）は接続リード線、Ｃｏはゲート
回路、ａＳはスナバ回路、ＤＦはフライホイルダイオー
ドである。 なお、図中同一符号は同一または相当部分を示す０ 代理人 葛 野 信 −（外１名） 第１図 第２１４ 第３図 第４図 第５図 第６図 （噌 （ｂ） （６Ｌ）（Ｃ）Ｃ０Ｌ
） （／Ｌ）
Claims (2)
- （１）少なくとも１個のゲートターンオフサイリスタチ
ップをケース内に封止してゲート電極並びに主電流路を
構成するアノード電極およびカソード電極とを引き出し
てなるものにおいて、ゲート回路の一方の端子とフライ
ホイルダイオードの第１の端子とスナバ回路の第１の端
子とへ接続するカソード補助端子、及び上記フライホイ
ルダイオードの第２の端子と上記スナバ回路の第２の端
子とへ接続するアノード補助端子とをそれぞれ上記カソ
ード電極及び上記アノード電極とは別に設け、上記カソ
ード補助端子及び上記アノード補助端子を上記ゲートタ
ーンオフサイリスタブシブの近傍から引出したことを特
徴とするゲートターンオフサイリスク組立体。 - （２） カソード電極およびアノード電極にはそれら
のゲートターンオフサイリスタチップに近接した部位に
それぞれカソード補助端子およびアノード補助端子への
接続用の接続孔を設けたことを特徴とする特許請求の範
囲第１項記載のゲートターンオフサイリスタ組立体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194822A JPS5984458A (ja) | 1982-11-04 | 1982-11-04 | ゲ−トタ−ンオフサイリスタ組立体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194822A JPS5984458A (ja) | 1982-11-04 | 1982-11-04 | ゲ−トタ−ンオフサイリスタ組立体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984458A true JPS5984458A (ja) | 1984-05-16 |
Family
ID=16330825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194822A Pending JPS5984458A (ja) | 1982-11-04 | 1982-11-04 | ゲ−トタ−ンオフサイリスタ組立体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263363A (ja) * | 1990-02-23 | 1991-11-22 | Fuji Electric Co Ltd | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562247B2 (ja) * | 1976-09-16 | 1981-01-19 | ||
| JPS5615053A (en) * | 1979-07-16 | 1981-02-13 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5740966A (en) * | 1980-08-25 | 1982-03-06 | Hitachi Ltd | Semiconductor device |
| JPS57102057A (en) * | 1980-12-17 | 1982-06-24 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-11-04 JP JP57194822A patent/JPS5984458A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562247B2 (ja) * | 1976-09-16 | 1981-01-19 | ||
| JPS5615053A (en) * | 1979-07-16 | 1981-02-13 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5740966A (en) * | 1980-08-25 | 1982-03-06 | Hitachi Ltd | Semiconductor device |
| JPS57102057A (en) * | 1980-12-17 | 1982-06-24 | Hitachi Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263363A (ja) * | 1990-02-23 | 1991-11-22 | Fuji Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767573A (en) | Semiconductor device | |
| JP3256636B2 (ja) | 圧接型半導体装置 | |
| US7859079B2 (en) | Power semiconductor device | |
| US5424579A (en) | Semiconductor device having low floating inductance | |
| US7285866B2 (en) | Surface mounted package with die bottom spaced from support board | |
| US6528880B1 (en) | Semiconductor package for power JFET having copper plate for source and ribbon contact for gate | |
| EP0358077A2 (en) | Semiconductor device and method of forming it | |
| EP0752720A2 (en) | Lead for semiconductor device | |
| EP0115000A2 (en) | Power chip package | |
| JP2003086737A (ja) | 半導体装置 | |
| US6396138B1 (en) | Chip array with two-sided cooling | |
| JP2000049281A (ja) | 半導体装置 | |
| JP3787037B2 (ja) | 半導体モジュール | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| JPH11214612A (ja) | パワー半導体モジュール | |
| US5115300A (en) | High-power semiconductor device | |
| JPS5984458A (ja) | ゲ−トタ−ンオフサイリスタ組立体 | |
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| CN113035787B (zh) | 一种逆导型功率半导体模块封装结构及其封装方法 | |
| JP3226088B2 (ja) | 半導体装置 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JP5683777B2 (ja) | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 | |
| US7087990B2 (en) | Power semiconductor device | |
| US11450623B2 (en) | Semiconductor device | |
| JPH11145376A (ja) | 半導体装置 |