JPS598371A - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JPS598371A JPS598371A JP57117532A JP11753282A JPS598371A JP S598371 A JPS598371 A JP S598371A JP 57117532 A JP57117532 A JP 57117532A JP 11753282 A JP11753282 A JP 11753282A JP S598371 A JPS598371 A JP S598371A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- high density
- collector
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 239000002131 composite material Substances 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコレクタとベース間にツェナーダイオードを有
する複合半導体装置、特にダーリントントランジスタに
関するものである。
する複合半導体装置、特にダーリントントランジスタに
関するものである。
ダーリントントランジスタを誘動性負荷で使用する場合
非常に大きいサージ電圧が発生するため、トランジスタ
が破壊することがある。この破壊を防止するためコレク
タとベース間にツェナーダイオードをサージ吸収用とし
て内蔵したダーリントントランジスタが知られている。
非常に大きいサージ電圧が発生するため、トランジスタ
が破壊することがある。この破壊を防止するためコレク
タとベース間にツェナーダイオードをサージ吸収用とし
て内蔵したダーリントントランジスタが知られている。
この構造としてコレクタ表面の不純物濃度を高くするこ
とによシツエナー接合全形成する方法が知られているが
、接合が素子表面にあるため、外部の影響を受は易くか
つ結晶欠陥の発生もバルクに比較して多いため、ツェナ
ー耐圧のノ・ラツキが大きく破壊耐量が小さいという欠
点があった。
とによシツエナー接合全形成する方法が知られているが
、接合が素子表面にあるため、外部の影響を受は易くか
つ結晶欠陥の発生もバルクに比較して多いため、ツェナ
ー耐圧のノ・ラツキが大きく破壊耐量が小さいという欠
点があった。
本発明はツェナー耐圧のバラツキが少なくかつ破壊耐量
が大きいツェナーダイオードを内蔵するダーリントント
ランジスタの構造を提供することを目的とするものであ
る。
が大きいツェナーダイオードを内蔵するダーリントント
ランジスタの構造を提供することを目的とするものであ
る。
本発明の一実施例を図を用いて説明する。第１図にコレ
クタとベース間にツェナーダイオードを有するダーリン
トントランジスタの回路図を示す。
クタとベース間にツェナーダイオードを有するダーリン
トントランジスタの回路図を示す。
第２図（ａ）に本実施例のパターン平面図及び（ｂ）（
ｃ）に夫々Ａ−Ａ’、Ｂ−Ｂ’断面図を示す。断面図に
おいて１はＮ型基板のコレクタであシ、６は基板と同じ
Ｎ型でかつ高濃度の不純物領域である。２は基板と反対
の導伝型Ｐ型をもつベース領域であシ、ｌとは通常のＰ
Ｎ接合を形成しているが、６とは６が高濃度のためツェ
ナー接合勿形成している〇旨、前記Ｎ型高濃度領域はダ
ーリントントランジスタの駆動用トランジスタのベース
領域直下に形成される。本構造ではバルクにツェナー接
合が形成されているため外部の影響を受けることがなく
、かつ結晶欠陥も表明に比較し非常に少いため、耐圧の
バラツキが少なく破壊耐量も大きいツェナーダイオード
が形成できる。
ｃ）に夫々Ａ−Ａ’、Ｂ−Ｂ’断面図を示す。断面図に
おいて１はＮ型基板のコレクタであシ、６は基板と同じ
Ｎ型でかつ高濃度の不純物領域である。２は基板と反対
の導伝型Ｐ型をもつベース領域であシ、ｌとは通常のＰ
Ｎ接合を形成しているが、６とは６が高濃度のためツェ
ナー接合勿形成している〇旨、前記Ｎ型高濃度領域はダ
ーリントントランジスタの駆動用トランジスタのベース
領域直下に形成される。本構造ではバルクにツェナー接
合が形成されているため外部の影響を受けることがなく
、かつ結晶欠陥も表明に比較し非常に少いため、耐圧の
バラツキが少なく破壊耐量も大きいツェナーダイオード
が形成できる。
本発明のトランジスタは次の様にして製造できる。例え
ばＮＰＮプレーナ型ダーリントントランジスタではＮ型
基板のコレクタ領域１に６の部分のみ高濃度のリン等の
Ｎ型不純物を熱拡散又はイオン打込み等により選択拡散
する。次にボロン等のＰ型不純物をコレクタ領域内に選
択拡散しベース領域を形成する。この場合ベース領域の
深さは前記高濃度Ｎ型領域深さよシ浅いことが、また駆
動用トランジスタのベース直下に前記高濃度領域が位置
することが必要である。さらにリン等のＮ型不純物をベ
ース領域内に選択拡散しエミッタ領域を形成する。しか
る後にオーミック接触のために選択的にＡＩ！等により
電極を形成し、同時にダーリントン接続のための結線を
行う。
ばＮＰＮプレーナ型ダーリントントランジスタではＮ型
基板のコレクタ領域１に６の部分のみ高濃度のリン等の
Ｎ型不純物を熱拡散又はイオン打込み等により選択拡散
する。次にボロン等のＰ型不純物をコレクタ領域内に選
択拡散しベース領域を形成する。この場合ベース領域の
深さは前記高濃度Ｎ型領域深さよシ浅いことが、また駆
動用トランジスタのベース直下に前記高濃度領域が位置
することが必要である。さらにリン等のＮ型不純物をベ
ース領域内に選択拡散しエミッタ領域を形成する。しか
る後にオーミック接触のために選択的にＡＩ！等により
電極を形成し、同時にダーリントン接続のための結線を
行う。
本例はＮＰＮプレーナ型ダーリントントランジスタにつ
いて述べたがＰＮＰプレーナ型ダーリントントランジス
タ、ＮＰＮあるいはＰＮＰメサ型ダーリントントランジ
スタをはじめ他の同様な構造をもつ複合素子について適
用することができ、十分その効果を得ることができるこ
とは明白である。
いて述べたがＰＮＰプレーナ型ダーリントントランジス
タ、ＮＰＮあるいはＰＮＰメサ型ダーリントントランジ
スタをはじめ他の同様な構造をもつ複合素子について適
用することができ、十分その効果を得ることができるこ
とは明白である。
第１図はコレクターベース間にツェナーダイオードを有
するダーリントントランジスタの回路図、第２図（ａ）
、 （ｂ） 、 （Ｃ）は夫々本発明の一実施例によ
るコレクターベース間にツェナーダイオードを有するダ
ーリントントランジスタの平面図、Ａ−Ａ’断面図、Ｂ
−Ｂ’断面図である。 １・・・・・Ｎ型半導体基板、２，２′・・・・・・夫
々第１゜第２トランジスタのＰ型ベース領域、３，３′
・・・・・・夫々第１．第２トランジスタのＮ型エミッ
タ領域、４・・・・・・酸化膜、５・・・・・・金層配
線、６・・・・・・高濃度Ｎ型領域 代理人 弁理士 内 原 晋
するダーリントントランジスタの回路図、第２図（ａ）
、 （ｂ） 、 （Ｃ）は夫々本発明の一実施例によ
るコレクターベース間にツェナーダイオードを有するダ
ーリントントランジスタの平面図、Ａ−Ａ’断面図、Ｂ
−Ｂ’断面図である。 １・・・・・Ｎ型半導体基板、２，２′・・・・・・夫
々第１゜第２トランジスタのＰ型ベース領域、３，３′
・・・・・・夫々第１．第２トランジスタのＮ型エミッ
タ領域、４・・・・・・酸化膜、５・・・・・・金層配
線、６・・・・・・高濃度Ｎ型領域 代理人 弁理士 内 原 晋
Claims (1)
- 同一半導体基板に第一の駆動用トランジスタ素子領域と
第２の出力用トランジスタ素子領域とを有し、夫々のト
ランジスタ素子をダーリントン接続した複合半導体装置
において、前記第一のトランジスタのベース領域直下に
コレクタと同一伝導型でかつ高濃度の不純物領域を選択
的に形成したことを特徴とする複合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117532A JPS598371A (ja) | 1982-07-06 | 1982-07-06 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57117532A JPS598371A (ja) | 1982-07-06 | 1982-07-06 | 複合半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598371A true JPS598371A (ja) | 1984-01-17 |
Family
ID=14714116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57117532A Pending JPS598371A (ja) | 1982-07-06 | 1982-07-06 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598371A (ja) |
-
1982
- 1982-07-06 JP JP57117532A patent/JPS598371A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
| US4543593A (en) | Semiconductor protective device | |
| JPH08316471A (ja) | 半導体装置 | |
| US3751726A (en) | Semiconductor device employing darlington circuit | |
| US4380021A (en) | Semiconductor integrated circuit | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPS598371A (ja) | 複合半導体装置 | |
| US3836997A (en) | Semiconductor darlington circuit | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JPS58222569A (ja) | 複合半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS627160A (ja) | 半導体装置 | |
| JP3206149B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH0130308B2 (ja) | ||
| JPS56101767A (en) | Semiconductor integrated circuit | |
| JPS5914670A (ja) | トランジスタ | |
| GB1060588A (en) | Semiconductor switch | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS59207649A (ja) | 複合トランジスタ装置 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPS60119770A (ja) | 半導体装置 | |
| JPH0314224B2 (ja) | ||
| JPH0695535B2 (ja) | 半導体装置 | |
| JPS6128224B2 (ja) | ||
| KR950012751A (ko) | 고전력 바이폴라트랜지스터 및 그 제조방법 |