JPS5982772A - 電界効果トランジスタ及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電荷輸送用半導体層を有し、その電荷輸送用
半導体層内に、ゲート用電極に与えられる制御電圧に応
じて拡がりが制御された、空乏層を介１１さ１ノ、その
空乏層の拡がりに応じて、電的輸）Ｘ用゛１２導体層内
に輸ノＸされる電荷の輸送Ｗを制御さｉ↓、よつ（、グ
ー１用型電極に！ｊえ１うれる制御電圧に応じて制御さ
れた電流を、ソース用電極及びドレイン用電極 に導出さけるように構成された、電界効甲１ヘランジス
タ及びぞの製ｄ１の改良に関する。

このＪ、）ち゛電９１１効宋トランジスタとして、従来
、種々のｉ７．ｊ成をイｉ刀るものが、Ｉｂ１ｊＪされ
ている。

しかし４ｉ′がら、従来提案さねでいる電界効果トラン
ジスタは、ｉｌｉ制御性が悪かったり、高速動作をし１
！７る１）のでなか−ノたり、製造で−ろのに困何を伴
なったりする欠点をイラ゛シていた。

よっ−Ｃ１本発明は、上述した火熱のない、新規な電界
効果トランジスタ及びその￥Ａ法を１２案せんとづ”る
ものである。

第１図は、本願第１番目の発明による電界効果トランジ
スタの一例を示し、次に）ホベる（ん成をイコする。

即ち、Ｇａ　Ａｓでなる半導体基板１を有する。

この場合、半導体基板は、Ｎ型を有し、ｄつ１゜５×１
８１ａｔｏｍ／ｃｍ’　という高いキャリア濃度を右す
る。

また、１述した半導体丼板１上に、Ｇａ　Ａｓでなるバ
ッファ用半導体層２を介して形成された、ＧａＡｓでな
る電荷輸送用半導体層３を有する。この場合、電荷輸送
用半導体層３は、Ｎ型を右するとともに、５　Ｘ　１Ｑ
　”　ａｔｏｍ／Ｃｍ’　という低いキャリア濃度を有
し、口つ４μｍ以下好ましくは２１１ｍ以下の薄い厚さ
を有する。また、バッファ用半導体層２は、Ｎ型を有し
、且つ２　Ｘ　１０　”　ａｔｏｍ／　ｃｍ’　とイウ
高イｔ−ｔｌＪ７１度を有する。

このような、電荷輸送用半導体層３及びバッファ用半導
体層２は、本願第２番目の発明による電界効果トランジ
スタの製法の実施例で述べている方法よって形成し１ｑ
る。

また、電荷輸送用半導体層３上に、局部的に、形成され
た、Ｎ型を有し、且つ４　Ｘ　ｌ　Ｑ”　ａｔｏｍ＝７
− ／　ｃｍ’　という高い゛ＶＡ７リアＣ度を右する半導
体層４を右する３、 この場合、」′導イホ層４は、電荷輸送用半導体層３側
の１′導体層部５と、その半導体層部５上に積層してい
る、半導体層部５とは胃なる月利の半導体層部６とを有
する。

半導体層部５は、ＧａＡＡＡＳでなり、また後述するゲ
ート用電極１０に比し厚い厚さを有し、「１つ半導体層
部６の側面８より内側の側面７を右する。また半導体層
部６４Ｊ：ＧａＡＳでなる。

さらに、上）ボした電荷輸送用、−１′導体層３上に、
ショットキ接合９を形成するように付されたゲート用電
極１０をイｊりる。この揚台、ゲート用電極１０は、△
Ｌｒなり、上述した半導体層４の２１’　ｉｊ；Ｉ体層
部５の側面７に近接対向している側面１１を有する。こ
の側面１１は、ゲート用電極１０を、後述づる木願第２
番目の発明による電界効甲］・ランジスタの製法によっ
て形成するとき、土）ボした半導体層４の１く導体層部
６の側８− 面８ど略々一致している。

また、上述した半導体層４の半導体層部６上に、オーム
接触して付されたソース用電極１２を有する。

さらに、上述した半導体基板１の、上述した電荷輸送用
半導体層３側とは反対側の面上に、オーム接触して付さ
れたドレイン用電極１３を有する。

以上が、本願第１番目の発明による電界効果トランジス
タの一例構成である。

このＪ：うな構成によれば、ソース用電極１２及びドレ
イン用電極１３間に、電源を接続すれば、電荷が、電荷
輸送用半導体層３の、半導体層４の半導体層部５下の領
域を横切って輸送される。このため、電荷輸送用半導体
層３の、半導体層４の半導体層部５下の領域は電荷輸送
領域１４として作用する。電荷が電荷輸送領域１４に輸
送されれば、電流が、ソース用型Ｉ！ｉ１２及び１３を
通って外部に導出する。

また、ゲート用電極１０及びソース用電極１２間に、制
御電圧を与えれば、電荷輸送用半導体層３内に、シ］ソ
トキ接合９から、制御電圧に応じた拡がり蛸で拡がつ−
Ｃいる空乏層が発生する。この空乏層は、十）ボし１．
：電荷輸送領域１４内に１広がる。

このため、第１図に示す本発明による電界効果トランジ
スタによれば、そのソース用電極１２及び１３間に電源
を接続した状態で、ゲート用電極１０及びソース用電極
１０間に、制御電圧を与え、そして、その制御電圧を制
御げれば、その制御に応じた電流を、ソース用電極１２
及びドレイン用電極１３を通じて、外部に導出させるこ
とができる。

従って、第１図に示ｉｊ　７に発明にＪ、る電界効果ト
ランジスタによれば、電界効果トランジスタどしての機
能を〒１６゜ ところで、第１図に示づ一本発明による電界効果ｌ・ラ
ンジスクの場合、その電荷輸送用半導体層３が、低いキ
（７リア濃度を右し、月つ薄い厚さを有する。

電荷輸送用半導体層３は、そのキャリア濃度が低い場合
において、厚さくμｍ）をある値以下に薄くすれば、そ
の電荷輸送用半導体層３内で゛の電荷の散乱確率が、第
２図に示すように、急速に低下する。

このため、電荷が、上述したように、電荷輸送用半導体
層３における電荷輸送領域１４内を横切って輸送される
どき、その電荷が、所謂弾道輸送し、ソース用電極１２
及びドレイン用電極１３間でのた電圧Ｖと、電流Ｉとが
、第３図で実線図示のようにＩ区ｖｌ−５の関係となる
。

なお、第３図における、点線図示の線は、電荷輸送用半
導体層３が、本発明によらない、高いキャリア）農度を
有する（３ａ　ＡＳでなる場合の、Ｉ区Ｖの関係を有す
る電圧Ｖ対電流Ｉ特性である。

よって、第１図に示す本発明による電界効果トランジス
タによれば、上述した電界効果トランジスタとしての機
能が、高速で得られる。

また、第１図に示す本発明による電界効果ト−１１− ランジスタの場合、ゲー１へ用型ｔ４ｉ１０が、半導体
層４０丁）ｑ体層部５に比し薄い厚さを有し、そして側
面１１が、半導体層部５の側面７に近接対向している。

このため、シ］ツトキ接合９から、電荷輸送用半導体層
３、電荷輸送領域１４内に拡がる空乏層を、効果的に制
御することができる。

Ｊ：って、第１図に示す本発明による電界効果トランジ
スタによれば、電界効果トランジスタどしてのば能が、
高速で、しかも制御性良く得られるという大なる特徴を
有する。

次に第４図へ−Ｆを伴ｔ１つて、本願第２番目の発明に
よる電界効果トランジスタの製法の一例を述べＪ：う。

第４図Ａ−Ｆにおいて、第１図との対応部分に同一符号
を付して示す。

第４図Δに示すように、第１図で上述したと同様の！１
′導体基板１を予め用意する。

イして、第４図Ｂに示すように、半導体基板１上に、第
１図で上述したと同様の半導体層２１２− と、第１図で上述したと同様の電荷輸送用半導体層３と
、爾後第１図で上述した半導体層４の半導体層部５とな
る半導体層２５と、爾後第１図で上述した半導体層４の
半導体層部６となる半導体層２６とを、それ自体は、公
知の、例えば分子線エピタキシャル成長法、気相エピタ
キシャル成長法によって、それ等の順に順次積層して形
成する。

次に、第４図Ｃに示すように、半導体層２６上に、第１
図で上述したソース用電極１２に対応している電１２２
ａを、それ自体は公知の、例えば真空蒸着法によって、
局部的に、オーム接触して形成する。

これと同時に、半導体基板１の、電荷輸送用半導体層３
側とは反対側の面上に、第１図で上述したと同様の電極
１３を、オーム接触して形成する。

次に、半導体層２６に対する、上述した電極２２ａをマ
スクとするエツヂング処理によって、第４図りに示すよ
うに、半導体層２６から、第１図で上述したと同様の半
導体Ｐ′ｉ／Ｉの゛Ｖ導体層部６を形成する。

次に、ゝ１−Ｑ体層２５に対する、電極２２ａ及び半導
体層部５をマスクとづるエツチング処理によって、半導
体層２５から、第１図で上述したと同様の半導体層４の
半導体層部５を形成する。

次に、電荷輸送用半）ｑ体層３十に、例えばそれ自体は
公知の真空蒸着法などの垂直堆積法によ・）て、第４図
１に示すように、第１図で上述したと同様のゲート用電
極１０を、ショットキ接合９を形成〕ｌるように形成す
る。この場合、上述した電極２２　ａ十に、ゲート用電
極１０と同じ材りの雷１４２２ｂが形成され、ぞしてそ
れ等電極２２ａ及び２２ｂが、第１図で上述したと同様
の電極２２となっでいる。

以上が本願第２？３目の発明による電界効果１ヘランジ
スタの製法の一例である１゜ このような本願第２番目の電界効果トランジスタの製法
ににれば、〉ｒ導体基板１上に、半導体層２．３．２５
及び２６を、それ等の順に順次積層して形成する工程と
、半導体層２６上に電ｔ（ｉ２２ａを形成する工程と、
半導体層２６に対する電極２２ａをマスクとするエツチ
ング処理によって半導体層４の半導体層部５を形成する
工程と、半導体層２５に対する電極２２ａ及び半導体層
部５をマスクとするエツチング処理によって、半導体層
４の半導体層部６を形成する工程と、電荷輸送用半導体
層３上に、ゲート用型！４１０を、ショットキ接合９を
形成するように形成する工程とをとるのみで、目的とす
る電界効果トランジスタを製造することができる。

しかも、この場合、電極２２ａを用いて、半導体層４の
半導体層部５及び６を形成し、且つゲート用電極１０も
形成するようにしているので、ゲート用電極１０の側面
１１と、半導体層４の側面５とのなす間隔を、十分小な
るものとして、しかも容易に形成することができる。

従って、第４図に示す本発明による電界効果１５− トランジスタの製法によれば、第１図で上述した特徴を
ＩＮ　’Ｊる電界効果トランジスタを、容易に＋！＃造
けることができる、という大なる特徴を有する。

次に、本願第３番目の発明による電界効果トランジスタ
の一例を述べるに、次の構成を有する。

即ち、第１図に示ず本願第１番目の発明による電界効果
トランジスタの構成において、その電荷輸送用１１′導
体層３−Ｌにショットキ接合９を形成するように付され
たゲート・用電極１０が、電荷輸送用半導体層３内に、
半導体基板１側とは反対側から、ＰＮ接合３１を形成す
るように形成されたＰ型の半導体領域３２と、その半導
体領域３２上に、オーミックに付されたゲート用電極３
３とＪ：りなる構成に代えられた、ことを除いては、第
１図の場合と同様である。

以、Ｌが、本願第３番目の発明による電界効果トランジ
スタの一例構成である。

このＪ：うな構成によれば、第１図に示Ｊ木発１６− 明による電界効果１〜ランジスタの構成におけるショッ
トキ接合９が、ＰＮ接合３１に置換されたことを除いて
は、第１図の場合と同様である。

そして、ゲート用電極３３及び１２間に制御電圧を与え
れば、ＰＮ接合３１から、第１図の場合のショットキ接
合９からと同様の空乏層が、電荷輸送用半導体層３内に
拡がること明らかである。

従って、第４図に示す本願第２番目の発明による電界効
果トランジスタの場合も、詳細説明は省略するが、第１
図に示す本願第１番目の発明による電界効果トランジス
タの場合と同様の特徴を有する。

次に、本願第４番目の発明による電界効果トランジスタ
の製法の一例を述べよう。

第４図Ａ−Ｅで上述したと同様の工程を経て、第６図Ａ
に示すように、半導体基板１上に、半導体層２及び３が
それらの順に形成され、電荷輸送用半導体Ｈ３上に、半
導体層４の半導体層部５及び６が形成され、半導体層４
の半導体層部６上に、電４Ｊｉ　２２　ａが形成され、
￥埒体塁板１の電荷輸送用半導体層３側とは反対側に、
電に１．１３がオーミックに付されてイｒる構成を得る
。

次に、電荷輸送用半導体層３内への、電極２２ａをマス
クとする、Ｚｎ、Ｃｄ２’ＣどのＰ型不純物の、例えば
イオン３／Ｉの打込という導入処接合３１を形成するよ
うに形成する。

次に、半う９体領域３２上に、第４図Ｆで上述したと同
様に、重訂Ｊｔｔ　ｆ（法によって、ゲート用電極３３
を形成する。ただし、この場合、ゲート用電極３２が、
半導体領域３２にオーム接触するように形成する。

以」二が、本願第４番目の発明にＪ：る電界効果トラン
ジスタの製法の一例である。

このような方法によれば、詳細説明は省略するが、第４
図に示す本願第２番目の発明による電界効果トランジス
タの製法と同様に、第５図に示す特徴ある電界効果トラ
ンジスタを、容易に製造することができることは明らか
である。

なお、上述に於いては、本発明の僅かな例を示したに留
まり、本発明の精神を脱することなしに、種々の変型変
更をなし得るであろう。

【図面の簡単な説明】

第１図は、本願第１番目の発明による電界効果トランジ
スタの一例を示す路線的断面図である。 第２図は、電荷輸送用半導体層にお（プる、その厚さく
μｍ）に対するキャリアの散乱確率（任意目盛）を示す
図である。 第３図は、本願第１番目の発明による電界効果１〜ラン
ジスタの説明に供する電圧Ｖ（ボルト）対電流Ｉ（アン
ペア）特性曲線図である。 第４図Ａ〜Ｆは、本願第２番目の発明による電界効果ト
ランジスタの製法の一例を示す、順次の工程における路
線的断面図である。 第５図は、本願第３番目の発明による電界効果トランジ
スタの一例を示す路線的断面図であ−１９− る。 第６図Ａ−Ｃは、本願第４番目の発明による電界効果ト
ランジスタの製法の一例を示す、順次の工程にｃ１５Ｉ
プる路線的断面図である。 １・・・・・・・・・・・・・・・半導体基板２・・・
・・・・・・・・・・・・バッファ用事導体層３・・・
・・・・・・・・・・・・電荷輸送用半導体層４・・・
・・・・・・・・・・・・半導体層５．６・・・・・・
・・・半導体層部 ７．８．１１ ・・・・・・・・・・・・・・・・・・側面９・・・・
・・・・・・・・・・・ショットキ接合１０・・・・・
・・・・・・・・・・ゲート用電極１２・・・・・・・
・・・・・・・・ソース用電極１３・・・・・・・・・
・・・・・・ドレイン用電極１４・・・・・・・・・・
・・・・・電荷輸送領域２２ａ　、２２ｂ ・・・・・・・・・・・・・・・・・・電極２５．２６
・・・・・・半導体層 ３１・・・・・・・・・・・・・・・ＰＮ接合２０− ３２・・・・・・・・・・・・・・・半導体領域３３・
・・・・・・・・・・・・・・ゲート用電極３４・・・
・・・・・・・・・・・・不純物イオン出願人　　日本
電信電話公社 第１図 ′ｉ称玉早千落伴すの昧Δ（ｇｐｍ） 第８図 實七（Ｔｌ’） ２２良

Claims (1)

1. 【特許請求の範囲】 １、第１の導電型を右し、且つ高いキレリア濃度を有す
   る１′噂体基板と、 該゛Ｆ導体基板上に形成された、第１の導電型を有する
   とともに、低いキャリア′７ｆ３度を有し、ｎつ薄い厚
   さを有する電荷輸送用半導体層と、 該電荷輸送用半導体層上に、局部的に、形成された、第
   １の導電型を右（）、且つ高いキレリア淵度を右する半
   導体層と、 上記電荷輸送用半導体層上に、シｎツ１〜キ接合を形成
   するように何されたゲート用電極とを有し、 −に記事）９体層は、上記電荷輸送用半導体層側の第１
   の半導体層部と、該第１の半導体層部子に積層されてい
   る第２の半導体層部とを有し、 上記第１の半導体層部は、上記ゲート用電極より厚い厚
   さを有し、且つ上記第２の半導体層部より内側の側面を
   有し、 上記ゲート用電極は１．［記第１の半導体層部の側面に
   近接対向している側面を有することを特徴とする電界効
   果１〜ランジスタ。 ２、第１の導電型を有し、且つ高いキャリア濃度を有す
   る半導体基板上に、第１の導電型を有するとともに、低
   いキャリアａｌｌを有し、且つ薄い厚さを有する電荷輸
   送用半導体層と、第１の導電型を有し、且つ高いキャリ
   ア濃度を有する第１の半導体層と、第１の導電型を有し
   、且つ高いキャリア濃度を有する上記第１の半導体層と
   は異なる材料でなる第２の半導体層とを、それらの順に
   順次積層して形成する工程と、 上記第２の半導体層上に、局部的に、ソース用電極また
   はドレイン用電極としての電極を、オーム接触して形成
   する工程と、 上記第２の半導体層に対する、上記電極をマスクどＪる
   エツヂング処理によって、上記第２の５１′導体唐から
   、第２の１１′導体苦部を形成η゛る工程ど、 上記第１の半導体層に対−りる、ト記電（６Ｉ及び上記
   第２の半導体層部をマスクとづ゛る丁ツチング処理にＪ
   、って、上記第１の半導体層部から、上記第２の半導体
   層部より内側の側面を有する第１の半導体層部を形成り
   −る上程と、ト記電荷輸送用半導体層上に、垂直Ｈｆ積
   法によって、上記第１の゛１′４体層部に比し薄い厚さ
   を有し、且つ上記第１の半導体層部の側面に対向してい
   る、」−２第２の半導体層部の側面と略々一致した側面
   を有するゲート用電極を、シ」ツ［〜」−接合を形成り
   −るように形成する］−稈とを含むことを特徴とする電
   界効果トランジスタの′！Ａン去。 ３、第１の導電型を有し、且つ高いキャリ）７濃度を石
   りろ半導体基板と、 該半導体基板」−に形成された、第１のン９電■！を右
   り−るとともに低い４（７リア澗麻を有し、且つ薄い厚
   さを有する電荷輸送用半導体層と、該電荷輸送用半導体
   層上に、局部的に、形成された、第１の導電型を有し、
   且つ高いキャリア）開度を右する半導体層と、 十記電荷輸）ス用半導体層内に、その上記半導体基板側
   とは反対側から、ＰＮ接合を形成Ｊるにうに形成された
   、第１の導電型とは逆の第２の導電型を右する半導体領
   域と、該半導体領域上に、オーミックに付されたゲート
   用電極とを有し、 上記半導体層は、上記電荷輸送用半導体層側の第１の半
   導体層部と、該第１の半導体層部上に積層されている第
   ２の半導体層部とを有し、 上記第１の半導体層部は、上記グー１〜用電極より厚い
   厚さを有し、且つ上記第２の半導体層部Ｊ−り内側の側
   面を右し、 上記ゲート用電極は、上記第１の半導体層部の側面に近
   接対向している側面を右するこ３− 、！、−４１”１徴と１１−ろ電Ｖ−効宋１−ランジス
   ク。 ４、第１の導電型を（ｊ−シ、口つ高いキャリアｉ門度
   を右する半導体基板上に、イ）１の導電型をイ：１する
   とともに、低いキＡ７リアＣＩ■を有し、目つ薄い厚さ
   を有１ろ電荷輸送用半導体層と、第１の導電型を有し、
   月つ高いギヤリア淵度を有する第１の１′導体層と、第
   １の導電型を有し、且つ高い４−＼７リア濃度を右する
   上記第１の゛１１導体層どは巽？ｒる祠オドＣなる第２
   の半導体層とを、それらの順に順次積層して形成η゛る
   工程と、 １−２第２の半導体層」二に、局部的に、ソース用電極
   またはドレイン用電極としての電極を、オーム接触して
   形成する工程ど、 上記第２の半導体層に対する、上記電極をマスクと覆る
   エッヂング処理にＪニー）で、上記第２の半導体層から
   、第２の半導体層部を形　　′成する工程と、 上記第１の半導体層に対する、−ト記電極及び上記第２
   の半導体層部をマスクとするエラ−４＝ ヂング処理によって、上記第１の半導体層部から、上記
   第２の半導体層部より内側の側面を有する第１の半導体
   層部を形成する工程と、」−記電荷輸送用半導体層内へ
   の、上記電極をマスクとする、第１の導電型とは逆の第
   ２の導電型を与える不純物の導入処理によって、上記電
   荷輸送用半導体層内に、第２の導電型を有する半導体領
   域を、ＰＮ接合を形成づるように形成する工程と、 上記半導体領域上に、垂直堆積法によって、上記第１の
   半導体層部に比し薄い厚さを有し、且つ上記第１の半導
   体層部の側面に、対向している、上記第２の半導体層部
   の側面と略々一致した側面を有するゲート用電極を、オ
   ーム接触して形成する工程とを含むことを特徴とする電
   界効果トランジスタの製法。