JPS5981942A - ビツト同期装置 - Google Patents
ビツト同期装置Info
- Publication number
- JPS5981942A JPS5981942A JP57193004A JP19300482A JPS5981942A JP S5981942 A JPS5981942 A JP S5981942A JP 57193004 A JP57193004 A JP 57193004A JP 19300482 A JP19300482 A JP 19300482A JP S5981942 A JPS5981942 A JP S5981942A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- sampling pulse
- microcomputer
- sampling
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力されたＮＲＺ信号より各ビットの内容を
抽出する際に必要なサンプリングパルスを得るビット同
期装置に関する。
抽出する際に必要なサンプリングパルスを得るビット同
期装置に関する。
従来例の構成とその問題点
従来、この種のビット同期装置は、入力ＮＩＲＺ信号の
変化点のタイミングと、サンプリングパルス発生装置よ
り発生されたサンプリングパルスのタイミングとを比較
し、その結果に基づいて上記サンプリングパルスのタイ
ミングを、最適サンプル点である。入力ＮＲＺ信号の谷
ビットのほぼ中央に位置するように位相制御する事によ
り実現されている。
変化点のタイミングと、サンプリングパルス発生装置よ
り発生されたサンプリングパルスのタイミングとを比較
し、その結果に基づいて上記サンプリングパルスのタイ
ミングを、最適サンプル点である。入力ＮＲＺ信号の谷
ビットのほぼ中央に位置するように位相制御する事によ
り実現されている。
具体的には、上記タイミングを比較するタイミング比較
装置及び上記サンプリングパルスを発生する外部よシ出
力の位相制御可能なサンプリングパルス発生装置を専用
ハードウェアで実現し、更に上記タイミング比較装置の
出力結果に基づき上記サンプリングパルスの位相を制御
するだめの信号を上記サンプリングパルス発生装置へ供
給する位相制御装置を専用ハードウェアもしくは、同等
の機能を果すようにプログラムされたマイクロコンピュ
ータによって実現されている。特に、上記位相制御装置
をマイクロコンピュータによって実現する場合において
は、上記単体の機能のみをマイクロコンピュータで実現
する事は稀であり、むしろデジタル通信における信号処
理システムの一部として１．上記位相制御装置の機能を
同一マイクロコンピュータ−上でその他の処理機能と併
せて実現する場合が多い。
装置及び上記サンプリングパルスを発生する外部よシ出
力の位相制御可能なサンプリングパルス発生装置を専用
ハードウェアで実現し、更に上記タイミング比較装置の
出力結果に基づき上記サンプリングパルスの位相を制御
するだめの信号を上記サンプリングパルス発生装置へ供
給する位相制御装置を専用ハードウェアもしくは、同等
の機能を果すようにプログラムされたマイクロコンピュ
ータによって実現されている。特に、上記位相制御装置
をマイクロコンピュータによって実現する場合において
は、上記単体の機能のみをマイクロコンピュータで実現
する事は稀であり、むしろデジタル通信における信号処
理システムの一部として１．上記位相制御装置の機能を
同一マイクロコンピュータ−上でその他の処理機能と併
せて実現する場合が多い。
更に例えば、ポケットベル受信機のデコータニおける用
途のように、特に装置の小形、軽量及び、低消費電力化
の要求されるシステムにおいては、システム全体を、マ
イクロコンピュータに、 専用ノ゛−ドウエアを付加し
た１チツプＬＳＩとして構成する場合が多く、このよう
な場合、付加される専用ハードウェア量を極力最小限に
抑える事により、ＬＳＩの電力消費量の削減をはかると
ともに、ＬＳＩ単体のチップ面積を削減する事により、
ＬＳＩ製造時の歩止り率の向上をはかる必要がある。
途のように、特に装置の小形、軽量及び、低消費電力化
の要求されるシステムにおいては、システム全体を、マ
イクロコンピュータに、 専用ノ゛−ドウエアを付加し
た１チツプＬＳＩとして構成する場合が多く、このよう
な場合、付加される専用ハードウェア量を極力最小限に
抑える事により、ＬＳＩの電力消費量の削減をはかると
ともに、ＬＳＩ単体のチップ面積を削減する事により、
ＬＳＩ製造時の歩止り率の向上をはかる必要がある。
然るに、上述の、従来の位相制御装置を、マイクロコン
ピュータを用いて構成したビット同期装置においては、
マイクロコンピュータの他に、タイミング比較装置およ
び、サンプリングパルス発生装置の２個の別個の機能を
持った専用ハードウェアによる装置が必要であり、ＬＳ
Ｉのチップ面積が大きくなり消費電力も大きかった。
ピュータを用いて構成したビット同期装置においては、
マイクロコンピュータの他に、タイミング比較装置およ
び、サンプリングパルス発生装置の２個の別個の機能を
持った専用ハードウェアによる装置が必要であり、ＬＳ
Ｉのチップ面積が大きくなり消費電力も大きかった。
発明の目的
本発明は以上の点に鑑み、マイクロコンピュータに付加
されるハードウェア量を軽量し、ＬＳＩのチップ面積を
小さくし７て電力消費量を削減し、さらに、ＬＳＩ製造
時の歩留りを向上させたビット同期装置を提供すること
を目的としたものである。
されるハードウェア量を軽量し、ＬＳＩのチップ面積を
小さくし７て電力消費量を削減し、さらに、ＬＳＩ製造
時の歩留りを向上させたビット同期装置を提供すること
を目的としたものである。
発明の構成
本発明は入力ＮＲＺ信号の変化点のタイミングを検出し
、そのタイミングに基づいてデータ抽出用のサンプリン
グを発生させ、このサンプリングパルスを用いて谷ビッ
トのデータを抽出するビット同期装置における人力ＮＲ
Ｚ信号の変化点のタイミングとサンプリングパルスの比
較をマイクロコンピュータの直列インク−フェース部で
行なうようにしだものである。
、そのタイミングに基づいてデータ抽出用のサンプリン
グを発生させ、このサンプリングパルスを用いて谷ビッ
トのデータを抽出するビット同期装置における人力ＮＲ
Ｚ信号の変化点のタイミングとサンプリングパルスの比
較をマイクロコンピュータの直列インク−フェース部で
行なうようにしだものである。
実施例の説明
以下、本発明の実施例について詳細に説明する。
第１図は本発明によるビット同期装置の具体的な一実施
例を示したものである。図中１はサンプリングパルスｌ
ζを発生するパルス発生装置であり、高次パルス発生回
路２の出力Ｂを分周回路３により分周する事によりサン
プリングパルスＡを得る。
例を示したものである。図中１はサンプリングパルスｌ
ζを発生するパルス発生装置であり、高次パルス発生回
路２の出力Ｂを分周回路３により分周する事によりサン
プリングパルスＡを得る。
な、］、：手実施例における分周回路３の分周比は８で
ある。分周回路３に入力されるもう一方の入力Ｃは、上
記サンプリングパルスへの位相を制御するだめの開側ｊ
信号であり、これについては後述する。
ある。分周回路３に入力されるもう一方の入力Ｃは、上
記サンプリングパルスへの位相を制御するだめの開側ｊ
信号であり、これについては後述する。
４は割り込み機能と、並列及び直列インターフェース機
能をもつマイクロコンピュータ（例えば松下電子工業（
株）製ＭＮ−１６００シリーズなど）であり、入力ＮＲ
Ｚ信号りの変化点のタイミングと、サンプリングパルス
Ａのタイミングの比較を行い、その結果に基づいて、位
相制御信号Ｃを分周回路３へ供給して、サンプリングパ
ルスＡの位相を制御する機能をもつようにプログラムさ
れている。図中、説明の都合上、マイクロコンピュータ
４は、シフトレジスタよりなる直列インターフェース部
６と処理及び制御部６とに分割して示しである。
能をもつマイクロコンピュータ（例えば松下電子工業（
株）製ＭＮ−１６００シリーズなど）であり、入力ＮＲ
Ｚ信号りの変化点のタイミングと、サンプリングパルス
Ａのタイミングの比較を行い、その結果に基づいて、位
相制御信号Ｃを分周回路３へ供給して、サンプリングパ
ルスＡの位相を制御する機能をもつようにプログラムさ
れている。図中、説明の都合上、マイクロコンピュータ
４は、シフトレジスタよりなる直列インターフェース部
６と処理及び制御部６とに分割して示しである。
第２図１は第１図のマイクロコンピュータ４の動作を説
明するだめのフローチャートであり、このフローチャー
）・とともに第１図の回路構成の動作を説明する。サン
プリングパルスＡが、マイクロコンピュータ４の処理及
び制御部６の割シ込み端子６１に入力されると、シリア
ルインターフェース部のシフトレジスタ６に格納されて
いる高次パルスＢによって、過去１ビノトタ・イム長に
わたちザンプルされたＮＲＺ入力信号を、処理部６に取
り込み、その内容により、サンプリングパルスＡのタイ
ミングが適切であったか否かを判断する。
明するだめのフローチャートであり、このフローチャー
）・とともに第１図の回路構成の動作を説明する。サン
プリングパルスＡが、マイクロコンピュータ４の処理及
び制御部６の割シ込み端子６１に入力されると、シリア
ルインターフェース部のシフトレジスタ６に格納されて
いる高次パルスＢによって、過去１ビノトタ・イム長に
わたちザンプルされたＮＲＺ入力信号を、処理部６に取
り込み、その内容により、サンプリングパルスＡのタイ
ミングが適切であったか否かを判断する。
判断の方法は、例えば第３図に示すように、シフトレジ
スタ５よシ読み込んだデータが［ａの状態であれば、サ
ンプリングパルスＡのタイミングは早すぎ、ｂの状態で
あれば遅すぎ、Ｃの状態であれば適切、ｄの状態であれ
ば不明である。」という」二うにして行なう。
スタ５よシ読み込んだデータが［ａの状態であれば、サ
ンプリングパルスＡのタイミングは早すぎ、ｂの状態で
あれば遅すぎ、Ｃの状態であれば適切、ｄの状態であれ
ば不明である。」という」二うにして行なう。
」二記判断の結果に基づき、制御及び処理部６は出力イ
ンターフェース端子６３より位相制御用信号Ｃを、分周
回路３に供給する事により、サンプリングパルスＡの位
相を制御する。
ンターフェース端子６３より位相制御用信号Ｃを、分周
回路３に供給する事により、サンプリングパルスＡの位
相を制御する。
位相制御は例えば以下に述べるようにして行われる。第
４図に分周回路３の詳細な具体例を、第５図にタイミン
グ図を示す。第４図において、位相制御を行わ々い時に
は、位相制御信号Ｃの状態は常に’ Ｈｉｇｈ ”にし
であるので、ＮＡＮＤゲート回路３１を通して、高次ク
ロックパルスＢが８分周回路３２へ供給され、高次パル
スＢを８分周した信号がサンプリングパルスＡとして得
られる。
４図に分周回路３の詳細な具体例を、第５図にタイミン
グ図を示す。第４図において、位相制御を行わ々い時に
は、位相制御信号Ｃの状態は常に’ Ｈｉｇｈ ”にし
であるので、ＮＡＮＤゲート回路３１を通して、高次ク
ロックパルスＢが８分周回路３２へ供給され、高次パル
スＢを８分周した信号がサンプリングパルスＡとして得
られる。
サンプリングパルスＡの位相を進ませる場合には第５図
ａに示すように高次クロックパルスＢの状態が”Ｈｉｇ
ｈ”の時に、位相制御信号Ｃを一時的に” Ｌｏｗ ”
にする事により８分周回路３２０入力信号Ｅを、高次ク
ロックパルスＢに、見かけ上新だにパルスが所定の個数
付加された状態にしてサンプリングパルスＡの発生を早
める事により実現する。位相を遅らせる場合には、第５
図すに示すように、位相制御信号Ｃを高次クロックパル
スＢが” Ｈｌｇｈ ’″である状態を含む所定の区間
にわたり“’ Ｌｏｗ ”にする事により、高次クロッ
クパルスＢを見かけ上所定の個数削除された状態にして
、８分周回路３２への入力信号のパルス数を減少させサ
ンプリングパルスＡの発生を遅らせる事により実施例 なお、上記制御信号Ｃを’ Ｌｏｗ ”にするタイミン
グの決定は、第１図において、高次クロックパルスＢの
状態を、制御および処理部の大刀インターフェース端子
６２によシ入力して監視する事によって行う。
ａに示すように高次クロックパルスＢの状態が”Ｈｉｇ
ｈ”の時に、位相制御信号Ｃを一時的に” Ｌｏｗ ”
にする事により８分周回路３２０入力信号Ｅを、高次ク
ロックパルスＢに、見かけ上新だにパルスが所定の個数
付加された状態にしてサンプリングパルスＡの発生を早
める事により実現する。位相を遅らせる場合には、第５
図すに示すように、位相制御信号Ｃを高次クロックパル
スＢが” Ｈｌｇｈ ’″である状態を含む所定の区間
にわたり“’ Ｌｏｗ ”にする事により、高次クロッ
クパルスＢを見かけ上所定の個数削除された状態にして
、８分周回路３２への入力信号のパルス数を減少させサ
ンプリングパルスＡの発生を遅らせる事により実施例 なお、上記制御信号Ｃを’ Ｌｏｗ ”にするタイミン
グの決定は、第１図において、高次クロックパルスＢの
状態を、制御および処理部の大刀インターフェース端子
６２によシ入力して監視する事によって行う。
発明の効果
以」二説明したように、本発明はビット同期装置におけ
る、入力ＮＲＺ信号の変化点のタイミングとサンプリン
グパルスのタイミングを比較するタイミング比較装置の
機能をマイクロコンピュータの直列インターフェース部
を用いて実現したビット同期装置であり、・・−ドウエ
ア量の削減がはかれ、例えば、ビット同期装置を、デジ
タル通信における信号処理システムの一部として組み込
んだＬＳＩを構成する場合に、チップ面積の削減による
、ＬＳＩ製造時の歩止り率の向上、及び電力消費量の削
減等の効果が期待できる。
る、入力ＮＲＺ信号の変化点のタイミングとサンプリン
グパルスのタイミングを比較するタイミング比較装置の
機能をマイクロコンピュータの直列インターフェース部
を用いて実現したビット同期装置であり、・・−ドウエ
ア量の削減がはかれ、例えば、ビット同期装置を、デジ
タル通信における信号処理システムの一部として組み込
んだＬＳＩを構成する場合に、チップ面積の削減による
、ＬＳＩ製造時の歩止り率の向上、及び電力消費量の削
減等の効果が期待できる。
第１図は本発明によるビット同期装置の一実施例を示す
ブロック図、第２図は第１図のブロック図のマイクロコ
ンピュータ部の動作概要を説明するフローチャー１・、
第３図はタイミング比較装置の一部として用１八たマイ
クロコンピュータの直列インターフェース部りシフトレ
ジスタの内容例ヲ’＜ｉ’＜す図、第４図は第１図の分
周回路部の詳細な回の過程を説明するタイミング図であ
る。 １・・・・・・パルス発生装置、２・・・・・・高次パ
ルス発生回路、３・・・・・・分周回路、４・・・・・
・マイクロコンピュータ、５・・・・・・直列インター
フェース部、６・・・・・・処理及び制御部、６１・・
・・・・割り込み端子、６２・・・・・・入力インター
フェース端子、６３・・・・・・出力インターフェース
端子、３１・・・・・・ＮＡＮＤゲート、３２・・・・
・・８分周回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ゛す“ンブソンクγ◇ンス、Ａｌこよ５舎；川込み発生 第３図 第４図
ブロック図、第２図は第１図のブロック図のマイクロコ
ンピュータ部の動作概要を説明するフローチャー１・、
第３図はタイミング比較装置の一部として用１八たマイ
クロコンピュータの直列インターフェース部りシフトレ
ジスタの内容例ヲ’＜ｉ’＜す図、第４図は第１図の分
周回路部の詳細な回の過程を説明するタイミング図であ
る。 １・・・・・・パルス発生装置、２・・・・・・高次パ
ルス発生回路、３・・・・・・分周回路、４・・・・・
・マイクロコンピュータ、５・・・・・・直列インター
フェース部、６・・・・・・処理及び制御部、６１・・
・・・・割り込み端子、６２・・・・・・入力インター
フェース端子、６３・・・・・・出力インターフェース
端子、３１・・・・・・ＮＡＮＤゲート、３２・・・・
・・８分周回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ゛す“ンブソンクγ◇ンス、Ａｌこよ５舎；川込み発生 第３図 第４図
Claims (3)
- （１）データ抽出用の第１のサンプリングパルスを発生
する手段と、入力ＮＲＺ信号を１ビツトタイム中に複数
個サンプルするだめの第２のサンプリングパルスを発生
ずる手段と、第２のサンプリングパルスによりサンプル
されたＮＲＺ信号を１ビツトタイム長にわたり記憶する
記憶装置と、前記第１のサンプリングパルスを検出しそ
の時点及び過去の記憶内容に基づき前記第１のサンプリ
ングパルスの位相を制御するマイクロコンピュータとを
備え、前記記憶装置の全部又は一部を前記マイクロコン
ピュータの直列インターフェース機能で構成したことを
特徴とするビット同期装置。 - （２） マイクロコンピュータが割り込み機能を有し
、第１のサンプリングパルスの検出を前記マイクロコン
ピュータの割り込みで行なう特許請求の範囲第１項記載
のビット同期装置。 - （３）第２のサンプリングパルスが第１のサンプリング
パルスを分周したものである特許請求の範囲第１項記載
のビット同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193004A JPS5981942A (ja) | 1982-11-02 | 1982-11-02 | ビツト同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57193004A JPS5981942A (ja) | 1982-11-02 | 1982-11-02 | ビツト同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5981942A true JPS5981942A (ja) | 1984-05-11 |
| JPH0376057B2 JPH0376057B2 (ja) | 1991-12-04 |
Family
ID=16300603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57193004A Granted JPS5981942A (ja) | 1982-11-02 | 1982-11-02 | ビツト同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5981942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7080682B2 (en) | 2002-08-23 | 2006-07-25 | Lg Electronics Inc. | Heat exchanger |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558103A (en) * | 1978-07-03 | 1980-01-21 | Ricoh Co Ltd | Reproducing system of timing information |
-
1982
- 1982-11-02 JP JP57193004A patent/JPS5981942A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558103A (en) * | 1978-07-03 | 1980-01-21 | Ricoh Co Ltd | Reproducing system of timing information |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7080682B2 (en) | 2002-08-23 | 2006-07-25 | Lg Electronics Inc. | Heat exchanger |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0376057B2 (ja) | 1991-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379766B1 (ko) | 순간클럭주파수시프트기능을구비한pll시스템클럭발생기 | |
| US5008629A (en) | Frequency synthesizer | |
| EP0252444A2 (en) | Digital phase-locked loops | |
| US20030001612A1 (en) | Multiplexor generating a glitch free output when selecting from multiple clock signals | |
| US4661965A (en) | Timing recovery circuit for manchester coded data | |
| US5486792A (en) | Method and apparatus for calculating a divider in a digital phase lock loop | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| US4166249A (en) | Digital frequency-lock circuit | |
| AU1094199A (en) | Phase-locked loop and method for automatically locking to a variable input frequency | |
| US4143328A (en) | Digital phase lock loop circuit and method | |
| JPS5981942A (ja) | ビツト同期装置 | |
| JPH11205293A (ja) | 内部クロック同期化方法および内部クロック同期化回路 | |
| EP0553748A2 (en) | Divider synchronization circuit | |
| JPS5686582A (en) | Quantizing system at reception side for video information transmitter | |
| US5406591A (en) | Frequency synthesizer and frequency synthesizing method | |
| JP2663537B2 (ja) | 周波数シンセサイザ | |
| JPH05315898A (ja) | トリガ同期回路 | |
| US5770952A (en) | Timer that provides both surveying and counting functions | |
| JP2754566B2 (ja) | スタフ同期方式 | |
| JP2773481B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| KR100284990B1 (ko) | 1/4 싸이클 증가의 스트레치 클럭을 발생하기 위한 회로 및 방법 | |
| JPH08125644A (ja) | クロックの同期化回路 | |
| US6513127B1 (en) | Frequency difference detector with programmable channel selection | |
| JPS62261216A (ja) | クロツク分配回路 | |
| JPS6163111A (ja) | デイジタルｐｌｌ回路 |