JPS598150B2

JPS598150B2 - サイクロコンバ−タの制御装置

Info

Publication number: JPS598150B2
Application number: JP13440577A
Authority: JP
Inventors: 明真瀬; 純一荒井
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1977-11-09
Filing date: 1977-11-09
Publication date: 1984-02-23
Also published as: JPS5467633A

Description

【発明の詳細な説明】本発明はサイクロコンバータの位相制御に係り、入力側
変圧器の直流偏磁を解消する制御装置に関する。

サイクロコンバータは半導体素子で構成される一種の静
止形周波数変換装置であり、入力交流電力をその入力周
波数ｆｉと異なる所定の或は可変周波数ｆｏの交流電力
に変換するものである。

第１図は１部を単線で示す６パルス３相サイクロコンバ
ータの一例であり、正側６パルスサイリスタブリッジＰ
と負側６パルスサイリスタブリッジＮは入力３相電源（
Ｒ、Ｓ、Ｔ相）から入力側変圧器Ｔｕ、Ｔｖ、Ｔｗを介
して給電され、その出力はリアクトルＬを介して、出力
側３相負荷Ｌｕ、Ｌｖ、Ｌｗに与えられる。６パルスブ
リッジＰ、Ｎを構成する各サイリスタを制御する制御回
路の一例を第２図に示す。

この例では、正側６パルスブリッジＰは６個のブリッジ
接続されたサイリスタＰＵ、ＰＶ、ＰＷ、ＰＸ、ＰＹ、
ＰＺからなり、また負側６パルスブリッジＮは６個のブ
リッジ接続されたサイリスタＮＸ、ＮＹ、ＮＺ、ＮＵ、
ＮＶ、ＮＷからなつており、サイクロコンバータの電流
パターンＩｕｏ（出力電流基準）と電流検出器ＤＩから
与えられる実電流の検出信号Ｉｕとの偏差を取り、この
偏差を制御増幅器２０にて増幅し位相制御信号ｅｃとし
て位相制御回路２１、２２に与え、この位相制御回路２
１、２２は位相制御電圧ｅｃと各サイリスタの転流電圧
ｅａｃとのつき合せにより各サイリスタに点弧パルスを
与えるようになつている。そして、出力電流の正、負に
より、通電ブリッジを異にするので位相制御回路２１、
２２からの点弧パルスの発生および停止を位相制御回路
２１と正側ブリッジＰとの間に接続された正側ゲート２
４と、位相制御回路２２と負側ゲートＮとの間に接続さ
れた負側ゲート２５と、正側および負側ゲート２４と２
５を選択的に付勢するブリッジ切換回路にて制御するよ
うに構成されている。第３図は位相制御電圧ｅｃとサイ
リスタの転流電圧ｅａｃをつき合せて制御角αを決定す
る回路の一例であり、エミッタが接地されコレクタが正
電源に接続されているトランジスタ３０のベースに抵抗
器３２を介して位相制御電圧ｅｃを印加するとともに抵
抗器３３を介して転流電圧ｅａｃが印加するようになつ
ている。

第４図は位相制御電圧ｅｃと位相制御角αの関係を示す
ものである。

転流電圧ｅａｃを第４図の如く位相制御電圧ｅｃとつき
合せているので、１ｕ０＞１ｕとなればｅｃ＞０となり
制御角αは進み、サイクロコンバータ出力電圧が増大し
従つて出力電流が増大してＩｕをＵＯに近づくように閉
ループ制御される。サイクロコンバータの入力側変圧器
Ｔｕ，Ｔｖ，Ｔｗの２次巻線を流れる入力電流は各サイ
リスタの制御角αが一定でないことからかなり複雑な波
形となる。

入力電流の周波数成分としては入力周波数Ｆｉと出力周
波数ＦＯの両者に関係したものが含まれ、サイクロコン
バータ運転状態によつては直流分が含まれる。一般に出
力１相分のサイクロコンバータ入力側の低次調波電流の
周波数Ｆｈはなる関係で現わされることは周知の事実で
ある。

ここで、ｎは整数である。従つて入出力周波数比ＦＯ／
Ｆｉ−ｒがＩ／４，Ｉ／６，１／８，・・・・・・等。
なる偶数分の１の場合はＦｈ＝０となり、これは入力側
変圧器の二次側電流に直流分が流れることを示している
。第５図にはｒ＝Ｉでかつ出力側力率が１の場合におけ
る出力１相（Ｕ相）に対応する入力側変圧器の二次巻線
電流の様子を示す。

第５図ａはブリツジＰを、また第５図ｂはブリツジＮを
流れる入力３相（Ｒ，Ｓ，Ｔ相）電流を示す。

ｒが偶数分の１の場合は入力と出力の位相が出力の半サ
イクル毎に一致するので、ブリツジＰとブリツジＮに流
れる電流は各入力相（Ｒ，Ｓ，Ｔ相）に於て、出力周波
数ＦＯの１／２を周期として繰返すこととなる。従つて
出力半サイクル間で直流分が発生すると、その直流分は
続く半サイクルでも発生し、同一方向の直流が流れつづ
ける。上記した直流分は、次式により表現される。ただ
し、ここでＴ。＝１／ＦＯなる出力周期であり、１Ｒ，
ｉＳ，ｉＴはＲ，Ｓ，Ｔ相の変圧器二次電流である。も
ちろん、入力側変圧器二次側には中性線が存在しないの
で３相の和は次式で示されるように零の条件を満たして
いて、ＩＲ＋ＩＳ＋ＩＴ−０・・・・・・・・
・（５）いるので、直流分に関しても次式が成立する
。

変圧器二次側の直流分の発生は上記した入出力周波数比
ｒが偶数分の１となる時に現われるというサイクロコン
バータ特有の性質によるばかりでなく、位相制御回路２
１，２２の動作の不平衡あるいは調整不揃いなどにより
各サイリスタの制御角αがサイクロコンバータ理想状態
時のαに比べて変動することなどによりサイクロコンバ
ータは常時直流分を発生する可能性を有している。そし
て、二次巻線電流に同一方向の直流分が流れつづけると
、変圧器の鉄心は直流偏磁されてゆき、磁束の飽和に致
る。鉄心の磁束が飽和すると、変圧器から発生する騒音
が大きくなり、二次電圧波形が歪みサイクロコンバータ
の動作に支障を来たすおそれがある。本発明は従来のこ
のような問題点を解決すべくなされたもので、サイクロ
コンバータの入力側変圧器の直流分を打ち消し、変圧器
鉄心の直流偏磁を解消することを目的としている。

この目的を達成するために、本発明はサイクロコンバー
タの変圧器二次側を流れる直流分を検出して、サイクロ
コンバータを構成する各サイリスタの点弧位相を制御す
るものである。

以下、添付図面を参照して本発明の実施例を説明する。
第６図はサイクロコンバータの正側ブリツジＰから発生
する変圧器二次直流分を打消すために、その直流分を発
生したブリツジを制御して直流分を打消すようにした実
施例を示す。第６図において、正側６パルスサイリスタ
ブリツジＰ、はブリツジ接続された６個のサイリスタＰ
Ｕ，ＰＶ，ＰＷ，・ＰＸ，ＰＹ，ＰＺからなつており、
サイリスタＰＵのアノードとサイリスタＰＸのカソード
との接続点がＲ相給電線に接続され、サイリスタＰＵの
アノードとサイリスタＰＹのカソードとの接続点はＳ相
給電線に接続され、サイリスタＰＷのアノードとサイリ
スタＰＺのカソードとの接続点はＴ相給電線に接続され
ている。

Ｒ相変流器ＣＴＲはＲ相入力電流を検出するものである
。

Ｒ相直流分検出器は、変流器ＣＴＲの出力を受けてサイ
リスタの変圧器の二次側に流れるＲ相の直流分を検出す
るもので、スイツチＳｌ，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ
６と、積分器Ａ，Ｂと、抵抗器Ｒ２，Ｒ４とから構成さ
れている。スイツチＳ１はその一方の端子が変流器ＣＴ
Ｒの出力端子に接続され、その他方の端子が積分器Ａの
入力端子に接続されている。積分器Ａは、演算増幅器０
Ｐ１と、この演算増幅器０Ｐ１の入力端子とスイツチＳ
１の他方の端子との間に接続されている抵抗器Ｒ１と、
演算増幅器０Ｐ１に並列に接続されているコンデンサＣ
１とからなつている。抵抗器Ｒ２とスイツチＳ１は直列
に接続され、この直列回路は演算増幅器０Ｐ１に並列に
接続されている。スイツチＳ３は積分器Ａの出力側に設
けられている。スイツチＳ２は、その一方の端子が変流
器ＣＴＲの出力端子に接続され、その他方の端子が積分
器Ｂの入力端子に接続されている。

積分器Ｂは、演算増幅器０Ｐ２と、この演算増幅器０Ｐ
２に並列に接続されているコンデンサＣ２とからなつて
いる。

抵抗器Ｒ４とスイツチＳ６は直列に接続され、この直流
回路は演算増幅器０Ｐ２に並列に接続されている。スイ
ツチＳ４は積分器Ｂの出力側に設けられている。直流分
検出器６０Ｒの出力端子は不感帯要素６２Ｒを介してＲ
相用位相制御回路６４Ｒの入力端子に接続されている。

位相制御回路６４Ｒは、第１トランジスタＱ１と、第２
トランジスタＱ２と、インバータＩＮＶとをそなえてい
る。第１トランジスタＱ１は、そのエミツタが接地され
、コレクタが抵抗器Ｒ５を介して正電源に接続され、ベ
ースが、抵抗器Ｒ６を介して不感帯要素６２Ｒの出力電
圧（位相制御補助電圧）△Ｅｃを受け、抵抗器Ｒ７を介
して位相制御電圧Ｅｃを受け、抵抗器Ｒ８を介して転流
電圧を受けるようになつており、そのコレクタからサイ
リスタＰＵにパルスを与えるようになつている。第２ト
ランジスタＱ２は、そのエミツタが接地され、コレタタ
が抵抗器Ｒ５を介して正電源に接地され、ベースが、イ
ンバータＩＮと抵抗器ＲｌＯを介して不感帯要素６２Ｒ
の出力電圧（位相制御補助電圧）△Ｅｃを反転したもの
を受け、抵抗器Ｒｌｌを介して位相制御電圧Ｅｃを受け
、抵抗器Ｒｌ２を介して転流電圧Ｅａｃを受け、そのコ
レクタからサイリスタＰＸにパルスを与えるようになつ
ている。

不感帯要素６２Ｒは、入力電流による変圧器の直流偏磁
がその直流分が微小であれば問題とならず、また微小直
流分により頻繁に位相制御補助電圧△Ｅｃによる位相補
正を行いむやみに動揺を与えて逆に直流分を誘起させる
ことは好ましくないのでこれを防止するために設けてい
る。

以上はＲ相に関する構成要素であるが、Ｔ相にもこれと
全く同様に電流検出器ＣＴＴｌ直流分検出器６０Ｔ、不
感帯要素６２Ｔ、位相制御回路６４Ｔが設けられている
。

この場合、位相制御回路６４ＴはＴ相に接続されている
サイリスタＰＷとＰＺにパルスを与える。さらに、負側
６パルスサイリスタブリツジに対しても入力３相のうち
２相（例えばＲとＴ相）に同様な装置が設けられる。次
に、第６図の実施例の動作を第７図のタイムチヤートを
参照して説明する。正側サイリスタブリツジＰかつ通電
中のとき、スイツチＳ１はオンとなり、スイツチＳ３と
Ｓ５はオフとなり、このとき積分器ＡがＲ相電流を積分
し、正側サイリスタブリツジＰ停止後スイツチＳ１はオ
フとなる。そして、正側サイリスタブリツジＰ通電開始
直前にスイツチＳ３はオンとなつて積分値△Ｉｄを出力
する。さらに正側サイリ，スタブリツジＰ停止後にスイ
ツチＳ３がオフとなり、スイツチＳ５が短時間オンとな
り積分器Ａがりセツトされる。一方積分器Ｂとスイツチ
Ｓ２，Ｓ４，Ｓ６は、Ａが△１ｄ信号を出力中に入力電
流を積分し、また積分器Ａが積分中に△Ｉｄ信号を出力
する。従つて、正側サイリスタブリツジＰの通電に対し
て積分器ＡとＢが交互に入力電流を積分して変圧器二次
電流の直流分△Ｉｄを出力する。出力半波に相当する正
側サイリスタブリツジＰ通電中に、変流器ＣＴとスイツ
チＳ１と積分器Ａにより入力Ｒ相電流を積分し、正側サ
イリスタブリツジＰ通電から負側サイリスタブリツジＮ
通電に切換わつた後にスイツチＳ１をオフすると直流分
検出器６０Ｒの出力△】ｄはブリツジＰ通電期間中に発
生した直流分を示していることになる。

今Ｒ相電流の直流分が正で、直流分検出器６０Ｒの出力
は△Ｉｄ＜Ｏとなつているとする。この場合、ブリツジ
Ｐの次の通電時にスイツチＳ３をオンして△１ｄを不感
帯要素６２Ｒを通して位相制御回路６４Ｒに与える。Ｉ
ｄ〈０でかつ不感帯幅を超えているならば、△Ｅｃ＜Ｏ
として、位相制御補助電圧△Ｅｃを抵抗器Ｒ６を介して
第１トランジスタＱ１のベースに与えるとともにインバ
ー夕ＩＮＶと抵抗器ＲｌＯを介して第２トランジスタＱ
２のベースに与える。点弧角αは（位相制御電圧Ｅｃ）
＋（位相制御補助電圧△Ｅｃ）と転流電圧Ｅａｃにより
決まるので、位相制御補助電圧△Ｅｃ（〈Ｏ）が加わる
と第８図に示すように△Ｅｃ−０に比べてサイリスタＰ
Ｕのαは増大してα５となりパルスが遅れ、逆にサイリ
スタＰＸに対しては位相制御補助電圧（−△Ｅｃ）が加
わるのでサイリスタＰＸのパルスが進む。従つて入力Ｒ
相の電流は第９図に示すようになり、このブリツジＰ通
電期間中の直流分は負の方向に制御され、以前の通電期
間中に発生した正方向の直流分が打ち消されるようにな
る。第９図の実線は本発明により制御されたＲ相電流１
Ｒを示し、そして破線は本発明の△Ｅｃのない従来方式
の場合を図示したものである。Ｔ相に関しても同様な制
御を行い、Ｔ相電流１Ｔの直流分もほぼＯにされる。

また直流分検出器６０Ｒの出力△１ｄがＯに近いことは
、直流分がほぼＯになつていることを意味している。

ここで前記したように入力電流の３相和は常時０にある
ので、３相中２相（ここではＲ，Ｔ相を示した）の直流
分がＯであることは残りの１相にも直流分が存在しない
ことは明白である。

もちろん直流分が存在していない状態ならば位相制御補
助電圧△ＥｃはＯであり、ＣＣは従来の制御により運転
されるので、本発明による位相制御補助信号△Ｅｃがサ
イクロコンバータの運転に悪影響を与えることはない。

上記の構成とその作用は、サイクロコンバータ出力１相
分に対して説明したが、３相出力サイクロコンバータで
は出力の３相全てに本発明を適用することはもちろんで
ある。

また第６図の実施例では入力Ｒ相の直流分をＲ相に接続
されるサイリスタのパルス制御を位相制御補助電圧△Ｅ
ｃを用いて行いその直流分を打消しているが、位相制御
補助電圧△Ｅｃを他相（Ｓ，Ｔ相）の位相制御回路にも
符号を考慮して加えて制御すればより効果的であること
は言うまでもない。

第１０図に本発明によるサイクロコンバータの制御装置
の一変形例を示す。

この例は変流器ＣＴｌ積分器１００、正側および負側Ｐ
，Ｎブリツジ切換信号に同期して動作するスイツチＳｄ
、保持要素１１０および不感帯要素１２０より構成され
ている。第１０図の方式では、第６図の直流分検出器６
０Ｒを設けるかわりに積分器１００、スイツチＳｄおよ
び保持要素１１０を設けている。積分器１００の出力△
Ｉｄは正側および負側ブリツジＰ，Ｎ切換時にスイツチ
Ｓｄを瞬時オンすることにより保持要素１１０に与えら
れる。この△Ｉｄは正側あるいは負側ブリツジＰ，Ｎ通
電期間中の電流の積分値であり直流分を意味しており、
またその時点までの変圧器二次電流の直流分の積算値で
もある。従つてこの△Ｉｄを用いてサイクロコンバータ
の制御を行えば、直流分は常時零となるべく制御されて
、より効果的な結果となる。また、第１０図の方式によ
る位相制御補助電圧△Ｅｃは正側および負側ブリツジの
両者の位相制御回路に符号を考慮して加えることができ
、ブリツジＰ，Ｎ個々に直流分検出器を設ける必要がな
い利点を有する。以上の説明から明らかなように本発明
はサイクロコンバータ入力側変圧器の二次巻線を流れる
直流分を検出して、サイクロコンバータを構成するサイ
リスタのパルス位相を補正して、前記直流分を零とする
ものであるから、上記変圧器の直流偏磁が発生しないの
で二次電圧が歪まずサイリスタコンバータの運転を安定
にすることができ、また同時に上記変圧器の騒音が過大
になることを防止できる効果がある。

【図面の簡単な説明】

第１図はサイクロコンバータ主回路の一構成例を示す回
路構成図、第２図は第１図のサイクロコンバータの出力
１相に対する従来の制御装置を示すプロツク図、第３図
は第２図の位相制御回路の一構成例を示す回路図、第４
図は第２図および第３図の回路を使用したときの位相補
助電圧Ｅｃと転流電圧Ｅａｃと点弧角αの関係を示す説
明図、第５図はサイクロコンバータの入力側変圧器の２
次巻線電流を示す波形図、第６図は本発明によるサイク
ロコンバータの制御装置の一実施例を示す回路図、第７
図はサイクロコンバータ出力電流と第６図の実施例に設
けられたスイツチの動作を示すタイミング図、第８図は
第６図の実施例における位相制御電圧Ｅｃと転流電圧Ｅ
ａｃと位相制御補助電圧ΔＥｃとの関係を示す説明図、
第９図は入力Ｒ相電流を本発明と従来例とを比較して示
す波形図、第１０図は本発明の変形例を示す回路図であ
る。６０Ｒ，６０Ｔ・・・・・・直流分検出器、６２Ｒ，６
２Ｔ・・・・・・不感帯要素、６４Ｒ，６４Ｔ・・・・
・・位相制御回路、Ｐ・・・・・・正側サイリスタブリ
ツジ、ＣＴＲ，ＣＴＴ・・・・・・変流器、Ａ，Ｂ・・
・・・・積分器、Ｓ１〜Ｓ６・・・・・・スイツチ、１
００・・・・・・積分器、１１０・・・・・・保持要素
、Ｓｄ・・・・・・スイツチ。

Claims

【特許請求の範囲】

１多相サイクロコンバータの入力側変圧器の二次巻線
に流れる２相の電流の直流分を検出する直流分検出器と
、この直流分検出器の出力信号を受けて前記サイクロコ
ンバータを構成している各サイリスタの点弧位相を制御
する位相制御回路とを具備するサイクロコンバータの制
御装置。