JPS5975625A - 基板支持方法 - Google Patents
基板支持方法Info
- Publication number
- JPS5975625A JPS5975625A JP57185526A JP18552682A JPS5975625A JP S5975625 A JPS5975625 A JP S5975625A JP 57185526 A JP57185526 A JP 57185526A JP 18552682 A JP18552682 A JP 18552682A JP S5975625 A JPS5975625 A JP S5975625A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- supporter
- pattern
- main surface
- strain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 6
- 238000012937 correction Methods 0.000 claims description 2
- 230000007246 mechanism Effects 0.000 claims description 2
- 238000007689 inspection Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000012546 transfer Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 230000035939 shock Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明″は半、導体ウェハ又はマスク等の基板上に集積
回路をパターン形成する露光処理もしくは形成されたパ
ターン性能の検査等にb−いて処理情度及び61す定精
度を同上させる有効な基板支持に関−ちに))技術の背
景 微細加工技術の発展に伴い半導体デバイスのうち!ia
積技術で先行して(へる−例としCMO8L:3■のダ
イナミックI(A・Vがあ・る。・現在実用化段階にあ
る64にダイナミックl(、AMは約15万個の素子が
搭載されている。
回路をパターン形成する露光処理もしくは形成されたパ
ターン性能の検査等にb−いて処理情度及び61す定精
度を同上させる有効な基板支持に関−ちに))技術の背
景 微細加工技術の発展に伴い半導体デバイスのうち!ia
積技術で先行して(へる−例としCMO8L:3■のダ
イナミックI(A・Vがあ・る。・現在実用化段階にあ
る64にダイナミックl(、AMは約15万個の素子が
搭載されている。
更に超し8I分野では11〜llIumのゲート幅の微
細加工技術が要求されつつア勺、このためデバイll徒 グラフィ(光露光)技術では十分な対応ができず111
等倍プロジェクションアライナの高精度(t。
細加工技術が要求されつつア勺、このためデバイll徒 グラフィ(光露光)技術では十分な対応ができず111
等倍プロジェクションアライナの高精度(t。
慮柴外元源を用いた露光装置、縮小型プロジェクション
アライナ等が用いられる。何れの方法もレイ良 チクル又はマスク上Vcn!密描画された余細パターン
を基板上に転写するための基板の平坦度・えびチップの
位置合せは特に重要である。
アライナ等が用いられる。何れの方法もレイ良 チクル又はマスク上Vcn!密描画された余細パターン
を基板上に転写するための基板の平坦度・えびチップの
位置合せは特に重要である。
(C) 従来技術と問題点
縮小投影露光装置では通常10:1の縮小率でレチクル
上のパターンをステップ・アすド轡すビ−) (St′
ep、and几epイzeat)方式で基板上の精度、
時間に関係するため高精度を要するアライメントにはこ
の方式が最適であり、あまり′n!度を要シナいバター
ニングには1:1のコンタクトアライナ、又に等倍に結
像するプロジェクションアろ ライナを併用する混合露光法が用いられ1゜例えば5種
類のレチクルを用い5層の精密パターンを基板上に投影
して精密画像のチップとなし、更にこのチップ上にコン
タクトアライナ又はプロジェクションアライナで所望の
パターンを描画した544Mのマスクを用いチップ上に
順次転写を繰返して10層を要するような高密度の微細
パターンを形成する。このような高密度集積回1路では
チップ自体の大型化に伴い、生産効率を高める必要から
マスク及び半導体ワエハ等の基板も大型化され基板支持
体(基板ホルダー)に取付けるに際し曲り、そりのない
平坦性のよい支持構造が要求される。
上のパターンをステップ・アすド轡すビ−) (St′
ep、and几epイzeat)方式で基板上の精度、
時間に関係するため高精度を要するアライメントにはこ
の方式が最適であり、あまり′n!度を要シナいバター
ニングには1:1のコンタクトアライナ、又に等倍に結
像するプロジェクションアろ ライナを併用する混合露光法が用いられ1゜例えば5種
類のレチクルを用い5層の精密パターンを基板上に投影
して精密画像のチップとなし、更にこのチップ上にコン
タクトアライナ又はプロジェクションアライナで所望の
パターンを描画した544Mのマスクを用いチップ上に
順次転写を繰返して10層を要するような高密度の微細
パターンを形成する。このような高密度集積回1路では
チップ自体の大型化に伴い、生産効率を高める必要から
マスク及び半導体ワエハ等の基板も大型化され基板支持
体(基板ホルダー)に取付けるに際し曲り、そりのない
平坦性のよい支持構造が要求される。
数
下させる。
(d) 発明の目的
本発明は上記の欠点に鑑みパターン転写精度の向上及び
パターン性能検査の信頼性を掛るに有効な基板支持方法
の提供を目的とする。
パターン性能検査の信頼性を掛るに有効な基板支持方法
の提供を目的とする。
(el 発明の構成
上記目的を達成するために本発明は試料の平坦度を補正
する複数の補正機構を備えた支持体に該試料を搭載し、
センサーによって求められる該試料主面の歪を補正する
ことによって達せられる。
する複数の補正機構を備えた支持体に該試料を搭載し、
センサーによって求められる該試料主面の歪を補正する
ことによって達せられる。
(f) 発明の実施例
以下本発明の実施例を図面により詳述する。
第1図は本発明の一実施例である基板支持体を示す側面
図、第2図は第1図で示す基板支持体の調整ビン配設を
示す平面図である。図において、半導体ワエハ又はマス
ク等の基板1を基板支持体2(基板ホルダー)に取付け
る。基板1は複数のねじで構成される調整ビン3 (C
より上方に押上げられ、基板支持体2に備えたスプリン
グ4により一定圧に保持される。調整ビン30頭部には
弾性ゴム等の緩衝材5を設は突当て時のショックを緩和
する。このように取付けられる基板1の主面を静電マイ
クロメータ等のセンサー6を用い平坦度を測定し基板1
の主面における歪量を検出する。111整ビン3のねじ
ストロークを可変して歪を補正すことにより基板11I
′j:曲りそりのない平坦面をなして基板支持体2に保
持される。
図、第2図は第1図で示す基板支持体の調整ビン配設を
示す平面図である。図において、半導体ワエハ又はマス
ク等の基板1を基板支持体2(基板ホルダー)に取付け
る。基板1は複数のねじで構成される調整ビン3 (C
より上方に押上げられ、基板支持体2に備えたスプリン
グ4により一定圧に保持される。調整ビン30頭部には
弾性ゴム等の緩衝材5を設は突当て時のショックを緩和
する。このように取付けられる基板1の主面を静電マイ
クロメータ等のセンサー6を用い平坦度を測定し基板1
の主面における歪量を検出する。111整ビン3のねじ
ストロークを可変して歪を補正すことにより基板11I
′j:曲りそりのない平坦面をなして基板支持体2に保
持される。
調整ビン3の頭部に設けた緩衝材5に代って圧鑞る。@
2図において基板支持体2の底面にa数個の11整ビン
3を配設し、ド方よシ基板1の歪量に応じて調整ビン3
0ストロークを調整rるものである。補正終了した基板
支持体2を露光装薗に収容し塀元処理することによシ従
来に比してチップ間のピッチ誤差を減少させ高精度のパ
ターン転写が可能となる。或いはパターン検査装置でに
より高い精度の測定、検出ができる。
2図において基板支持体2の底面にa数個の11整ビン
3を配設し、ド方よシ基板1の歪量に応じて調整ビン3
0ストロークを調整rるものである。補正終了した基板
支持体2を露光装薗に収容し塀元処理することによシ従
来に比してチップ間のピッチ誤差を減少させ高精度のパ
ターン転写が可能となる。或いはパターン検査装置でに
より高い精度の測定、検出ができる。
(g) 発明の効果
以上詳・1に説明したように本発明の基板支持構造とす
ることにより転写するパターン精度は従来に比]7て大
幅に向上する。また検査装置VC)いてはパターン良否
の検出精度を同上させ信頼性がj啓られる等優れた効果
がある。
ることにより転写するパターン精度は従来に比]7て大
幅に向上する。また検査装置VC)いてはパターン良否
の検出精度を同上させ信頼性がj啓られる等優れた効果
がある。
t41図は本発明の一実施例である基板支持体を示す側
面図、第2図は鷹1図で示す基板支持体の調整ビン配役
を示す平面図である。 図中1・・・・基板、2・・・基板支持体、3・・・A
11mビン、4・・・スプリング、5・・・緩衝材、6
・・・センサー。
面図、第2図は鷹1図で示す基板支持体の調整ビン配役
を示す平面図である。 図中1・・・・基板、2・・・基板支持体、3・・・A
11mビン、4・・・スプリング、5・・・緩衝材、6
・・・センサー。
Claims (1)
- 試料の平坦度を補;Eする環数の補正機構を備えた支持
体に該試料を搭載し、センサーによつ°C求められる該
試料主面の歪を補正することを特徴とする基板支持方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57185526A JPS5975625A (ja) | 1982-10-22 | 1982-10-22 | 基板支持方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57185526A JPS5975625A (ja) | 1982-10-22 | 1982-10-22 | 基板支持方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5975625A true JPS5975625A (ja) | 1984-04-28 |
Family
ID=16172336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57185526A Pending JPS5975625A (ja) | 1982-10-22 | 1982-10-22 | 基板支持方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5975625A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166775A (ja) * | 1991-12-16 | 1993-07-02 | Orc Mfg Co Ltd | 洗浄度測定機構を備えた紫外線洗浄装置 |
CN100403103C (zh) * | 2004-04-28 | 2008-07-16 | 鸿富锦精密工业(深圳)有限公司 | 液晶显示器基板支撑装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5252579A (en) * | 1975-10-27 | 1977-04-27 | Canon Inc | Clearance adjusng method |
JPS5255472A (en) * | 1975-10-31 | 1977-05-06 | Thomson Csf | Mask photo repeater |
JPS571229A (en) * | 1980-05-02 | 1982-01-06 | Perkin Elmer Corp | Device for automatically positioning wafer |
JPS5723418A (en) * | 1980-07-17 | 1982-02-06 | Showa Electric Wire & Cable Co | Wire shield cable |
JPS5787129A (en) * | 1980-11-19 | 1982-05-31 | Nec Corp | Exposure device |
-
1982
- 1982-10-22 JP JP57185526A patent/JPS5975625A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5252579A (en) * | 1975-10-27 | 1977-04-27 | Canon Inc | Clearance adjusng method |
JPS5255472A (en) * | 1975-10-31 | 1977-05-06 | Thomson Csf | Mask photo repeater |
JPS571229A (en) * | 1980-05-02 | 1982-01-06 | Perkin Elmer Corp | Device for automatically positioning wafer |
JPS5723418A (en) * | 1980-07-17 | 1982-02-06 | Showa Electric Wire & Cable Co | Wire shield cable |
JPS5787129A (en) * | 1980-11-19 | 1982-05-31 | Nec Corp | Exposure device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166775A (ja) * | 1991-12-16 | 1993-07-02 | Orc Mfg Co Ltd | 洗浄度測定機構を備えた紫外線洗浄装置 |
CN100403103C (zh) * | 2004-04-28 | 2008-07-16 | 鸿富锦精密工业(深圳)有限公司 | 液晶显示器基板支撑装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7126231B2 (en) | Mask-making member and its production method, mask and its making method, exposure process, and fabrication method of semiconductor device | |
US8133640B2 (en) | Apparatus and method for mounting pellicle | |
TWI447536B (zh) | 微影設備及商品之製造方法 | |
US20050064054A1 (en) | Pattern forming apparatus | |
JP3251362B2 (ja) | 露光装置及び露光方法 | |
JP2000182934A (ja) | 半導体ウエハの位置合わせ方法 | |
JP2001127144A (ja) | 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイス製造方法 | |
JPS5975625A (ja) | 基板支持方法 | |
US6381005B1 (en) | Mask holding device, exposure apparatus and device manufacturing method | |
US6388731B1 (en) | Projection aligner and exposure method using the same | |
CN111913369B (zh) | 一种步进式高精度光刻机 | |
JPH0693539B2 (ja) | 露光装置 | |
US6960772B1 (en) | Mask carrier | |
JPH0147007B2 (ja) | ||
JPH05267116A (ja) | ウェハチャックの取り付け構造 | |
JPS6386430A (ja) | パタ−ン転写方法 | |
TW399233B (en) | The alignment device of stepping exposure machine | |
JPH01155354A (ja) | 露光装置 | |
JPH08195335A (ja) | 露光方法及び露光装置 | |
JPH0337229Y2 (ja) | ||
TW302434B (en) | Level sensing method and device for stepping aligning device | |
JPH03121456A (ja) | フォトマスク | |
Tran et al. | Postioning accuracy issues for 0.35 micron critical dimension microlithography | |
JPH04369825A (ja) | レチクルアライメント方法及び露光装置 | |
JPH0963929A (ja) | X線露光装置およびそれを用いたx線露光方法 |