JPS60167328A - 露光方法 - Google Patents

露光方法

Info

Publication number
JPS60167328A
JPS60167328A JP59021625A JP2162584A JPS60167328A JP S60167328 A JPS60167328 A JP S60167328A JP 59021625 A JP59021625 A JP 59021625A JP 2162584 A JP2162584 A JP 2162584A JP S60167328 A JPS60167328 A JP S60167328A
Authority
JP
Japan
Prior art keywords
patterns
distortion
transferred
pattern
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59021625A
Other languages
English (en)
Inventor
Noboru Moriuchi
森内 昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59021625A priority Critical patent/JPS60167328A/ja
Publication of JPS60167328A publication Critical patent/JPS60167328A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、露光技術、特に重ね合わせ露光技術に関し、
たとえば、半導体装置の製造におけるリソグラフィ工程
に使用して有効な技術に関する。
[背景技術] 半導体装置の製造におけるリソグラフィ工程においては
、多種類のパターンが同一の基板上に重ね合わせて転写
される。
そして、生産性向上等の点から、複数台の露光装置を用
いて重ね合わせ露光することが考えられる。
しかし、複数台の露光装置を用いて重ね合わせ露光を行
うと、各露光装置ごとに固有の光学的歪があるため、重
ね合わせ露光したときに各光学的歪が相剰し合い重ね合
わせの誤差が大きくなってしまうという問題点があるこ
とが、本発明者によって明らかにされた。
[発明の目的] 本発明の目的は、光学的歪による誤差のない転写パター
ンを得ることができる露光方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、光学系固有の光学的歪を解消するように補償
されているパターンを形成されたマスクを使用して露光
を行うことにより、実際の転写パターンにおいて歪のな
い適正な像を得るようにし、これにより、重ね合わせ露
光による相剰的な誤差の発生を防止し得るようにしたも
のである。
[実施例] 第1図〜第4図は本発明の一実施例である露光方法を説
明するための各説明図である。
本実施例において、転写されるべき適正なパターンは、
第1図に示されている正方形の枠線2の中に十字線3が
描かれているパターン1であるとする。
今、第1露光装置(図示せず)において、第1図に示さ
れているパターン1が形成されたマスク(図示せず)を
用いて転写を実施した場合、第2図に実線で示されてい
るような誤差のある転写パターン4が得られたとする。
すなわち、第1誤差パターン4は、枠線2が中央部が外
側にふくらんだ円弧形状f−* 5になり、かつ十字線
3が外側に延びた延長線6になっている。
次に、第2露光装置(図示せず)において、第1図に示
されているパターン1が形成されたマスクを用いて転写
を実施した場合、第3図に実線で示されているような誤
差のある転写パターン7が得られたとする。すなわち、
第2誤差パターン7は、枠線2がひし影線8に歪み、十
字線3が斜線9に傾いている。
そして、第3図に示されているように、第1誤差パター
ン4に第2誤差パターン7を重ね合わせて焼き付けると
、互いに異なったずれをそれぞれ示すため、誤差が相刺
され重ね合わせは極めて不正確になる。
このように、各露光装置ごとに転写パターンの誤差が異
なる理由は、露光装置のレンズ、ミラー等の光学系にお
いて収差等の光学的な歪が存在し、かつこの歪は装置ご
とに固有のものであるためである。しかも、この固有の
歪は経時的に殆ど変動しないと考えてよい。
そこで、まず、各露光装置ごとに光学的な歪を定量的に
測定する。たとえば、あらかじめ高精密に作成された網
目模様のゲージパターンを各露光装置ごとにそれぞれ露
光転写し、各転写パターンとゲージパターンとをそれぞ
れ比較することにより、各装装置ごとの歪が定量的に測
定できる。
次に、所望のパターンのマスクを作成する時に、その所
望のパターンを歪の測定値により歪が解消されるように
補償してやる。たとえば、この所望のパターンを作成す
る光学的パターンジェネレータや電子線描画装置におけ
る描画信号発生制御部に、歪測定値データを入力して描
画信号を微調整することにより、補償は容易に実現でき
る。
前記第1露光装置においては、第2図に破線で示される
ような補償パターン10を作成すれば、第2図に想像線
で示されるように、第1図に示された適正パターン1の
転写像が確保されることになる。すなわち、誤差パター
ン4の外側にふくらんだ円弧形状線5は、補償パターン
10の内側にへこんだ円弧形状線11によりふくらみを
解消されて直線となる。
前記第2露光装置においては、第4図に破線で示される
ような補償パターン12を作成すれば、第4図に想像線
で示されるように、第1図に示された適正パターン2の
転写像が確保されることになる。すなわち、誤差パター
ン4の右下がりに傾斜したひし影線8は、補償パターン
12の左下がりに傾斜したひし影線13により傾斜を解
消されて正方形の枠線2になる。なお、十字線について
もこれに準する。
このようにして、第1露光装置および第2露光装置のい
ずれにおいても適正なパターンlがそれぞれ転写される
ので、重ね合わせた際にも適正な重ね合わせが確保され
ることになる。
なお、便宜上、同一の適正なパターンを重ね合わせる場
合につき説明したが、異なるパターンを重ね合わせる場
合でも、適正なパターンどうしを重ね合わせれば、重ね
合わせに誤差は発生しないことは勿論である。これは何
層重ね合わせても間しである。
[効果] (1)、転写すべきパターンを光学系固有の光学的歪を
解消するようにあらかじめ形成しておくこ浜により、光
学系の歪による転写パターンの誤差が回避できるため、
高精密な重ね合わせ露光が実現できる。
(2)、縮小投影露光技術においては同一の基板上に同
一のパターンが繰り返し転写されて行くため、重ね合わ
せ誤差が発生すると、当該基板上の全てのベレットが不
良になるが、高精密な重ね合わせ露光が実現されること
により、全ペレット不良が回避できるので、生産性が大
幅に向上できる。
(3)、高精密な重ね合わせが実現できることにより、
ペレットレイアウト時の合わせ余裕を小さく設定するこ
とができ、また、ペレソトザイズの縮小または高集積化
が可能である。
(4)、マスクパターンの作成時に光学系の歪を補償す
ることにより、レンズ等光学系の精度を緩和させること
ができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、重ね合わせ露光する場合に限らず、単一の露
光にも適用できる。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造に
おけるリソグラフィ工程に通用した場合について説明し
たが、それに限定されるものではなく、たとえば、グラ
ビア印刷における原板の作成技術等にも適用できる。
【図面の簡単な説明】
第1図、第2図、第3図および第4図は本発明の一実施
例を説明するだめの各説明図である。 ■・・・適正なパターン、2・・・枠線、3・・・十字
線、4・・・第1誤差パターン、7・・・第2誤差パタ
ーン、10・・・第1補償パターン、12・・・第2補
償パターン。

Claims (1)

  1. 【特許請求の範囲】 工、転写すべきパターンが光学系固有の光学的歪を解消
    するように補償されているマスクを光学系ごとに使用す
    ることを特徴とする露光方法。 2、転写すべきパターンの補償が、光学系固有の光学的
    歪を定量的に測定し、この測定値データにより描画信号
    を微調整することにより行われることを特徴とする特許
    請求の範囲第1項記載の露光方法。
JP59021625A 1984-02-10 1984-02-10 露光方法 Pending JPS60167328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59021625A JPS60167328A (ja) 1984-02-10 1984-02-10 露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59021625A JPS60167328A (ja) 1984-02-10 1984-02-10 露光方法

Publications (1)

Publication Number Publication Date
JPS60167328A true JPS60167328A (ja) 1985-08-30

Family

ID=12060242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59021625A Pending JPS60167328A (ja) 1984-02-10 1984-02-10 露光方法

Country Status (1)

Country Link
JP (1) JPS60167328A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563012A (en) * 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US6121129A (en) * 1997-01-15 2000-09-19 International Business Machines Corporation Method of contact structure formation
US6433437B1 (en) 2000-08-28 2002-08-13 Mitsubishi Denki Kabushiki Kaisha Manufacturing process for semiconductor device, photomask, and manufacturing apparatus for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563012A (en) * 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US6121129A (en) * 1997-01-15 2000-09-19 International Business Machines Corporation Method of contact structure formation
US6433437B1 (en) 2000-08-28 2002-08-13 Mitsubishi Denki Kabushiki Kaisha Manufacturing process for semiconductor device, photomask, and manufacturing apparatus for semiconductor device
US6503852B2 (en) 2000-08-28 2003-01-07 Mitsubishi Denki Kabushiki Kaisha Manufacturing process for semiconductor device, photomask, and manufacturing apparatus for semiconductor device

Similar Documents

Publication Publication Date Title
US4456371A (en) Optical projection printing threshold leveling arrangement
US5308991A (en) Method and apparatus for making a predistorted reticle to compensate for lens distortions
US4169230A (en) Method of exposure by means of corpuscular beam shadow printing
US4621371A (en) Method of forming by projection an integrated circuit pattern on a semiconductor wafer
US4397543A (en) Mask for imaging a pattern of a photoresist layer, method of making said mask, and use thereof in a photolithographic process
JPS60167328A (ja) 露光方法
US20070124719A1 (en) Method of forming a mask pattern for a semiconductor device
KR100273785B1 (ko) 정합패턴을 갖는 패턴판의 묘화방법 및 그 방법에 의하여 묘화된 패턴판
JP2659203B2 (ja) パターン形成方法
JPS59178726A (ja) パタ−ン転写用マスクの製造方法
JP3110796B2 (ja) レチクルアライメント方法及び露光装置
JP3370317B2 (ja) アライメントパターンを有するパターン版の描画方法及びその方法によって描画されたパターン版
JP2003223003A (ja) 露光装置
JP3127851B2 (ja) 重ね合わせ露光方法
JPH11135413A (ja) 描画方法
JP3242989B2 (ja) アライメントパターンを有するパターン版の修正方法
JPS5858735A (ja) 近似補正回路を使用するハイブリツド可動ステ−ジ及びラスタ電子ビ−ムリソグラフイ−装置
JPH05142746A (ja) アライメントパターンを有するパターン版の描画方法及びその方法によつて描画されたパターン版
JPS60192945A (ja) マスク・プリント方法
JP2014048349A (ja) パターン形成方法及び装置、露光装置並びに表示用パネル製造方法
JPS59178730A (ja) パタ−ン転写方法
JP2000243691A (ja) 露光方法
JPH02126628A (ja) 位置合わせ装置及びその方法
JPH06140309A (ja) 電子ビーム露光方法
JPH03246921A (ja) 半導体装置の製造方法