JPH10186683A - セラミックス多層配線基板と薄膜パターンのアライメント方法 - Google Patents
セラミックス多層配線基板と薄膜パターンのアライメント方法Info
- Publication number
- JPH10186683A JPH10186683A JP8340935A JP34093596A JPH10186683A JP H10186683 A JPH10186683 A JP H10186683A JP 8340935 A JP8340935 A JP 8340935A JP 34093596 A JP34093596 A JP 34093596A JP H10186683 A JPH10186683 A JP H10186683A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film pattern
- substrate
- position coordinates
- target mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】歪み、変形、収縮を含むセラミックス多層配線
基板上に直接描画露光方式で薄膜パターンを形成する際
のアライメントを高精度に行う。 【解決手段】セラミックス多層配線基板上のＬＳＩ搭載
エリアとターゲットマークを撮影して得られた位置座標
と設計座標により補正量を算出する。
基板上に直接描画露光方式で薄膜パターンを形成する際
のアライメントを高精度に行う。 【解決手段】セラミックス多層配線基板上のＬＳＩ搭載
エリアとターゲットマークを撮影して得られた位置座標
と設計座標により補正量を算出する。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミックス多層
配線基板上に薄膜パターンを形成する際の両者のアライ
メント方法、特にセラミックス多層配線基板の多数のＬ
ＳＩ搭載エリアに所望の薄膜配線を直接描画露光方式に
より形成する場合に適用して好適なアライメント方法に
関するものである。
配線基板上に薄膜パターンを形成する際の両者のアライ
メント方法、特にセラミックス多層配線基板の多数のＬ
ＳＩ搭載エリアに所望の薄膜配線を直接描画露光方式に
より形成する場合に適用して好適なアライメント方法に
関するものである。
【０００２】
【従来の技術】近年、注目すべきＬＳＩ実装技術の一つ
として、セラミックス多層配線基板上に薄膜配線・端子
パッドを形成した厚膜・薄膜混成基板を使用する方法が
ある。この方法では、シート積層法又は厚膜印刷法を用
いてセラミックス内部に多層配線を形成したセラミック
ス基板上にホトリソ・エッチング・メッキなどの手法を
用いて薄膜パターンを形成した後、当該基板上に多数の
ＬＳＩチップを並べて高密度に搭載し、これらチップの
相互接続を基板内部の多層配線及び基板上の薄膜配線を
用いて行う。
として、セラミックス多層配線基板上に薄膜配線・端子
パッドを形成した厚膜・薄膜混成基板を使用する方法が
ある。この方法では、シート積層法又は厚膜印刷法を用
いてセラミックス内部に多層配線を形成したセラミック
ス基板上にホトリソ・エッチング・メッキなどの手法を
用いて薄膜パターンを形成した後、当該基板上に多数の
ＬＳＩチップを並べて高密度に搭載し、これらチップの
相互接続を基板内部の多層配線及び基板上の薄膜配線を
用いて行う。
【０００３】薄膜配線の形成は、多層配線基板上にフォ
トレジストを塗布し、所定のフォトマスクパターンを露
光機にて基板上に転写する露光方式が一般的である。こ
の露光方式の場合、薄膜パターンの形成には、それに対
応したフォトマスクが必ず必要である。これは、薄膜
層、品種、サイズ毎に必要となってくる。
トレジストを塗布し、所定のフォトマスクパターンを露
光機にて基板上に転写する露光方式が一般的である。こ
の露光方式の場合、薄膜パターンの形成には、それに対
応したフォトマスクが必ず必要である。これは、薄膜
層、品種、サイズ毎に必要となってくる。
【０００４】最近では、基板サイズ大型化や、セラミッ
クス基板の歪み及び変形、収縮を吸収するために、露光
を分割して行う分割露光方式もある。この場合は、更に
大量のフォトマスクが必要となる。
クス基板の歪み及び変形、収縮を吸収するために、露光
を分割して行う分割露光方式もある。この場合は、更に
大量のフォトマスクが必要となる。
【０００５】このように、必要フォトマスク枚数の増加
は、薄膜配線のコスト増加につながる。
は、薄膜配線のコスト増加につながる。
【０００６】マスクレス薄膜パターン形成技術は、以前
から検討されており、電子線やレーザ光を用いた直接描
画技術がある。これらは、主にフォトマスクを製作する
手法として、実用化されている。この技術をセラミック
ス多層配線基板上への薄膜配線形成に適用する場合、セ
ラミックスの焼成工程にて発生する歪み又は変形、収縮
を考慮して、薄膜配線を形成する必要があり、フォトマ
スクを用いた露光方式の場合と同様アライメントを高精
度に行う必要がある。
から検討されており、電子線やレーザ光を用いた直接描
画技術がある。これらは、主にフォトマスクを製作する
手法として、実用化されている。この技術をセラミック
ス多層配線基板上への薄膜配線形成に適用する場合、セ
ラミックスの焼成工程にて発生する歪み又は変形、収縮
を考慮して、薄膜配線を形成する必要があり、フォトマ
スクを用いた露光方式の場合と同様アライメントを高精
度に行う必要がある。
【０００７】公知の例では、基板上のマークを認識して
基板を装置に対して位置合せをするものであり、上記の
ような歪み、変形、収縮のあるセラミックス基板は、位
置合せできない。
基板を装置に対して位置合せをするものであり、上記の
ような歪み、変形、収縮のあるセラミックス基板は、位
置合せできない。
【０００８】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術の問題点を解決し、歪み又は変形を含むセラミ
ックス多層配線基板を使用した場合であっても、当該基
板の全領域にわたる多数のＬＳＩ搭載エリアに対して、
薄膜配線の形成をマスクレス露光方式で高精度に行うこ
とができる改良されたアライメント方法を提供すること
にある。
従来技術の問題点を解決し、歪み又は変形を含むセラミ
ックス多層配線基板を使用した場合であっても、当該基
板の全領域にわたる多数のＬＳＩ搭載エリアに対して、
薄膜配線の形成をマスクレス露光方式で高精度に行うこ
とができる改良されたアライメント方法を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明の前記課題は、セ
ラミックス多層配線基板上に設けられている多数のＬＳ
Ｉ搭載エリアと基板周辺に配置するターゲットマークの
両者をアライメント用基準マークとして利用することに
より、効果的に解決することができる。
ラミックス多層配線基板上に設けられている多数のＬＳ
Ｉ搭載エリアと基板周辺に配置するターゲットマークの
両者をアライメント用基準マークとして利用することに
より、効果的に解決することができる。
【００１０】ＬＳＩ搭載エリアは、多層配線基板のほぼ
前面にわたって多数形成されており、例えばテレビカメ
ラを用いて撮影した画像データに所定の演算処理を施す
ことによって、個々の位置座標に変換することが可能で
ある。本発明では、このようにして変換したＬＳＩ搭載
エリア及びターゲットマークの位置座標と個々のＬＳＩ
搭載エリア及びターゲットマークに対応した設計座標に
所定の演算処理（例えば最小二乗法による演算処理）を
施すことにより、アライメントに必要な多層配線基板の
補正量（回転角度及び平行移動量）を算出し、算定した
補正量に基づいて露光データを変換することにより、当
該基板と薄膜パターンのアライメントを行う。
前面にわたって多数形成されており、例えばテレビカメ
ラを用いて撮影した画像データに所定の演算処理を施す
ことによって、個々の位置座標に変換することが可能で
ある。本発明では、このようにして変換したＬＳＩ搭載
エリア及びターゲットマークの位置座標と個々のＬＳＩ
搭載エリア及びターゲットマークに対応した設計座標に
所定の演算処理（例えば最小二乗法による演算処理）を
施すことにより、アライメントに必要な多層配線基板の
補正量（回転角度及び平行移動量）を算出し、算定した
補正量に基づいて露光データを変換することにより、当
該基板と薄膜パターンのアライメントを行う。
【００１１】
【発明の実施の形態】本発明に係わるアライメント方法
の原理を図１及び図２を参照して説明する。
の原理を図１及び図２を参照して説明する。
【００１２】図１は、代表的なセラミックス多層配線基
板の構成例を示す概念図である。同図において、１は多
層配線基板、２は薄膜パターンをアライメントするのに
必要なターゲットマーク、３は基板１の薄膜を形成する
側に設けられた多数のＬＳＩ搭載エリアである。図２
は、代表的な設計薄膜パターンの構成例を示す概念図で
ある。同図において、４は設計薄膜パターン、５はター
ゲットマークの設計パターン、６は多数のＬＳＩ搭載エ
リアの薄膜パターンである。ターゲットマーク設計パタ
ーン５は、基板１が歪み又は変形、収縮を含まなければ
ターゲットマーク２に一致するよう形成されている。
板の構成例を示す概念図である。同図において、１は多
層配線基板、２は薄膜パターンをアライメントするのに
必要なターゲットマーク、３は基板１の薄膜を形成する
側に設けられた多数のＬＳＩ搭載エリアである。図２
は、代表的な設計薄膜パターンの構成例を示す概念図で
ある。同図において、４は設計薄膜パターン、５はター
ゲットマークの設計パターン、６は多数のＬＳＩ搭載エ
リアの薄膜パターンである。ターゲットマーク設計パタ
ーン５は、基板１が歪み又は変形、収縮を含まなければ
ターゲットマーク２に一致するよう形成されている。
【００１３】今、第一番目の演算として、基板１上にあ
るＬＳＩ搭載エリアとそれに対応する設計薄膜パターン
４との間のずれを小さくする両者の位置関係を求める。
これは、以下の演算処理を行う。
るＬＳＩ搭載エリアとそれに対応する設計薄膜パターン
４との間のずれを小さくする両者の位置関係を求める。
これは、以下の演算処理を行う。
【００１４】多層配線基板1上に設けられたＬＳＩ搭載
エリア３内にある撮影部の総数をｎ、位置座標を（ｘi,
yi）、この位置座標に対応する設計薄膜パターン４上
の位置座標を（Ｘｉ，Ｙｉ）とする。この場合、基板１
上にあるＬＳＩ搭載エリアとそれに対応する設計薄膜パ
ターン４との間のずれを小さくする両者の位置関係は、
次の計算方法により求めることができる。
エリア３内にある撮影部の総数をｎ、位置座標を（ｘi,
yi）、この位置座標に対応する設計薄膜パターン４上
の位置座標を（Ｘｉ，Ｙｉ）とする。この場合、基板１
上にあるＬＳＩ搭載エリアとそれに対応する設計薄膜パ
ターン４との間のずれを小さくする両者の位置関係は、
次の計算方法により求めることができる。
【００１５】即ち、基板１が角度θ回転し、（a, b）平
行移動した場合における個々のＬＳＩ搭載エリアの位置
座標を（ｘ'i, y'i）とすると、いわゆる最小二乗法を
用いて、 Ｌ＝Σ｛（Ｘi−x’i）2＋（Ｙi−y’i）2｝ ……（１） が最小になるθ,a,bの値は、Ｌをθ,a,bで偏微分して０
となる次の方程式の解である。
行移動した場合における個々のＬＳＩ搭載エリアの位置
座標を（ｘ'i, y'i）とすると、いわゆる最小二乗法を
用いて、 Ｌ＝Σ｛（Ｘi−x’i）2＋（Ｙi−y’i）2｝ ……（１） が最小になるθ,a,bの値は、Ｌをθ,a,bで偏微分して０
となる次の方程式の解である。
【００１６】 ∂Ｌ／∂θ＝０ ……（２） ∂Ｌ／∂a＝０ ……（３） ∂Ｌ／∂b＝０ ……（４） tanθ＝｛（ΣＸiΣyi−ΣｘiΣＹｉ）/n＋Σ(xiYi−Xiyi）｝ ÷｛（ΣxiΣXi＋ΣyiΣＹｉ）/n−Σ(xiXi−yiYi）｝ ……（ ５） a＝(cosθΣxi−sinθΣyi−ΣXｉ)／ｎ ……（６） ｂ＝−(cosθΣｙi＋sinθΣxi＋ΣYｉ)／ｎ ……（７） 従って、基板１を回転及び平行移動した後における個々
のＬＳＩ搭載エリアの位置座標を（ｘ'i,y'i）は、次の
計算式によって得られる。
のＬＳＩ搭載エリアの位置座標を（ｘ'i,y'i）は、次の
計算式によって得られる。
【００１７】ｘ'i＝xicosθ＋yisinθ＋a ……（８） ｙ'i＝−xisinθ＋yicosθ＋b ……（９） 次に、移動後における個々のＬＳＩ搭載エリアの位置座
標（ｘ'i, y'i）と個々のエリアに対応する設計薄膜パ
ターンの位置座標（Ｘｉ，Ｙｉ）とのｘ方向及びｙ方向
のずれの最大値及び最小値をそれぞれ、max(x), min
(x), max(y), min(y) とする時、（ ｘ"i, y"i ）を次
の式で定義することができる。
標（ｘ'i, y'i）と個々のエリアに対応する設計薄膜パ
ターンの位置座標（Ｘｉ，Ｙｉ）とのｘ方向及びｙ方向
のずれの最大値及び最小値をそれぞれ、max(x), min
(x), max(y), min(y) とする時、（ ｘ"i, y"i ）を次
の式で定義することができる。
【００１８】 α＝ｘ"i −x'i = (|max(x)|−|min(x)|)/2 ……（１０） β＝y"i −y'i =(|max(y)|−|min(y)|)/2 ……（１１） 次に第二番目の演算として、今度は、基板１上にあるタ
ーゲットマーク２とそれに対応するターゲットマークの
設計パターン５との間のずれを小さくする両者の位置関
係を求める。薄膜パターンをアライメントするのに必要
なターゲットマーク２の総数をｎ、位置座標を（ｘi, y
i）、この位置座標に対応するターゲットマークの設計
パターン５の位置座標を（Ｘｉ，Ｙｉ）とし、第一番目
の演算と同様に上記式１〜式１１を用いて計算を行う。
ーゲットマーク２とそれに対応するターゲットマークの
設計パターン５との間のずれを小さくする両者の位置関
係を求める。薄膜パターンをアライメントするのに必要
なターゲットマーク２の総数をｎ、位置座標を（ｘi, y
i）、この位置座標に対応するターゲットマークの設計
パターン５の位置座標を（Ｘｉ，Ｙｉ）とし、第一番目
の演算と同様に上記式１〜式１１を用いて計算を行う。
【００１９】最後に第一番目と第二番目の演算より求め
たθ,a,b,α,βをそれぞれθ１,a１,b１,α１,β１,θ
２,a２,b２,α２,β２とすると、基板１上に薄膜パター
ンを形成するために必要な補正量は、以下ののように表
すことができる。
たθ,a,b,α,βをそれぞれθ１,a１,b１,α１,β１,θ
２,a２,b２,α２,β２とすると、基板１上に薄膜パター
ンを形成するために必要な補正量は、以下ののように表
すことができる。
【００２０】１）一次変換移動分 回転角度：θ１−θ２ 平行移動（ｘ方向）：a1−a2 平行移動（ｙ方向）：b1−b2 ２）ずれ最大値を最小にする平行移動分 ｘ方向：α１−α２ ｙ方向：β１−β２ そして、上記で求めた補正量に従って、薄膜パターンを
形成する露光データを変換することにより、基板と薄膜
パターンをアライメントできる。
形成する露光データを変換することにより、基板と薄膜
パターンをアライメントできる。
【００２１】薄膜パターンを露光する方式としては、フ
ォトマスクを用いない直接描画方式を用いてもよい。
ォトマスクを用いない直接描画方式を用いてもよい。
【００２２】直接描画露光の光源としては、用いる感材
に合せたレーザ光を用いることも可能である。
に合せたレーザ光を用いることも可能である。
【００２３】ＬＳＩ搭載エリアの位置座標は、同エリア
内における画像認識可能な特定のコンポーネントな（例
えば、4隅に形成された接続パッド）の位置座標をもっ
て代表させることが可能である。また、ＬＳＩ搭載エリ
アの位置座標は、必ずしも全てのＬＳＩ搭載エリアにつ
いて算出する必要はなく、例えば一つおきのＬＳＩ搭載
エリアの位置座標を算出することによって、アライメン
トすることも可能である。
内における画像認識可能な特定のコンポーネントな（例
えば、4隅に形成された接続パッド）の位置座標をもっ
て代表させることが可能である。また、ＬＳＩ搭載エリ
アの位置座標は、必ずしも全てのＬＳＩ搭載エリアにつ
いて算出する必要はなく、例えば一つおきのＬＳＩ搭載
エリアの位置座標を算出することによって、アライメン
トすることも可能である。
【００２４】
【実施例】以下、本発明に係わるセラミックス多層配線
基板とその上に形成する薄膜パターンとのアライメント
方法の実施例を図面を参照して詳細に説明する。
基板とその上に形成する薄膜パターンとのアライメント
方法の実施例を図面を参照して詳細に説明する。
【００２５】基板１の上に設けられたＬＳＩ搭載エリア
及び薄膜パターンをアライメントするためのターゲット
マークの位置座標を求める装置の構成を図３を用いて説
明する。図３において、カメラ７は基板１の画像データ
を演算処理用計算機８に送る。演算処理用計算機８は送
られてきた画像データから各測定点の位置座標を算出
し、前述の方法により補正量を算出する。そして、演算
処理用計算機８が露光機制御用計算機９に補正量の指示
を与える。次に、基板を露光し、薄膜パターンを形成す
る露光装置の構成について図４を用いて説明する。図４
において、カメラ１０は露光機上にセットされた基板１
の薄膜パターンをアライメントするためのターゲットマ
ークの位置座標を測定するのに用いる。そして、得られ
た位置座標から露光機制御用計算機９を用いて前述の演
算処理を行う。その結果と演算処理用計算機８から送ら
れてくる補正量を加味して、露光機制御用計算機９が露
光データを変換して、基板１と薄膜パターンのアライメ
ントを行う。
及び薄膜パターンをアライメントするためのターゲット
マークの位置座標を求める装置の構成を図３を用いて説
明する。図３において、カメラ７は基板１の画像データ
を演算処理用計算機８に送る。演算処理用計算機８は送
られてきた画像データから各測定点の位置座標を算出
し、前述の方法により補正量を算出する。そして、演算
処理用計算機８が露光機制御用計算機９に補正量の指示
を与える。次に、基板を露光し、薄膜パターンを形成す
る露光装置の構成について図４を用いて説明する。図４
において、カメラ１０は露光機上にセットされた基板１
の薄膜パターンをアライメントするためのターゲットマ
ークの位置座標を測定するのに用いる。そして、得られ
た位置座標から露光機制御用計算機９を用いて前述の演
算処理を行う。その結果と演算処理用計算機８から送ら
れてくる補正量を加味して、露光機制御用計算機９が露
光データを変換して、基板１と薄膜パターンのアライメ
ントを行う。
【００２６】
【発明の効果】以上の詳細説明から明らかなように、本
発明に係わるセラミックス多層配線基板とその上に形成
する薄膜パターンのアライメント方法によれば、歪み、
変形、収縮を含むセラミックス多層配線基板の全体と薄
膜パターンとを高精度にアライメントし、フォトマスク
を使用せずにパターンを形成できる。
発明に係わるセラミックス多層配線基板とその上に形成
する薄膜パターンのアライメント方法によれば、歪み、
変形、収縮を含むセラミックス多層配線基板の全体と薄
膜パターンとを高精度にアライメントし、フォトマスク
を使用せずにパターンを形成できる。
【図１】セラミックス多層配線基板の構成例を示す概念
図
図
【図２】設計薄膜パターンの構成例を示す概念図
【図３】本発明の基板上のパターンの位置座標を及び補
正量を計算する装置の構成図
正量を計算する装置の構成図
【図４】本発明の薄膜パターンを露光する装置の構成図
１：セラミックス多層配線基板 ２：ターゲットマーク ３：ＬＳＩ搭載エリア ４：設計薄膜パターン ５：設計ターゲットマークパターン ６：ＬＳＩ搭載エリア薄膜パターン ７：カメラ ８：演算処理用計算機 ９：露光機制御用計算機 １０：カメラ １１：基板支持台 １２：基板制御装置 １３：露光装置ユニット
Claims (4)
- 【請求項１】セラミックス多層配線基板上に設けられた
複数のＬＳＩ搭載エリアと薄膜パターンをアライメント
する為のターゲットマークを撮影することによって得ら
れた画像データを基に前記ＬＳＩ搭載エリアと前記ター
ゲットマークの位置座標を算出し、算出した位置座標
と、個々のＬＳＩ搭載エリアと薄膜パターンをアライメ
ントする為のターゲットマークに対応する設計位置座標
に所定の演算処理を施すことにより、アライメントに必
要な補正量（回転角度及び平行移動量）を算出し、算出
した前記補正量に基づいて前記薄膜パターンを露光する
為に必要な露光データを変換することを特徴とするセラ
ミックス多層配線基板と薄膜パターンのアライメント方
法。 - 【請求項２】前記補正量の算出は、前記ＬＳＩ搭載エリ
アの位置座標と個々のＬＳＩ搭載エリアに対応する設計
座標に最小二乗法による演算処理を施した後、更に、補
正後における個々のＬＳＩ搭載エリアの位置座標と、対
応する設計座標とのＸ軸方向とＹ軸方向のずれ量の最大
値を最小にする為の平行移動量の算出を含むことを特徴
とする請求項１に記載のセラミックス多層配線基板と薄
膜パターンのアライメント方法。 - 【請求項３】前記薄膜パターンの露光において、フォト
マスクを用いない直接描画露光方式を用いることを特徴
とする請求項１記載のセラミックス多層配線基板と薄膜
パターンのアライメント方法。 - 【請求項４】前記薄膜パターンを露光する為に必要な露
光データを変換することにおいて、セラミックス多層配
線基板側ではなく設計薄膜パターンを前記補正量に基づ
いて移動させることを特徴とする請求項１〜３に記載の
セラミックス多層配線基板と薄膜パターンのアライメン
ト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34093596A JP3309747B2 (ja) | 1996-12-20 | 1996-12-20 | セラミックス多層配線基板と薄膜パターンのアライメント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34093596A JP3309747B2 (ja) | 1996-12-20 | 1996-12-20 | セラミックス多層配線基板と薄膜パターンのアライメント方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10186683A true JPH10186683A (ja) | 1998-07-14 |
| JP3309747B2 JP3309747B2 (ja) | 2002-07-29 |
Family
ID=18341659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34093596A Expired - Fee Related JP3309747B2 (ja) | 1996-12-20 | 1996-12-20 | セラミックス多層配線基板と薄膜パターンのアライメント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309747B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006259715A (ja) * | 2005-02-21 | 2006-09-28 | Fuji Photo Film Co Ltd | 描画方法、描画装置、描画システムおよび補正方法 |
| JP2006285186A (ja) * | 2004-09-30 | 2006-10-19 | Fuji Photo Film Co Ltd | 描画方法および装置 |
| CN100386854C (zh) * | 2002-05-28 | 2008-05-07 | 新光电气工业株式会社 | 在布线板上形成布线的布线形成系统和布线形成方法 |
| JP2009088542A (ja) * | 2003-05-30 | 2009-04-23 | Asml Netherlands Bv | リソグラフィ装置及びデバイス製造方法 |
| KR101059811B1 (ko) | 2010-05-06 | 2011-08-26 | 삼성전자주식회사 | 마스크리스 노광 장치와 마스크리스 노광에서 오버레이를 위한 정렬 방법 |
| JP2012074033A (ja) * | 2010-09-28 | 2012-04-12 | Samsung Electro-Mechanics Co Ltd | 基板の印刷誤差補正方法 |
| US8341833B2 (en) | 2006-04-24 | 2013-01-01 | Alps Electric Co., Ltd. | Method for manufacturing printed wiring board |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101376819B1 (ko) | 2012-04-26 | 2014-03-20 | 삼성전기주식회사 | 노광 모니터링 시스템 및 방법 |
-
1996
- 1996-12-20 JP JP34093596A patent/JP3309747B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100386854C (zh) * | 2002-05-28 | 2008-05-07 | 新光电气工业株式会社 | 在布线板上形成布线的布线形成系统和布线形成方法 |
| US7890203B2 (en) | 2002-05-28 | 2011-02-15 | Shinko Electric Industries Co., Ltd. | Wiring forming system and wiring forming method for forming wiring on wiring board |
| JP2009088542A (ja) * | 2003-05-30 | 2009-04-23 | Asml Netherlands Bv | リソグラフィ装置及びデバイス製造方法 |
| JP2011077540A (ja) * | 2003-05-30 | 2011-04-14 | Asml Netherlands Bv | リソグラフィ装置及びデバイス製造方法 |
| JP2012015503A (ja) * | 2003-05-30 | 2012-01-19 | Asml Netherlands Bv | リソグラフィ装置 |
| JP2006285186A (ja) * | 2004-09-30 | 2006-10-19 | Fuji Photo Film Co Ltd | 描画方法および装置 |
| JP2006259715A (ja) * | 2005-02-21 | 2006-09-28 | Fuji Photo Film Co Ltd | 描画方法、描画装置、描画システムおよび補正方法 |
| US8341833B2 (en) | 2006-04-24 | 2013-01-01 | Alps Electric Co., Ltd. | Method for manufacturing printed wiring board |
| KR101059811B1 (ko) | 2010-05-06 | 2011-08-26 | 삼성전자주식회사 | 마스크리스 노광 장치와 마스크리스 노광에서 오버레이를 위한 정렬 방법 |
| JP2012074033A (ja) * | 2010-09-28 | 2012-04-12 | Samsung Electro-Mechanics Co Ltd | 基板の印刷誤差補正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3309747B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7049618B2 (en) | Virtual gauging method for use in lithographic processing | |
| WO2007049640A1 (ja) | 露光方法及び露光装置 | |
| JP3884098B2 (ja) | 露光装置および露光方法 | |
| JP3309747B2 (ja) | セラミックス多層配線基板と薄膜パターンのアライメント方法 | |
| JPS6266631A (ja) | ステツプ・アンド・リピ−ト露光装置 | |
| JP3983278B2 (ja) | 露光方法および露光装置 | |
| JP2005148531A (ja) | 基板伸縮に対応したプリント配線基板用露光装置 | |
| JP2001060008A (ja) | 露光方法およびこれを用いた電子部品の製造方法 | |
| JPH0353770B2 (ja) | ||
| JP3408106B2 (ja) | 露光装置およびデバイス製造方法 | |
| JP2004145174A (ja) | 両面マスクの作成方法 | |
| JP4401834B2 (ja) | 露光装置及び位置合わせ方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPS6212507B2 (ja) | ||
| JP7089607B2 (ja) | リソグラフィ装置 | |
| TWI677769B (zh) | 曝光裝置及其對位曝光方法 | |
| WO2020170631A1 (ja) | 形成方法、形成装置、および物品の製造方法 | |
| JP6861693B2 (ja) | 形成方法、システム、リソグラフィ装置、物品の製造方法、およびプログラム | |
| JPH1152545A (ja) | レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法 | |
| JPH10213896A (ja) | レチクル | |
| JPH02126628A (ja) | 位置合わせ装置及びその方法 | |
| JPS6254434A (ja) | 露光方法 | |
| JPS60192945A (ja) | マスク・プリント方法 | |
| JPH04369825A (ja) | レチクルアライメント方法及び露光装置 | |
| JPS6214935B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |